JP6848579B2 - 電子回路および電子時計 - Google Patents

Description

本発明は、電池投入時に内部回路を初期化する初期化回路を備える電子回路および電子時計に関する。

従来より、時計機能操作スイッチなどを操作して入力される外部入力により、電子時計用ＩＣの初期状態を設定する初期状態設定手段を備えたＩＣが知られている（例えば、特許文献１参照）。

特開平４−３１５９８８号公報

ところで、最近の電子時計では、時刻表示モード、ストップウオッチモード、アラームモードなど、複数の動作モードを有する多機能時計が増えている。このため、時計用のＩＣは、初期状態設定手段に加えて、前記複数の動作をテストするテスト制御回路を備えたものが用いられるようになった。
このように、ＩＣの内部回路を初期化する初期状態設定手段（初期化回路）と、テスト制御回路を有するＩＣでは、テストモード中に内部回路が初期化されないように、テスト制御回路から出力されるテスト制御信号と、クロック信号とを用いて初期化回路を制御する初期化制御回路を備えたものが開発されている。

このような初期化回路およびテスト制御回路を備えた従来のＩＣ１０を、図面を用いて説明する。
図１０に示すように、ＩＣ１０は、発振回路１１と、分周回路１２と、パルス形成回路１３と、ドライバー１４と、テスト制御回路１５と、初期化制御回路２０と、初期化回路３０と、を備えている。さらに、ＩＣ１０は、電源端子ＶＤＤ，ＶＳＳと、接続端子ＧＡＴＥ，ＤＲＡＩＮ，Ｏ１，Ｏ２と、操作入力端子Ｐ１と、テスト端子ＴＥＳＴと、を備えている。

ここで、電源端子ＶＤＤ，ＶＳＳには、電子時計が備える電池が接続される。
接続端子ＧＡＴＥ，ＤＲＡＩＮには、電子時計が備える水晶振動子が接続される。水晶振動子は、発振回路１１によって駆動されて所定周波数（32768Hz）のクロック信号を発生する。
接続端子Ｏ１，Ｏ２には、電子時計が備えるモーターのコイルに接続される。モーターは、２極のステップモーターであり、ＩＣ１０から出力されるモーター駆動パルスによって駆動される。
操作入力端子Ｐ１には、電子時計が備えるりゅうずの操作に応じた操作信号が入力される。
テスト端子ＴＥＳＴには、計測装置が備えるプローブなどが接触されることで、テスト信号が入力される。

発振回路１１は、基準信号源である水晶振動子を高周波発振させ、この高周波発振で発生する32768Hzのクロック信号を分周回路１２および初期化制御回路２０に出力する。
分周回路１２は、発振回路１１の出力を分周してパルス形成回路１３に出力する。
パルス形成回路１３は、分周回路１２から出力されたクロック信号に基づいて、モーターの駆動を制御する所定の波形のパルスを生成し、ドライバー１４に出力する。
ドライバー１４は、パルス形成回路１３から出力されたパルスに応じて、モーターのコイルに電流を流し、モーターを駆動させる。

テスト制御回路１５は、操作入力端子Ｐ１およびテスト端子ＴＥＳＴに接続され、操作信号およびテスト信号に応じて、テスト制御信号を生成し、分周回路１２、パルス形成回路１３、初期化制御回路２０に出力する。テスト制御回路１５は、ＨレベルまたはＬレベルの信号を出力することで、テスト制御信号を出力する。具体的には、テスト制御回路１５は、Ｈレベルの信号を出力することで、非テストモード（通常モード）を設定するテスト制御信号を出力し、Ｌレベルの信号を出力することで、テストモードを設定するテスト制御信号を出力する。

初期化回路３０は、電池が電子時計にセットされる電池投入時、分周回路１２、パルス形成回路１３およびドライバー１４に、各回路１２〜１４を初期化処理するＬレベル（第１レベル）の初期化制御信号を出力する。各回路１２〜１４では、初期化処理が実行されると、所定の動作モードが設定される。所定の動作モードは、例えば、時刻表示モードである。また、初期化回路３０は、初期化制御回路２０の制御により、Ｌレベルに替えて、初期化処理を解除するＨレベル（第２レベル）の初期化制御信号を各回路１２〜１４に出力する。
初期化制御回路２０は、テスト制御信号およびクロック信号に基づいて、初期化回路３０を制御し、ＬレベルまたはＨレベルの初期化制御信号を出力させる。

［初期化制御回路の構成］
初期化制御回路２０は、図１１に示すように、論理回路２１，２２を備えている。論理回路２１，２２は、それぞれ、２つの入力端子と１つの出力端子とを備えている。
論理回路２１の一方の入力端子には、テスト制御信号が入力され、他方の入力端子にはクロック信号が入力される。論理回路２１の出力端子は、初期化回路３０の後述する電界効果トランジスターＮ２のゲート電極、および、論理回路２２の入力端子に接続されている。論理回路２２の一方の入力端子には、テスト制御信号が入力され、他方の入力端子には、論理回路２１の出力端子が接続されている。論理回路２２の出力端子は、初期化回路３０の後述する電界効果トランジスターＮ１のゲート電極に接続されている。

初期化制御回路２０では、非テストモードを設定するＨレベルのテスト制御信号が入力され、かつ、クロック信号が入力されていない場合、論理回路２１は、Ｈレベルの信号を出力し、電界効果トランジスターＮ２をオンとし、論理回路２２は、Ｌレベルの信号を出力し、電界効果トランジスターＮ１をオフとする。
また、非テストモードを設定するＨレベルのテスト制御信号が入力され、かつ、クロック信号が入力された場合、論理回路２１は、クロック信号がＬレベルからＨレベルに変化する毎にＬレベルの信号を出力し、クロック信号がＨレベルからＬレベルに変化する毎にＨレベルの信号を出力する。そして、論理回路２２は、論理回路２１の出力レベルを反転したレベルの信号を出力する。これにより、電界効果トランジスターＮ１がオンかつ電界効果トランジスターＮ２がオフの状態と、電界効果トランジスターＮ１がオフかつ電界効果トランジスターＮ２がオンの状態とが交互に設定される。
また、テストモードを設定するＬレベルのテスト制御信号が入力された場合、論理回路２１，２２は、クロック信号に関係なく、常にＨレベルの信号を出力する。これにより、電界効果トランジスターＮ１，Ｎ２をオンとする。

［初期化回路の構成］
初期化回路３０は、図１１に示すように、Ｎチャネル型の電界効果トランジスターＮ１，Ｎ２と、コンデンサーＣ１，Ｃ２と、抵抗Ｒ１と、ＮＯＴ回路３１と、を備えている。
電界効果トランジスターＮ１，Ｎ２は、電源端子ＶＳＳとＮＯＴ回路３１の入力端子との間に直列に接続されている。電界効果トランジスターＮ１のゲート電極は、論理回路２２の出力端子に接続されている。電界効果トランジスターＮ２のゲート電極は、論理回路２１の出力端子に接続されている。
コンデンサーＣ１は、電源端子ＶＤＤと、電界効果トランジスターＮ１および電界効果トランジスターＮ２の接続部との間に接続されている。コンデンサーＣ２は、電源端子ＶＤＤと、電界効果トランジスターＮ２およびＮＯＴ回路３１の接続部Ａ１との間に接続されている。抵抗Ｒ１は、電源端子ＶＤＤと、接続部Ａ１との間に接続されている。

初期化回路３０では、電界効果トランジスターＮ１がオフとなる場合、コンデンサーＣ１は充電されない。コンデンサーＣ１，Ｃ２に電荷が蓄積されていない場合、接続部Ａ１の電位は、電源端子ＶＤＤの電位（ＶＤＤ電位）となり、ＮＯＴ回路３１は、Ｌレベルの初期化制御信号を出力する。
また、電界効果トランジスターＮ１がオンとなり、電界効果トランジスターＮ２がオフとなる場合、コンデンサーＣ１が充電される。そして、電界効果トランジスターＮ１がオフとなり、電界効果トランジスターＮ２がオンとなる場合、コンデンサーＣ１に蓄積された電荷が、コンデンサーＣ２に充電される。このコンデンサーＣ１の充電およびコンデンサーＣ２の充電が交互に繰り返されることで、接続部Ａ１の電位が電源端子ＶＳＳの電位（ＶＳＳ電位）に向かって低くなる。そして、接続部Ａ１の電位が、ＮＯＴ回路３１の閾値以下になると、ＮＯＴ回路３１は、Ｈレベルの初期化制御信号を出力する。換言すると、初期化回路３０は、コンデンサーＣ２の充電電圧が予め設定された閾値未満の場合、Ｌレベルの初期化制御信号を出力し、当該充電電圧が閾値以上の場合、Ｈレベルの初期化制御信号を出力する。
また、電界効果トランジスターＮ１，Ｎ２がオンの場合、コンデンサーＣ１，Ｃ２が充電され、接続部Ａ１の電位がＶＳＳ電位となり、ＮＯＴ回路３１は、Ｈレベルの初期化制御信号を出力する。

［ＩＣの動作］
次に、ＩＣ１０の動作を、図１２のタイミングチャートに沿って説明する。
図１２に示すように、電子時計に電池がセットされて電池投入されたタイミングＴ１では、初期化回路３０のコンデンサーＣ１，Ｃ２には電荷が蓄積されていないため、接続部Ａ１の電位はＶＤＤ電位であり、ＮＯＴ回路３１からＬレベルの初期化制御信号が出力される。

また、タイミングＴ１の直後、発振回路１１は、クロック信号を出力していない。また、テスト制御回路１５は、Ｈレベルの信号を出力することで、非テストモード（通常モード）を設定するテスト制御信号を出力する。
このため、コンデンサーＣ１，Ｃ２は充電されず、接続部Ａ１の電位はＶＤＤ電位に維持される。したがって、ＮＯＴ回路３１からＬレベルの初期化制御信号が継続して出力される。これにより、分周回路１２、パルス形成回路１３、ドライバー１４の初期化処理が実行され、各回路１２〜１４が時刻表示モードに設定される。

その後のタイミングＴ２で、テスト制御回路１５が非テストモードを設定するテスト制御信号（Ｈレベル）を出力した状態で、発振回路１１が動作を開始してクロック信号を出力すると、コンデンサーＣ１，Ｃ２の充電が交互に行われ、接続部Ａ１の電位がＶＳＳ電位に向かって低くなる。
そして、タイミングＴ３で、接続部Ａ１の電位がＮＯＴ回路３１の閾値以下となり、ＮＯＴ回路３１からＨレベルの初期化制御信号が出力される。これにより、分周回路１２、パルス形成回路１３、ドライバー１４の初期化処理が解除される。なお、各回路１２〜１４には、時刻表示モードが継続して設定されている。

その後、タイミングＴ４で、例えばりゅうずが１段引かれた状態でテスト端子ＴＥＳＴにテスト信号が入力されるなどして、テストモード開始操作が行われると、テスト制御回路１５は、Ｌレベルの信号を出力することで、テストモードを設定するテスト制御信号を出力する。これにより、分周回路１２、パルス形成回路１３が、テストモードに設定される。テストモードでは、例えば、モーター駆動パルスの波形のテストや、消費電流のテストなどが実施される。
また、コンデンサーＣ１，Ｃ２は充電状態が維持され、接続部Ａ１の電位はＶＳＳ電位に維持される。したがって、ＮＯＴ回路３１からＨレベルの初期化制御信号が継続して出力される。このため、分周回路１２、パルス形成回路１３、ドライバー１４では、初期化処理が実行されない。
その後、タイミングＴ５で、各回路１２，１３，１４のテストを行うため、テスト制御回路１５の制御により、発振回路１１においてクロック信号の出力処理が停止される。この場合も、接続部Ａ１の電位はＶＳＳ電位に維持されるため、ＮＯＴ回路３１からはＨレベルの初期化制御信号が継続して出力される。

しかしながら、以上説明してきたＩＣ１０では、次のような課題がある。
すなわち、図１３に示すように、電池投入時は、ＩＣ１０のＶＤＤ電源端子に波形Ｗ１で示されるチャタリングが発生する場合がある。この場合、テスト制御信号の信号レベルは、ＨレベルおよびＬレベルの間で繰り返し切り替わることがある。この結果、発振回路１１からクロック信号が出力される前に、コンデンサーＣ２が充電され、接続部Ａ１の電位がＶＳＳ電位となり、ＮＯＴ回路３１からＨレベルの初期化制御信号が出力されてしまうことがある。このため、分周回路１２、パルス形成回路１３、ドライバー１４を初期化できず、各回路１２〜１４において、時刻表示モードではなく、他の動作モードが意図せず設定されてしまい、各回路１２〜１４が正しく動作しないという問題がある。なお、このような問題は、テストモード以外の他の機能モードおよび非機能モードを設定する機能制御信号と、クロック信号とを用いて初期化回路３０を制御する構成においても起こる場合がある。

本発明の目的は、電池投入時、チャタリングが発生しても、内部回路を初期化できる電子回路および電子時計を提供することにある。

本発明の電子回路は、クロック信号を出力する発振回路と、機能モードおよび非機能モードを設定する機能制御信号を出力する機能制御回路と、内部回路と、前記内部回路を初期化処理する第１レベル、および、前記初期化処理を解除する第２レベルに変化する初期化制御信号を出力する初期化回路と、前記初期化回路を制御する初期化制御回路と、前記機能制御信号の前記初期化制御回路への入力および非入力を切り替える入力制御回路と、初期状態固定回路と、を備え、前記初期化回路は、電池投入時に前記第１レベルの初期化制御信号を出力し、前記入力制御回路は、前記第１レベルの初期化制御信号が出力された場合、前記機能制御信号を前記初期化制御回路に入力させず、前記第２レベルの初期化制御信号が出力された場合、前記機能制御信号を前記初期化制御回路に入力させ、前記初期状態固定回路は、前記機能制御信号が前記初期化制御回路に入力されていない場合、前記初期化制御回路に初期状態固定信号を出力し、前記初期化制御回路は、前記初期状態固定信号が入力された場合、前記クロック信号が出力されるまで、前記初期化回路に前記第１レベルの初期化制御信号を継続して出力させ、前記初期状態固定信号が入力され、かつ、前記クロック信号が出力された場合、前記初期化回路に前記第２レベルの初期化制御信号を出力させることを特徴とする。

本発明によれば、初期化回路は、電池投入時に内部回路を初期化処理する第１レベルの初期化制御信号を出力するように構成されている。このため、電池投入時は、入力制御回路によって、機能制御信号が初期化制御回路に入力されず、初期状態固定回路によって、初期化制御回路に初期状態固定信号が入力される。そして、初期化制御回路は、発振回路が動作してクロック信号が出力されるまで、初期化回路に第１レベルの初期化制御信号を継続して出力させる。例えば、初期化制御回路は、発振回路の出力レベルが例えばＬレベルからＨレベルに数回切り替わった場合、クロック信号が出力されたと判定する。これにより、内部回路を初期化でき、所定の動作モードに設定できる。
そして、初期化制御回路は、発振回路からクロック信号が出力されると、初期化回路に初期化処理を解除する第２レベルの初期化制御信号を出力させる。これにより、入力制御回路によって、機能制御信号が初期化制御回路に入力される。そして、初期化制御回路は、初期化回路に第２レベルの初期化制御信号を継続して出力させる。
この構成によれば、電池投入時から、発振回路が動作してクロック信号が出力されるまで、機能制御信号の信号レベルに関係なく、初期化回路が第１レベルの初期化制御信号を出力するため、電池投入時、チャタリングが発生して機能制御信号の信号レベルが繰り返し変動した場合でも、内部回路の初期化処理を確実に実行でき、内部回路を所定の動作モードに設定できる。

本発明の電子回路において、前記初期化回路は、コンデンサーを備え、前記コンデンサーの充電電圧が予め設定された閾値未満の場合、前記第１レベルの初期化制御信号を出力し、前記充電電圧が前記閾値以上の場合、前記第２レベルの初期化制御信号を出力し、前記初期化制御回路は、前記初期状態固定信号が入力された場合、前記クロック信号に応じて前記コンデンサーを充電させることが好ましい。

本発明によれば、電池投入前、コンデンサーは充電されていないため、電池投入時に初期化回路から第１レベルの初期化制御信号を確実に出力させることができる。
そして、初期化制御回路が、コンデンサーの充電を制御することで、発振回路が動作してクロック信号が出力されるまで、初期化回路に第１レベルの初期化制御信号を継続して出力させ、クロック信号が出力された場合、初期化回路に第２レベルの初期化制御信号を出力させることができる。
また、本発明によれば、コンデンサーを用いた簡単な回路で初期化回路を構成できる。

本発明の電子回路において、前記初期化回路から前記内部回路へ出力された前記初期化制御信号を遅延させるディレイ回路を備えることが好ましい。

本発明によれば、初期化処理の時間を長くできるため、チャタリングが長い時間発生する場合でも、内部回路を確実に初期化できる。また、初期化回路や初期化制御回路などの構成を変更する必要がないため、小規模な設計変更で初期化処理の時間を長くできる。

本発明の電子回路において、操作部材の操作に応じた操作信号が入力される操作入力端子と、前記操作信号の前記機能制御回路への入力および非入力を切り替える操作入力制御回路と、を備え、前記機能制御回路は、前記操作信号に応じて、前記機能モードを設定する前記機能制御信号を出力し、前記内部回路には、前記機能制御信号が入力され、前記操作入力制御回路は、前記第１レベルの初期化制御信号が出力されている場合、前記操作信号を前記機能制御回路に入力させないことが好ましい。

本発明によれば、初期化回路から第１レベルの機能制御信号が出力され、内部回路が初期化されている場合、機能制御回路に操作信号が入力されない。このため、例えば、操作部材に対して機能モードを設定する操作が意図せず行われた場合でも、内部回路が初期化処理の実行中に機能モードに設定されることを回避できる。これにより、内部回路の初期化処理を適切に実施できる。

本発明の電子時計は、上記電子回路と、前記内部回路によって表示時刻が制御される表示部と、を備えることを特徴とする。

上記電子回路によれば、電池投入時、内部回路を所定の動作モードに設定できる。このため、当該内部回路によって表示時刻が制御される電子時計の信頼性を向上できる。

本発明の実施形態の電子時計の平面図。 実施形態のＩＣの回路図。 実施形態の初期化制御回路および初期化回路の回路図。 実施形態の入力制御回路の回路図。 実施形態のＩＣの動作を示すタイミングチャート。 本発明の他の実施形態のＩＣの回路図。 他の実施形態のディレイ回路の回路図。 他の実施形態のＩＣの動作を示すタイミングチャート。 本発明のさらに他の実施形態のＩＣの回路図。 従来のＩＣの回路図。 従来の初期化制御回路および初期化回路の回路図。 従来のＩＣの動作を示すタイミングチャート。 従来のＩＣにチャタリングが発生した場合の動作を示す図。

［実施形態］
以下、本発明の実施形態の電子時計１を図面に基づいて説明する。なお、上述した従来の電子時計と同じ構成については、同じ符号を付け、説明は省略する。
電子時計１は、図１に示すように、ユーザーの手首に装着される腕時計であり、外装ケース２と、円板状の文字板３と、図示略のムーブメントと、ムーブメント内に設けられたモーターで駆動される指針である秒針５、分針６、時針７と、操作部材であるりゅうず８およびボタン９とを備える。秒針５、分針６、時針７は、図示略のモーターによって駆動され、文字板３の目盛りを指示することで、秒、分、時を表示する。すなわち、各指針５〜７および文字板３は、時刻を表示する表示部を構成する。

電子時計１が備える電子回路としてのＩＣ１０Ａは、図２に示すように、発振回路１１と、分周回路１２と、パルス形成回路１３と、ドライバー１４と、機能制御回路としてのテスト制御回路１５と、初期化制御回路２０Ａと、初期化回路３０と、初期状態固定回路１６と、入力制御回路４０と、を備えている。ここで、分周回路１２、パルス形成回路１３およびドライバー１４は、内部回路を構成する。さらに、ＩＣ１０Ａは、電源端子ＶＤＤ，ＶＳＳと、接続端子ＧＡＴＥ，ＤＲＡＩＮ，Ｏ１，Ｏ２と、操作入力端子Ｐ１と、テスト端子ＴＥＳＴと、を備えている。

入力制御回路４０には、初期化制御信号が入力され、Ｌレベルの初期化制御信号が入力された場合、テスト制御信号（機能制御信号）を初期化制御回路２０Ａに入力させず、Ｈレベルの初期化制御信号が入力された場合、テスト制御信号を初期化制御回路２０Ａに入力させる。本実施形態では、入力制御回路４０は、テスト制御信号の信号レベルを反転して初期化制御回路２０Ａに入力させる。
初期状態固定回路１６は、テスト制御信号が初期化制御回路２０Ａに入力していない場合、初期化制御回路２０ＡにＬレベルの初期状態固定信号を出力する。また、テスト制御信号が初期化制御回路２０Ａに入力している場合は、初期化制御回路２０Ａに初期状態固定信号を出力しない。本実施形態では、初期状態固定回路１６に、定電流源が用いられている。

［初期化制御回路の構成］
初期化制御回路２０Ａは、図３に示すように、論理回路２３，２４を備えている。論理回路２３，２４は、それぞれ、第１入力端子２３１，２４１および第２入力端子２３２，２４２と、１つの出力端子とを備えている。
論理回路２３の第１入力端子２３１には、入力制御回路４０の出力端子４１（図４参照）および初期状態固定回路１６である定電流源が接続され、第２入力端子２３２には、クロック信号が入力される。論理回路２３の出力端子は、初期化回路３０の電界効果トランジスターＮ２のゲート電極、および、論理回路２４の第２入力端子２４２に接続されている。
論理回路２４の第１入力端子２４１には、入力制御回路４０の出力端子４１および初期状態固定回路１６が接続され、第２入力端子２４２には、論理回路２３の出力端子が接続されている。論理回路２４の出力端子は、初期化回路３０の電界効果トランジスターＮ１のゲート電極に接続されている。

このような初期化制御回路２０Ａでは、テスト制御信号が入力されずに、初期化状態固定信号（Ｌレベル）が入力され、かつ、クロック信号が入力されていない場合、論理回路２３は、Ｈレベルの信号を出力し、電界効果トランジスターＮ２をオンとし、論理回路２４は、Ｌレベルの信号を出力し、電界効果トランジスターＮ１をオフとする。
また、テスト制御信号が入力されずに、初期化状態固定信号が入力され、かつ、クロック信号が入力された場合、論理回路２３は、クロック信号がＬレベルからＨレベルに変化する毎にＬレベルの信号を出力し、クロック信号がＨレベルからＬレベルに変化する毎にＨレベルの信号を出力する。そして、論理回路２４は、論理回路２３の出力レベルを反転したレベルの信号を出力する。これにより、電界効果トランジスターＮ１がオンかつ電界効果トランジスターＮ２がオフの状態と、電界効果トランジスターＮ１がオフかつ電界効果トランジスターＮ２がオンの状態とが交互に設定される。

また、初期化制御回路２０Ａは、非テストモード（非機能モード）を設定するＨレベルの信号が、入力制御回路４０によって反転されて入力されている場合、初期化状態固定信号が入力されている場合と同様に動作する。
また、初期化制御回路２０Ａでは、テストモード（機能モード）を設定するＬレベルの信号が、入力制御回路４０によって反転されて入力されている場合、論理回路２３，２４は、クロック信号に関係なく、常にＨレベルの信号を出力する。これにより、電界効果トランジスターＮ１，Ｎ２をオンとする。

［入力制御回路の構成］
入力制御回路４０は、クロックドインバーターによって構成され、図４に示すように、Ｎチャネル型の電界効果トランジスターＮ１１，Ｎ１２，Ｎ１３と、Ｐチャネル型の電界効果トランジスターＰ１１，Ｐ１２，Ｐ１３と、を備えている。
電界効果トランジスターＰ１２，Ｐ１３は、電源端子ＶＤＤと出力端子４１との間に直列に接続されている。電界効果トランジスターＮ１２，Ｎ１３は、電源端子ＶＳＳと出力端子４１との間に直列に接続されている。
電界効果トランジスターＮ１３，Ｐ１３のゲート電極には、テスト制御信号が入力される。電界効果トランジスターＮ１２のゲート電極には、初期化制御信号が入力される。
電界効果トランジスターＰ１１，Ｎ１１は、電源端子ＶＤＤと電源端子ＶＳＳとの間に直列に接続されている。電界効果トランジスターＰ１１，Ｎ１１の接続部は、電界効果トランジスターＰ１２のゲート電極に接続されている。電界効果トランジスターＰ１１，Ｎ１１のゲート電極には、初期化制御信号が入力される。

このような入力制御回路４０では、Ｌレベルの初期化制御信号が入力された場合、電界効果トランジスターＮ１２はオフとなる。また、電界効果トランジスターＰ１１がオンとなり、電界効果トランジスターＮ１１がオフとなる。これにより、電界効果トランジスターＰ１２のゲート電極の電位がＶＤＤ電位となり、電界効果トランジスターＰ１２がオフとなる。これにより、出力端子４１が電源端子ＶＤＤ，ＶＳＳから切り離され、ハイインピーダンス状態となる。
また、入力制御回路４０では、Ｈレベルの初期化制御信号が入力された場合、電界効果トランジスターＮ１２はオンとなる。また、電界効果トランジスターＰ１１がオフとなり、電界効果トランジスターＮ１１がオンとなる。これにより、電界効果トランジスターＰ１２のゲート電極の電位がＶＳＳ電位となり、電界効果トランジスターＰ１２がオンとなる。これにより、出力端子４１が電源端子ＶＤＤ，ＶＳＳと接続され、出力端子４１からテスト制御信号の位相を反転した信号が出力される。すなわち、Ｈレベルのテスト制御信号が入力された場合、出力端子４１からはＬレベルの信号が出力される。ここで、入力制御回路４０の電流を流す能力は、定電流源よりも大きく設定されている。このため、Ｌレベルのテスト制御信号が入力された場合、出力端子４１からはＨレベルの信号が出力される。

［ＩＣの動作］
次に、ＩＣ１０Ａの動作を、図５のタイミングチャートに沿って説明する。
図５に示すように、電子時計１に電池がセットされて電池投入されたタイミングＴ１では、初期化回路３０のコンデンサーＣ１，Ｃ２には電荷が蓄積されていないため、接続部Ａ１の電位はＶＤＤ電位であり、ＮＯＴ回路３１からＬレベルの初期化制御信号が出力される。
また、タイミングＴ１の直後、発振回路１１は、クロック信号を出力していない。また、テスト制御回路１５は、Ｈレベルの信号を出力することで、非テストモード（通常モード）を設定するテスト制御信号を出力する。

Ｌレベルの初期化制御信号が出力されるため、入力制御回路４０の出力端子４１が電源端子ＶＤＤ，ＶＳＳから切り離され、ハイインピーダンス状態となる。これにより、初期状態固定回路１６である定電流源によって、初期化制御回路２０Ａにおける論理回路２３，２４の第１入力端子２３１，２４１の電位が、ＶＳＳ電位に向かって低くされ、Ｌレベルとされる。すなわち、初期状態固定回路１６からＬレベルの初期状態固定信号が初期化制御回路２０Ａに出力される。
このため、コンデンサーＣ１，Ｃ２は充電されず、接続部Ａ１の電位はＶＤＤ電位に維持される。したがって、ＮＯＴ回路３１からＬレベルの初期化制御信号が継続して出力される。これにより、分周回路１２、パルス形成回路１３、ドライバー１４の初期化処理が実行され、各回路１２〜１４が時刻表示モードに設定される。

ここで、電池投入時は、ＶＤＤ電源端子に波形Ｗ１で示されるチャタリングが発生する場合がある。この場合、テスト制御信号の信号レベルは、ＨレベルおよびＬレベルの間で繰り返し切り替わることがある。しかしながら、本実施形態では、入力制御回路４０によって、テスト制御信号が初期化制御回路２０Ａに入力されず、初期状態固定回路１６から初期化制御回路２０Ａに初期状態固定信号が出力されるため、上記の通り、コンデンサーＣ１，Ｃ２は充電されず、初期化回路３０からＬレベルの初期化制御信号を継続して出力させることができる。

その後のタイミングＴ２で、テスト制御回路１５が非テストモードを設定するテスト制御信号を出力した状態で、発振回路１１が動作を開始してクロック信号を出力すると、コンデンサーＣ１，Ｃ２の充電が交互に行われ、接続部Ａ１の電位がＶＳＳ電位に向かって低くなる。
そして、タイミングＴ３で、接続部Ａ１の電位がＮＯＴ回路３１の閾値以下となり、ＮＯＴ回路３１からＨレベルの初期化制御信号が出力される。これにより、分周回路１２、パルス形成回路１３、ドライバー１４の初期化処理が解除される。なお、各回路１２〜１４には、時刻表示モードが継続して設定されている。

Ｈレベルの初期化制御信号が出力されると、入力制御回路４０において出力端子４１が電源端子ＶＤＤ，ＶＳＳと接続され、出力端子４１からテスト制御信号の位相を反転した信号が出力される。ここでは、テスト制御信号がＨレベルの信号のため、出力端子４１からはＬレベルの信号が出力される。これにより、初期化制御回路２０Ａによって、初期化回路３０の接続部Ａ１の電位はＶＳＳ電位に維持され、ＮＯＴ回路３１からＨレベルの初期化制御信号が継続して出力される。

その後、タイミングＴ４で、例えばりゅうず８が１段引かれた状態でテスト端子ＴＥＳＴにテスト信号が入力されるなどして、テストモード開始操作が行われると、テスト制御回路１５は、Ｌレベルの信号を出力することで、テストモードを設定するテスト制御信号を出力する。これにより、分周回路１２、パルス形成回路１３が、テストモードに設定される。テストモードでは、例えば、モーター駆動パルスの波形のテストや、消費電流のテストなどが実施される。
これにより、入力制御回路４０からＨレベルの信号が出力される。このため、初期化制御回路２０Ａによって、接続部Ａ１の電位はＶＳＳ電位に維持され、ＮＯＴ回路３１からＨレベルの初期化制御信号が継続して出力される。

その後、タイミングＴ５で、分周回路１２、パルス形成回路１３、ドライバー１４のテストを行うため、テスト制御回路１５の制御により、発振回路１１においてクロック信号の出力処理が停止される。この場合も、接続部Ａ１の電位はＶＳＳ電位に維持されるため、ＮＯＴ回路３１からはＨレベルの初期化制御信号が継続して出力される。

［実施形態の作用効果］
本実施形態によれば、電池投入時から、発振回路１１が動作してクロック信号が出力されるまで、テスト制御信号の信号レベルに関係なく、初期化回路３０がＬレベルの初期化制御信号を出力するため、電池投入時、チャタリングが発生してテスト制御信号の信号レベルが繰り返し変動した場合でも、内部回路の初期化処理を確実に実行でき、内部回路を時刻表示モードに設定できる。
これにより、内部回路によって表示時刻が制御される電子時計１の信頼性を向上できる。
また、内部回路が初期化されずに誤動作することがないため、誤動作により消費電流が増大し、電池寿命が短くなることを抑制できる。

本実施形態によれば、電池投入前、コンデンサーＣ２は充電されていないため、電池投入時に初期化回路３０からＬレベルの初期化制御信号を確実に出力させることができる。
また、コンデンサーＣ１，Ｃ２を用いた簡単な回路で初期化回路３０を構成できる。

本実施形態によれば、初期状態固定回路１６である定電流源の能力を低くするほど、テストモード時における消費電流を低減できる。

［他の実施形態］
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。

前記実施形態において、例えば初期化処理の時間を長くするため、図６に示すように、初期化回路３０の後段に、初期化制御信号を遅延させるディレイ回路５０を設けてもよい。
ディレイ回路５０には、例えばＳＲラッチを複数段接続した回路を用いることができる。この場合、ディレイ回路５０は、例えば、図７に示すように、ＮＡＮＤ回路５１，５２およびＮＯＲ回路５３，５４を備えて構成される。ＮＡＮＤ回路５１には、初期化制御信号と、ＮＡＮＤ回路５２の出力信号が入力される。ＮＡＮＤ回路５２には、クロック信号と、ＮＡＮＤ回路５１の出力信号が入力される。ＮＯＲ回路５３には、ＮＡＮＤ回路５１の出力信号と、ＮＯＲ回路５４の出力信号とが入力され、出力信号が出力端子５５に出力される。ＮＯＲ回路５４には、クロック信号と、ＮＯＲ回路５３の出力信号とが入力される。
このディレイ回路５０は、Ｌレベルの初期化制御信号が入力される場合、常にＬレベルの信号を出力する。また、Ｈレベルの初期化制御信号が入力され、クロック信号が入力されていない場合、Ｌレベルの初期化制御信号を引き続き出力する。そして、この状態からクロック信号が入力されると、Ｈレベルの信号を出力する。これにより、クロック信号の１周期分、Ｈレベルの初期化制御信号を遅延させることができる。
このディレイ回路５０が設けられることで、図８に示すように、タイミングＴ３で初期化回路３０からＨレベルの初期化制御信号が出力された時点では、ディレイ回路５０からはＬレベルの信号が出力されている。その後、クロック信号がＨレベルからＬレベルに変化したタイミングＴ３Ａにおいて、ディレイ回路５０からＨレベルの信号が出力される。なお、ディレイ回路５０によるディレイ時間は、ＳＲラッチの段数に応じて変更できる。
上記構成によれば、初期化処理の時間を長くできるため、チャタリングが長い時間発生する場合でも、内部回路を確実に初期化できる。また、初期化回路３０や初期化制御回路２０Ａなどの構成を変更する必要がないため、小規模な設計変更で初期化処理の時間を長くできる。

前記実施形態および他の実施形態において、ＩＣ１０Ａに、Ｌレベルの初期化制御信号が出力されている場合、りゅうず８の操作に応じた操作信号をテスト制御回路１５に入力させず、Ｈレベルの初期化制御信号が出力されている場合、当該操作信号をテスト制御回路１５に入力させる操作入力制御回路１７を設けてもよい。
図９は、前記他の実施形態において、操作入力制御回路１７を設けた場合の例を示す。例えば、図９に示すように、操作入力制御回路１７はＡＮＤ回路で構成され、１つの入力端子が操作入力端子Ｐ１に接続され、もう一方の入力端子に初期化制御信号が入力される。
この構成によれば、内部回路が初期化されている場合、テスト制御回路１５に操作信号が入力されない。すなわち、操作信号にマスクし、テスト制御回路１５が操作信号を取り込まないようにできる。このため、例えば、りゅうず８に対してテストモードを設定する操作（例えばりゅうず８を１段引く操作）が意図せず行われた場合でも、分周回路１２、パルス形成回路１３が初期化処理の実行中にテストモードに設定されることを回避できる。これにより、各回路１２〜１４の初期化処理を適切に実施できる。
また、初期化処理が実行されていない場合は、テスト制御回路１５に操作信号が入力されるため、りゅうず８に対してテストモードを設定する操作が行われることで、テスト制御回路１５からテストモードを設定するテスト制御信号を出力させることができ、各回路１２，１３をテストモードに設定できる。

また、前記実施形態において、内部回路が初期化されている場合、ボタン９の操作信号を、テスト制御回路１５や、ストップウオッチモード、アラームモードなどのモードを設定するモード設定回路に入力させないようにしてもよい。すなわち、Ｌレベルの初期化制御信号が出力されている場合、ボタン９の操作信号を、各モード設定回路に入力させず、Ｈレベルの初期化制御信号が出力されている場合、前記操作信号を各モード設定回路に入力させるマスク回路を、ＩＣに設けてもよい。
この構成によれば、内部回路が初期化されている場合、ボタン９に対して各モードを設定する操作が意図せず行われた場合でも、内部回路が初期化処理の実行中に各モードに設定されることを回避できる。これにより、内部回路の初期化処理を適切に実施できる。

前記実施形態および他の実施形態では、入力制御回路４０は、クロックドインバーターによって構成されているが、これに限定されない。例えば、Ｎチャネル型の電界効果トランジスターによって構成してもよい。この場合、当該トランジスターを、テスト制御回路１５と初期化制御回路２０Ａとの間に接続し、ゲート電極に初期化制御信号を入力させ、当該トランジスターの後段にＮＯＴ回路を設ければよい。また、Ｐチャネル型の電界効果トランジスターによって構成してもよい。この場合、当該トランジスターを、テスト制御回路１５と初期化制御回路２０Ａとの間に接続し、ゲート電極に初期化制御信号を反転させて入力させ、当該トランジスターの後段にＮＯＴ回路を設ければよい。

前記実施形態および他の実施形態では、初期状態固定回路１６は、定電流源によって構成されているが、これに限定されない。例えば、プルアップ抵抗やプルダウン抵抗によって構成してもよい。ただし、定電流源の方が抵抗値のばらつきによる初期状態固定信号の信号レベルのばらつきが小さいため好ましい。

前記実施形態および他の実施形態では、初期化回路３０は、内部回路を初期化する第１レベルの信号として、Ｌレベルの信号を出力し、初期化を解除する第２レベルの信号として、Ｈレベルの信号を出力しているが、これに限定されない。すなわち、第１レベルの信号としてＨレベルの信号を出力し、第２レベルの信号としてＬレベルの信号を出力してもよい。

前記実施形態および他の実施形態では、初期化回路３０には、コンデンサーＣ１，Ｃ２を備えた回路が用いられているが、これに限定されない。すなわち、初期化回路３０は、電池投入時に第１レベルの初期化制御信号を出力し、クロック信号が入力された場合、第２レベルの初期化制御信号を出力する回路であれば、どのような回路でもよい。

前記実施形態および他の実施形態では、機能制御回路は、テストモードを制御するテスト制御回路１５であるが、これに限定されない。すなわち、テストモード以外のストップウオッチ機能やアラーム機能などを制御する回路であってもよい。

前記実施形態および他の実施形態では、電子時計１の表示部は、指針５〜７および文字板３によって構成されているが、これに限定されない。例えば、表示部は、液晶パネル等のデジタル表示装置によって構成されていてもよい。
また、本発明は、電子時計だけではなく、時刻表示を行うリスト型機器や携帯電話などの電子機器に広く利用できる。

１…電子時計、２…外装ケース、３…文字板、５…秒針、６…分針、７…時針、８…りゅうず（操作部材）、９…ボタン（操作部材）、１０，１０Ａ…ＩＣ（電子回路）、１１…発振回路、１２…分周回路、１３…パルス形成回路、１４…ドライバー、１５…テスト制御回路（機能制御回路）、１６…初期状態固定回路、１７…操作入力制御回路、２０，２０Ａ…初期化制御回路、２１〜２４…論理回路、３０…初期化回路、３１…ＮＯＴ回路、４０…入力制御回路、４１，５５…出力端子、５０…ディレイ回路、５１，５２…ＮＡＮＤ回路、５３，５４…ＮＯＲ回路、２３１，２４１…第１入力端子、２３２，２４２…第２入力端子、Ａ１…接続部、Ｃ１，Ｃ２…コンデンサー、ＤＲＡＩＮ，ＧＡＴＥ，Ｏ１，Ｏ２…接続端子、Ｎ１，Ｎ２，Ｎ１１，Ｎ１２，Ｎ１３，Ｐ１１，Ｐ１２，Ｐ１３…電界効果トランジスター、Ｐ１…操作入力端子、Ｒ１…抵抗、ＴＥＳＴ…テスト端子、ＶＤＤ，ＶＳＳ…電源端子。

Claims (5)

1. クロック信号を出力する発振回路と、
   機能モードおよび非機能モードを設定する機能制御信号を出力する機能制御回路と、
   内部回路と、
   前記内部回路を初期化処理する第１レベル、および、前記初期化処理を解除する第２レベルに変化する初期化制御信号を出力する初期化回路と、
   前記初期化回路を制御する初期化制御回路と、
   前記機能制御信号の前記初期化制御回路への入力および非入力を切り替える入力制御回路と、
   初期状態固定回路と、を備え、
   前記初期化回路は、電池投入時に前記第１レベルの初期化制御信号を出力し、
   前記入力制御回路は、前記第１レベルの初期化制御信号が出力された場合、前記機能制御信号を前記初期化制御回路に入力させず、前記第２レベルの初期化制御信号が出力された場合、前記機能制御信号を前記初期化制御回路に入力させ、
   前記初期状態固定回路は、前記機能制御信号が前記初期化制御回路に入力されていない場合、前記初期化制御回路に初期状態固定信号を出力し、
   前記初期化制御回路は、
   前記初期状態固定信号が入力された場合、前記クロック信号が出力されるまで、前記初期化回路に前記第１レベルの初期化制御信号を継続して出力させ、
   前記初期状態固定信号が入力され、かつ、前記クロック信号が出力された場合、前記初期化回路に前記第２レベルの初期化制御信号を出力させる
   ことを特徴とする電子回路。
2. 請求項１に記載の電子回路において、
   前記初期化回路は、コンデンサーを備え、前記コンデンサーの充電電圧が予め設定された閾値未満の場合、前記第１レベルの初期化制御信号を出力し、前記充電電圧が前記閾値以上の場合、前記第２レベルの初期化制御信号を出力し、
   前記初期化制御回路は、前記初期状態固定信号が入力された場合、前記クロック信号に応じて前記コンデンサーを充電させる
   ことを特徴とする電子回路。
3. 請求項１または請求項２に記載の電子回路において、
   前記初期化回路から前記内部回路へ出力された前記初期化制御信号を遅延させるディレイ回路を備える
   ことを特徴とする電子回路。
4. 請求項１から請求項３のいずれか１項に記載の電子回路において、
   操作部材の操作に応じた操作信号が入力される操作入力端子と、
   前記操作信号の前記機能制御回路への入力および非入力を切り替える操作入力制御回路と、を備え、
   前記機能制御回路は、前記操作信号に応じて、前記機能モードを設定する前記機能制御信号を出力し、
   前記内部回路には、前記機能制御信号が入力され、
   前記操作入力制御回路は、前記第１レベルの初期化制御信号が出力されている場合、前記操作信号を前記機能制御回路に入力させない
   ことを特徴とする電子回路。
5. 請求項１から請求項４のいずれか１項に記載の電子回路と、前記内部回路によって表示時刻が制御される表示部と、を備える
   ことを特徴とする電子時計。

Images