JPH03238513A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH03238513A JPH03238513A JP3537990A JP3537990A JPH03238513A JP H03238513 A JPH03238513 A JP H03238513A JP 3537990 A JP3537990 A JP 3537990A JP 3537990 A JP3537990 A JP 3537990A JP H03238513 A JPH03238513 A JP H03238513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- bias
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイアス回路に係り、特にオペレーション・ア
ンプ（演算増幅器）のバイアス回路が自己バイアス型で
ある場合のスタートアップ回路に関する。
ンプ（演算増幅器）のバイアス回路が自己バイアス型で
ある場合のスタートアップ回路に関する。
オペレーション・アンプ等のアナ□グ回路を、相補型Ｍ
ＯＳトランジスタ（０ＭＯ３）ランジスタ）で構成する
場合、定電流源が必要となる。通常、Ｐ型トランジスタ
またはＮ型トランジスタのゲート・ソース間を適当な電
圧にノモイアスし、そのトランジスタを飽和領域で動作
させて、定電流源としている。
ＯＳトランジスタ（０ＭＯ３）ランジスタ）で構成する
場合、定電流源が必要となる。通常、Ｐ型トランジスタ
またはＮ型トランジスタのゲート・ソース間を適当な電
圧にノモイアスし、そのトランジスタを飽和領域で動作
させて、定電流源としている。
第３図（ａ）は最も簡単なバイアス回路を示す回路図で
ある。
ある。
第３図（ａ）において、本バイアス回路は、Ｐ型ＭＯＳ
トランジスタＱ １． Ｑ ２とＮ型ＭＯＳトランジス
タＱ３と抵抗Ｒとで構成される。ここで、ＭＯＳ）ラン
ジスタＱ ２． Ｑ ２ 、Ｑ ３のゲート幅／ゲート
長即ちＷ／Ｌ（μｍ）は、すべて２０／１０であり、抵
抗Ｒの抵抗値は１００ＫΩである。本ノζイアス回路の
バイアス電流■８は次式で与えられる。
トランジスタＱ １． Ｑ ２とＮ型ＭＯＳトランジス
タＱ３と抵抗Ｒとで構成される。ここで、ＭＯＳ）ラン
ジスタＱ ２． Ｑ ２ 、Ｑ ３のゲート幅／ゲート
長即ちＷ／Ｌ（μｍ）は、すべて２０／１０であり、抵
抗Ｒの抵抗値は１００ＫΩである。本ノζイアス回路の
バイアス電流■８は次式で与えられる。
九
ここで、■ＤＤは電源電圧、■ＴＰはＰ型トランジスタ
のしきい値電圧である。このノくイアス回路は、構成が
簡単であるが、第３図（ｂ）に示すように、バイアス電
流■８が電源電圧ＶＤＤにほぼ比例するため、電源電圧
か高いところでの消費電力が大きいという欠点があり、
またバイアス電流■８の電源電圧ＶＤＤ依存性があるた
め、利得等の性能が電源電圧■Ｄゎに依存するという欠
点がある。
のしきい値電圧である。このノくイアス回路は、構成が
簡単であるが、第３図（ｂ）に示すように、バイアス電
流■８が電源電圧ＶＤＤにほぼ比例するため、電源電圧
か高いところでの消費電力が大きいという欠点があり、
またバイアス電流■８の電源電圧ＶＤＤ依存性があるた
め、利得等の性能が電源電圧■Ｄゎに依存するという欠
点がある。
バイアス電流の電源電圧依存性が小さい回路としては、
第４図（ａ）の様なＭＯＳトランジスタＱ４を付加した
回路があり、通常自己バイアス回路と呼ばれている。バ
イアス電流は、ＭＯＳトランジスタＱ、、Ｑ２．Ｑ３．
Ｑ、の寸法をそれぞれ（Ｗ／Ｌ）１（Ｗ／Ｌ）２．（Ｗ
／Ｌ）３．（Ｗ／Ｌ）、とすると、次式で与えられる。
第４図（ａ）の様なＭＯＳトランジスタＱ４を付加した
回路があり、通常自己バイアス回路と呼ばれている。バ
イアス電流は、ＭＯＳトランジスタＱ、、Ｑ２．Ｑ３．
Ｑ、の寸法をそれぞれ（Ｗ／Ｌ）１（Ｗ／Ｌ）２．（Ｗ
／Ｌ）３．（Ｗ／Ｌ）、とすると、次式で与えられる。
（Ｗ／Ｌ）ｌ ＜ （Ｗ／Ｌ）２．（Ｗ／Ｌ）３＝ （
Ｗ／Ｌ）、の場合、（Ｗ／Ｌ）ｌ ＝ （Ｗ／Ｌ）！、
（Ｗ／Ｌ）３ ＜ （Ｗ／Ｌ）１の場合、ここで、ｋ’
＝μＮＣＯ３／２であり、μ、は電子の移動度、０．８
は単位面積当りの酸化膜容量、Ｒは抵抗Ｒの抵抗値であ
る。
Ｗ／Ｌ）、の場合、（Ｗ／Ｌ）ｌ ＝ （Ｗ／Ｌ）！、
（Ｗ／Ｌ）３ ＜ （Ｗ／Ｌ）１の場合、ここで、ｋ’
＝μＮＣＯ３／２であり、μ、は電子の移動度、０．８
は単位面積当りの酸化膜容量、Ｒは抵抗Ｒの抵抗値であ
る。
このバイアス回路に流れるバイアス電流の電源電圧依存
性は、第４図（ｂ）に示すように、■ｏＤ２■〜８Ｖの
範囲で、ＩＢ＝０．２μＡとなり、はぼ一定値をとるた
め、電源電圧が高くなった場合の消費電力の増大および
オペアンプの性能の電源電圧依存性は改善される。第４
図（ａ）におけるＷ／Ｌ （μｍ）は第３図（ａ）の場
合と同様である。
性は、第４図（ｂ）に示すように、■ｏＤ２■〜８Ｖの
範囲で、ＩＢ＝０．２μＡとなり、はぼ一定値をとるた
め、電源電圧が高くなった場合の消費電力の増大および
オペアンプの性能の電源電圧依存性は改善される。第４
図（ａ）におけるＷ／Ｌ （μｍ）は第３図（ａ）の場
合と同様である。
このバイアス回路には２つの動作点がある。
方ハバイアス電流■８が流れる通常の動作点てあり、他
方はバイアス電流■８が零となる望ましくない動作点で
ある。後者の動作点について説明すると、まずＭＯＳト
ランジスタＱ４がオフすると、節点Ｖ ７１９の電位は
電源電圧レベルまて上昇し、ＭＯＳ）ランシスタＱｌ、
Ｑ２がオフする。ＭＯＳ）ランジスタＱ１がオフすると
接点Ｖ ｔＮの電位は接地レベルまで下降し、ＭＯＳ）
ランシスタＱ３゜Ｑ４がオフする。この動作点に設定さ
れると、電源電圧を上げでもバイアス電流は零に固定さ
れてシマー、オペレーション・アンプは動作しなくなる
。これを避けるため、通常第５図（ａ）に示す様なスタ
ートアップ回路を付加している。
方はバイアス電流■８が零となる望ましくない動作点で
ある。後者の動作点について説明すると、まずＭＯＳト
ランジスタＱ４がオフすると、節点Ｖ ７１９の電位は
電源電圧レベルまて上昇し、ＭＯＳ）ランシスタＱｌ、
Ｑ２がオフする。ＭＯＳ）ランジスタＱ１がオフすると
接点Ｖ ｔＮの電位は接地レベルまで下降し、ＭＯＳ）
ランシスタＱ３゜Ｑ４がオフする。この動作点に設定さ
れると、電源電圧を上げでもバイアス電流は零に固定さ
れてシマー、オペレーション・アンプは動作しなくなる
。これを避けるため、通常第５図（ａ）に示す様なスタ
ートアップ回路を付加している。
第５図（ａ）を参照して、スタートアップ回路の動作に
ついて説明する。バイアス回路の左側に付加されたスタ
ートアップ回路は、ＭＯＳ）ランシスタＱ５．Ｑ６．Ｑ
７．Ｑ８．Ｑ９を有する。ここでトランジスタＱ、、Ｑ
２．Ｑ３．Ｑ、、Ｑ、、Ｑ８のＷ／Ｌ（μｍ）は２０／
１０、トランジスタＱ４は４０／１０、トランジスタＱ
６は１０／ｌ ＯＯ、トランジスタＱ、は１０１５０．
Ｒは１００ＫΩである。
ついて説明する。バイアス回路の左側に付加されたスタ
ートアップ回路は、ＭＯＳ）ランシスタＱ５．Ｑ６．Ｑ
７．Ｑ８．Ｑ９を有する。ここでトランジスタＱ、、Ｑ
２．Ｑ３．Ｑ、、Ｑ、、Ｑ８のＷ／Ｌ（μｍ）は２０／
１０、トランジスタＱ４は４０／１０、トランジスタＱ
６は１０／ｌ ＯＯ、トランジスタＱ、は１０１５０．
Ｒは１００ＫΩである。
ＭＯＳトランジスタＱ 、Ｑ ２ 、 Ｑ ３． Ｑ
＋および抵抗Ｒで構成されたバイアス回路のバイアス電
流が零であったとすると、節点ｙ ＋ｐの電位は電源電
圧レベルまで上昇している。そのため、スタートアップ
回路を構成するＭＯＳ）ランジスタＱ５゜Ｑ６．Ｑ７．
Ｑａはすべてオフしており、ＭＯＳ）ランシスタＱ、の
ゲート電位は電源電圧■ＤＤレベルまで上昇する。一方
節点Ｖ１、の電位は接地レベルとなっているため、トラ
ンジスタＱ、のゲート・ソース間には電源電圧がそのま
まかかり、トランジスタＱ、はオンする。トランジスタ
Ｑ９がオンすると、電源からトランジスタＱ９を通して
、電流がトランジスタＱ３に流れ込み、バイアス回路は
通常の動作点に設定される。そうすると、スタートアッ
プ回路側のトランジスタＱ５．Ｑ、およびＱ ａ 、
Ｑ ｍにも電流が流れるようになる。バイアス回路およ
びスタートアップ回路に電流が流れると、トランジスタ
Ｑ９のゲート電位は下がり、節点Ｖ 、Ｎの電位は上が
る。このため、トランジスタＱ、のゲート・ソース間電
圧は小さくなり、トランジスタＱ、はオフし、スタート
アップ動作を終了する。
＋および抵抗Ｒで構成されたバイアス回路のバイアス電
流が零であったとすると、節点ｙ ＋ｐの電位は電源電
圧レベルまで上昇している。そのため、スタートアップ
回路を構成するＭＯＳ）ランジスタＱ５゜Ｑ６．Ｑ７．
Ｑａはすべてオフしており、ＭＯＳ）ランシスタＱ、の
ゲート電位は電源電圧■ＤＤレベルまで上昇する。一方
節点Ｖ１、の電位は接地レベルとなっているため、トラ
ンジスタＱ、のゲート・ソース間には電源電圧がそのま
まかかり、トランジスタＱ、はオンする。トランジスタ
Ｑ９がオンすると、電源からトランジスタＱ９を通して
、電流がトランジスタＱ３に流れ込み、バイアス回路は
通常の動作点に設定される。そうすると、スタートアッ
プ回路側のトランジスタＱ５．Ｑ、およびＱ ａ 、
Ｑ ｍにも電流が流れるようになる。バイアス回路およ
びスタートアップ回路に電流が流れると、トランジスタ
Ｑ９のゲート電位は下がり、節点Ｖ 、Ｎの電位は上が
る。このため、トランジスタＱ、のゲート・ソース間電
圧は小さくなり、トランジスタＱ、はオフし、スタート
アップ動作を終了する。
前述した従来のバイアス回路は、電源電圧が低いところ
ではバイアス電流の電源電圧依存性が小さいが、電源電
圧がある出合値より大きくなると急激にバイアス電流が
増大するという欠点がある。
ではバイアス電流の電源電圧依存性が小さいが、電源電
圧がある出合値より大きくなると急激にバイアス電流が
増大するという欠点がある。
この原因は以下の通りである。トランジスタＱ９になる
と、トランジスタＱ、がオンし、電源からトランジスタ
Ｑ、を通して一トランジスタＱ３へ電流が流れ込むから
である。ここで、ｖＴＰ６．ＶＴ＼９゜■ＴＮ３は、そ
れぞれトランジスタＱ６．Ｑ９．Ｑ３のしきい値電圧、
ｋ′はμ、 Ｃ０ｘ／ ２、μ、はホールの移動度、（
Ｗ／Ｌ）ｓはＱ６の寸法である。
と、トランジスタＱ、がオンし、電源からトランジスタ
Ｑ、を通して一トランジスタＱ３へ電流が流れ込むから
である。ここで、ｖＴＰ６．ＶＴ＼９゜■ＴＮ３は、そ
れぞれトランジスタＱ６．Ｑ９．Ｑ３のしきい値電圧、
ｋ′はμ、 Ｃ０ｘ／ ２、μ、はホールの移動度、（
Ｗ／Ｌ）ｓはＱ６の寸法である。
バイアス電流が増加し始める電圧を高くするためには、
トランジスタのしきい値電圧は固定されているため、ト
ランジスタＱ６の寸法（Ｗ／Ｌ） ６を小すくスる必要
がある。第５図（ｂ）にトランジスタＱ６の寸法をｗ／
Ｌ＝ １０ ／ １００ （μｍ）とした場合のバイア
ス電流の電源電圧依存性を示した。
トランジスタのしきい値電圧は固定されているため、ト
ランジスタＱ６の寸法（Ｗ／Ｌ） ６を小すくスる必要
がある。第５図（ｂ）にトランジスタＱ６の寸法をｗ／
Ｌ＝ １０ ／ １００ （μｍ）とした場合のバイア
ス電流の電源電圧依存性を示した。
Ｖ ＤＤ ＝ ３．５ Ｖあたりからバイアス電流■８
は増加し始めている。これを６Ｖ程度まで上げるには、
トランジスタＱ６の寸法をＷ／Ｌ＝１０７２０００ （
μｍ）程度まで小さくする必要があり、寸法りが長い分
だけ面積を余分に必要とするのが欠点である。
は増加し始めている。これを６Ｖ程度まで上げるには、
トランジスタＱ６の寸法をＷ／Ｌ＝１０７２０００ （
μｍ）程度まで小さくする必要があり、寸法りが長い分
だけ面積を余分に必要とするのが欠点である。
本発明のバイアス回路の構成は、前記欠点が解決され、
電源電圧を上げても電流が急激に増大しないようにした
バイアス回路を提供することにある。
電源電圧を上げても電流が急激に増大しないようにした
バイアス回路を提供することにある。
本発明の構成は、自己バイアス回路に、定電流素子を有
するスタートアップ回路を接続したバイアス回路におい
て、前記定電流素子が、ゲートをソースまたはトレイン
に短絡したデイプリージョン型Ｍ ＯＳ ）ランシスタ
であることを特徴とする。
するスタートアップ回路を接続したバイアス回路におい
て、前記定電流素子が、ゲートをソースまたはトレイン
に短絡したデイプリージョン型Ｍ ＯＳ ）ランシスタ
であることを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例のバイアス回路の回路
図であり、第１図（ｂ）はそのバイアス電流対電源電圧
の特性図である。
図であり、第１図（ｂ）はそのバイアス電流対電源電圧
の特性図である。
第１図（ａ）、第１図（ｂ）におシ・て、本実施例のバ
イアス回路は、第５図（ａ）に示した従来のバイアス回
路におけるＰ型トランジスタＱ６がＮ型のテ′イブリー
ジョントランジスタＱ８Ｄ（Ｗ／Ｌは２０／１０）から
なる定電流素子に置換えている。
イアス回路は、第５図（ａ）に示した従来のバイアス回
路におけるＰ型トランジスタＱ６がＮ型のテ′イブリー
ジョントランジスタＱ８Ｄ（Ｗ／Ｌは２０／１０）から
なる定電流素子に置換えている。
その他の部分は第５図（ａ）と同様である。トランジス
タＱ８つと定電流値が、バイアス電流■おより小さくな
るように、トランジスタＱ８゜の寸法を決定する。こう
することにより、電源電圧■ＤＤが上昇した場合でも、
トランジスタＱ９のゲート電位は低くおさえられ、トラ
ンジスタＱ９がオンすることを避けられる。そのため、
従来のバイアス回路にみられたような急激なバイアス電
流の立ち上がりを防止できる。
タＱ８つと定電流値が、バイアス電流■おより小さくな
るように、トランジスタＱ８゜の寸法を決定する。こう
することにより、電源電圧■ＤＤが上昇した場合でも、
トランジスタＱ９のゲート電位は低くおさえられ、トラ
ンジスタＱ９がオンすることを避けられる。そのため、
従来のバイアス回路にみられたような急激なバイアス電
流の立ち上がりを防止できる。
第２図は本発明の他の実施例のバイアス回路の回路図で
ある。第２図において、本実施例では、定電流素子とし
て第１図（ａ）のトランジスタＱ９つのかわりにＰ型デ
イプリージョントランジスタＱＰＤ（Ｗ／Ｌ＝２０／１
０）を使用している。その他の部分は、第１図（ａ）と
同様である。
ある。第２図において、本実施例では、定電流素子とし
て第１図（ａ）のトランジスタＱ９つのかわりにＰ型デ
イプリージョントランジスタＱＰＤ（Ｗ／Ｌ＝２０／１
０）を使用している。その他の部分は、第１図（ａ）と
同様である。
尚、この定電流素子に用いるデイプリージョントランジ
スタの導電型は、使用するプロセスにおいて作り易い方
の導電型とすれば良い。
スタの導電型は、使用するプロセスにおいて作り易い方
の導電型とすれば良い。
以上説明したように、本発明は、スタートアップ回路に
デイプリージョン型ＭＯＳトランジスタからなる定電流
素子を用いることにより、バイアス電流の電源電圧依存
性を低減し、回路のレイアウト面積を著しく低減てきる
効果がある。
デイプリージョン型ＭＯＳトランジスタからなる定電流
素子を用いることにより、バイアス電流の電源電圧依存
性を低減し、回路のレイアウト面積を著しく低減てきる
効果がある。
第１図（ａ）は本発明の一実施例のバイアス回路の回路
図、第１図（ｂ）は第１図（ａ）の回路のバイアス電流
対電源電圧の特性図、第２図は本発明の他の実施例のバ
イアス回路の回路図、第３図（ａ）は通常のバイアス回
路の回路図、第３図（ｂ）は第３図（ａ）の回路のバイ
アス電流対電源電圧の特性図、第４図（ａ）は電源電圧
依存性のないバイアス回路の回路図、第４図（ｂ）は第
４図（ａ）の回路のバイアス電流対電源電圧の特性図、
第５図（ａ）は従来のバイアス回路の回路図、第５図（
ｂ）は第５図（ａ）の回路のバイアス電流対電源電圧の
特性図である。 Ｑ＋乃至ｑ、・・・・・・ＭＯＳ）ランジスタ、Ｒ・・
・・・・抵抗、工８・・・・・・バイアス電流、■ＤＤ
＋ Ｖ Ｓ Ｓ・・・・・電源電圧。
図、第１図（ｂ）は第１図（ａ）の回路のバイアス電流
対電源電圧の特性図、第２図は本発明の他の実施例のバ
イアス回路の回路図、第３図（ａ）は通常のバイアス回
路の回路図、第３図（ｂ）は第３図（ａ）の回路のバイ
アス電流対電源電圧の特性図、第４図（ａ）は電源電圧
依存性のないバイアス回路の回路図、第４図（ｂ）は第
４図（ａ）の回路のバイアス電流対電源電圧の特性図、
第５図（ａ）は従来のバイアス回路の回路図、第５図（
ｂ）は第５図（ａ）の回路のバイアス電流対電源電圧の
特性図である。 Ｑ＋乃至ｑ、・・・・・・ＭＯＳ）ランジスタ、Ｒ・・
・・・・抵抗、工８・・・・・・バイアス電流、■ＤＤ
＋ Ｖ Ｓ Ｓ・・・・・電源電圧。
Claims (1)
- 自己バイアス回路に、定電流素子を有するスタートアッ
プ回路を接続したバイアス回路において、前記定電流素
子が、ゲートをソースまたはドレインに短絡したディプ
リーション型ＭＯＳトランジスタであることを特徴とす
るバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3537990A JP2803291B2 (ja) | 1990-02-15 | 1990-02-15 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3537990A JP2803291B2 (ja) | 1990-02-15 | 1990-02-15 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03238513A true JPH03238513A (ja) | 1991-10-24 |
| JP2803291B2 JP2803291B2 (ja) | 1998-09-24 |
Family
ID=12440264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3537990A Expired - Lifetime JP2803291B2 (ja) | 1990-02-15 | 1990-02-15 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803291B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
| US7973525B2 (en) | 2008-02-13 | 2011-07-05 | Seiko Instruments Inc. | Constant current circuit |
| US8476967B2 (en) | 2010-11-24 | 2013-07-02 | Seiko Instruments Inc. | Constant current circuit and reference voltage circuit |
| US9000749B2 (en) | 2011-10-31 | 2015-04-07 | Seiko Instruments Inc. | Constant current circuit and voltage reference circuit |
| US9466986B2 (en) | 2012-12-03 | 2016-10-11 | Hyundai Motor Company | Current generation circuit |
-
1990
- 1990-02-15 JP JP3537990A patent/JP2803291B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7973525B2 (en) | 2008-02-13 | 2011-07-05 | Seiko Instruments Inc. | Constant current circuit |
| TWI461879B (zh) * | 2008-02-13 | 2014-11-21 | Seiko Instr Inc | Constant current circuit |
| KR101489006B1 (ko) * | 2008-02-13 | 2015-02-02 | 세이코 인스트루 가부시키가이샤 | 정전류 회로 |
| JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
| US8476967B2 (en) | 2010-11-24 | 2013-07-02 | Seiko Instruments Inc. | Constant current circuit and reference voltage circuit |
| US9000749B2 (en) | 2011-10-31 | 2015-04-07 | Seiko Instruments Inc. | Constant current circuit and voltage reference circuit |
| US9466986B2 (en) | 2012-12-03 | 2016-10-11 | Hyundai Motor Company | Current generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803291B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010048B1 (ko) | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| JPH09321586A (ja) | レベル比較器 | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| US4476428A (en) | Power supply device | |
| JP3806011B2 (ja) | 電圧検出回路 | |
| JPH0766014B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPH03238513A (ja) | バイアス回路 | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| TW201830863A (zh) | 電源啟動控制電路以及輸入／出控制電路 | |
| JP4723772B2 (ja) | Ａｂ級ｃｍｏｓ出力回路 | |
| JPH05129922A (ja) | 半導体集積回路装置 | |
| JP3935266B2 (ja) | 電圧検知回路 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| JP2004064132A (ja) | 演算増幅器 | |
| JPH0344692B2 (ja) | ||
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP2009182572A (ja) | 電源回路 | |
| KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
| JPH03230617A (ja) | 半導体集積回路 | |
| JP3106593B2 (ja) | 差動増幅回路 | |
| KR100191783B1 (ko) | 인터페이스용 스위치회로 | |
| JPH10283048A (ja) | 定電流回路 | |
| JP2005539335A (ja) | 温度補償された電流基準回路 |