KR100191783B1 - 인터페이스용 스위치회로 - Google Patents
인터페이스용 스위치회로 Download PDFInfo
- Publication number
- KR100191783B1 KR100191783B1 KR1019960004182A KR19960004182A KR100191783B1 KR 100191783 B1 KR100191783 B1 KR 100191783B1 KR 1019960004182 A KR1019960004182 A KR 1019960004182A KR 19960004182 A KR19960004182 A KR 19960004182A KR 100191783 B1 KR100191783 B1 KR 100191783B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- block
- interface
- connection node
- operating voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 인터페이스용 스위치 회로에 관한 것으로, 제 1 동작 전압(Vdd)에 의해 동작하는데 제 1 집적 회로(A)와, 제 2 동작 전압(Vcc)에 의해 동작하고, 접속 노드와, 전원 전압과 상기 접속 노드 사이에 전류 통로가 형성된 제 1 트랜지스터와, 상기 접속 노드와 연결된 콜렉터, 상기 접속 노드와 연결된 베이스 및 접지 전압과 연결된 에미터를 가지는 제 2 트랜지스터를 포함하는 인터페이스용 스위치 회로(10)에 있어서, 상기 제 1 집적 회로의 상기 출력 신호를 받아들이는 게이트, 상기 제 2 트랜지스터의 베이스와 연결 된 드레인 및 접지 전압과 연결된 소스를 가지는 NMOS 트랜지스터(Q1)를 포함하는 것을 특징으로 한다. 이와 같은 회로에 의해서 B 블록을 오프시켜 주기 위한 상태에서 전류패스의 형성을 방지하여 누설전류가 흐르는 것이 방지된다.
Description
제1도는 종래의 서로 다른 동작 전압을 갖는 두 블록을 인터페이스시켜 주기 위한 스위치회로도.
제2도는 본 발명의 바람직한 실시예에 따른 인터페이스용 스위치 회로를 보여주는 회로도.
* 도면의 주요부분에 대한 부호의 설명
CON : 콘트롤러 Q1 : N형 모스 트랜지스터
Q3 : NPN 트랜지스터 Q4 : PNP 트랜지스터
[산업상의 이용분야]
본 발명은 인터페이스용 스위치회로에 관한 것으로서, 특히 서로 다른 동작 전압을 갖는 두 블록을 인터페이스시켜 주기 위한 인터페이스용 스위치회로에 관한 것이다.
[종래의 기술 및 그의 문제점]
제1도는 종래의 서로 다른 동작 전압을 갖는 두 블록을 인터페이스시켜 주기 위한 인터페이스용 스위치회로도를 도시한 것이다.
제1도를 참조하면, 종래의 인터페이스용 스위치회로는 제1동작 전압(Vdd)을 갖는 A 블록과 제2동작 전압(Vcc)을 갖는 B 블록 및 서로 다른 동작 전압을 갖는 A 블록과 B 블록을 인터페이스시켜 주기 위한 인터페이스용 스위치(10)로 이루어졌다.
A 블록은 B 블록을 콘트롤하기 위한 블록으로서 제1동작 전압(Vdd)을 갖는 콘트롤러(CON)로 구성되고, B 블록은 A 블록의 콘트롤러(CON)에 의해 콘트롤되는 블록으로서 그의 구성요소중 일부분만을 도시한 것이다. 즉, B 블록은 에미터에 제2동작 전압(Vcc)이 인가되는 PNP 트랜지스터(Q4)와 상기 트랜지스터(Q4)의 콜렉터에 콜렉터가 연결된 NPN 트랜지스터(Q3)가 직렬로 연결구성되었다.
그리고 인터페이스용 스위치(10)는 게이트에 A 블록의 콘트롤러(CON)로부터의 출력이 인가되고, 소오스에 각각 전원전압(Vdd) 및 접지전압이 인가되는 P형 모스 트랜지스터(Q2)와 N형 모스 트랜지스터(Q1)로 구성된다.
상기 인터페이스용 스위치회로는 제2동작 전압(Vcc)이 하이상태이고, A 블록의 콘트롤러(CON)로부터 하이상태의 신호가 출력되는 경우, 노드(a)가 하이상태이므로 인터페이스용 스위치(10)의 N형 모스 트랜지스터(Q1)가 온되어 인터페이스용 스위치(10)의 출력 즉, 노드(b)는 로우상태로 된다.
로우상태의 인터페이스용 스위치(10)의 출력이 B 블록의 NPN 트랜지스터(Q3)의 베이스에 인가되어 오프시키고, 이에 따라 PNP 트랜지스터(Q4)도 오프된다. 따라서, B 블록의 동작이 오프된다.
이와는 달리, 제2동작 전압(Vcc)이 하이상태이고, A 블록의 콘트롤러(CON)로부터 로우상태의 신호가 출력되는 경우, 노드(a)가 로우상태이므로 인터페이스용 스위치(10)의 P형 모스 트랜지스터(Q2)가 온되어 노드(b)는 하이상태로 된다.
노드(b)가 하이상태이므로, B 블록의 NPN 트랜지스터(Q3)가 온되고, 이에 따라 PNP 트랜지스터(Q4)도 온되어 B 블록은 동작상태로 된다.
한편, 노드(b)의 상태와 관계없이 B 블록의 동작을 오프시키고자 하는 경우에는 제 2 동작 전압(Vcc)의 인가단자에 로우상태의 신호를 인가하게 된다. 즉, 제 2 동작전압(Vcc)의 인가단자에 로우상태의 신호가 인가되면, 노드(b)의 로우 및 하이상태에 관계없이 트랜지스터(Q4)가 오프되어 B 블록의 동작은 오프되어진다.
그런, 종래의 인터페이스용 스위치회로는 B 블록의 동작을 오프시키기 위하여 제 2 동작 전압(Vcc)의 인가단자에 로우상태의 신호를 인가하는 경우, A 블록의 콘트롤러(CON)로부터 하이상태의 신호가 출력될 때, 스위치(10)의 P형 모스 트랜지스터(Q2)가 온되어 노드(b)가 하이상태로 되기 때문에 B 블럭의 트랜지스터(Q3)가 온되어 진다.
이에 따라 제1동작 전압(Vdd) → 스위치(10)의 P 형 모스 트랜지스터(Q2) → B 블록의 NPN 트랜지스터(Q3) → Vcc 로 전류패스(current path)가 형성된다.
그러므로, B 블록의 동작을 오프시켜 주기 위한 상태에서 누설전류가 흐르게 되는 문제점이 있었다.
[발명의 목적]
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, B 블록의 동작을 오프시켜 주기 위한 상태에서 누설전류가 흐르는 것을 방자할 수 있는 서로 다른 동작 전압을 갖는 A 블록과 B 블록을 인터페이스시켜 주기 위한 인터페이스용 스위치회로를 제공하는 데 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 제 1 동작 전압(Vdd)에 의해 동작하는 제 1 집적 회로(A)와, 제 2 동작 전압(Vcc)에 의해 동작하고, 접속 노드와, 전원 전압과 상기 접속 노드 사이에 전류 통로가 형성된 제 1 트랜지스터와, 상기 접속 노드와 연결된 콜렉터, 상기 접속 노드와 연결된 베이스 및 접지 전압과 연결된 에미터를 가지는 제 2 트랜지스터를 포함하는 인터페이스용 스위치 회로(10)에 있어서, 상기 제 1 집적 회로의 상기 출력 신호를 받아들이는 게이트, 상기 제 2 트랜지스터의 베이스와 연결된 드레인 및 접지 전압과 연결된 소스를 가지는 NMOS 트랜지스터(Q1)를 포함하는 것을 특징으로 한다.
[작용]
서로 다른 동작 전압을 갖는 A 블록과 B 블록을 인터페이스시켜 주기위한 인터페이스용 스위치회로에 있어서, 인터페이스용 스위치를 하나의 N 모스 트랜지스터만으로 구성하여 줌으로써 B 블록을 오프시켜 주기 위한 상태에서 누설전류가 흐르는 것을 방지한다.
[실시예]
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 바람직한 실시예에 따른 인터페이스용 스위치 회로를 보여주는 회로도이다.
제2도를 참조하면, 상기 인터페이스용 스위치 회로(20)는 제 1 동작 전압(Vdd)에 의해 동작하는 A 블록(제 1 집적 회로)과 제 2 동작 전압(Vcc)에 의해 동작하는 B 블록(제 2 집적 회로) 사이를 인터페이스하기 위한 회로로서, 하나의 N 모스 트랜지스터(Q1)만으로 구성된다.
제2도에 도시된 바와 같이, 상기 A 블록은 상기 B 블록을 제어하기 위한 콘드롤러(CON)로 구성된다. 상기 B 블록은 전원 전압과 접속 노드(c) 사이에 전류 통로가 형성된 PNP 트랜지스터(Q4)와, 상기 접속 노드(c)와 연결된 콜렉터, 상기 접속 노드(c)와 연결된 베이스 및 접지 전압과 연결된 에미터를 가지는 NPN 트랜지스터(Q3)로 구성된다. 상기 트랜지스터(Q4)의 베이스에는 외부로부터 바이어스 전압이 인가된다.
상기 인터페이스용 스위치 회로(20)는 상기 A 블록의 콘트롤러(CON)로부터의 출력 신호가 인가되는 게이트, B 블록의 NPN 트랜지스터(Q3)의 베이스에 연결된 드레인 그리고 상기 접지 전압과 연결된 소오스를 갖는 N 모스 트랜지스터(Q1)로 구성된다.
상기한 바와 같은 구성을 갖는 본 발명의 인터페이스용 스위치회로의 동작을 설명하면 다음과 같다.
제 2 동작 전압(Vcc)이 하이상태이고, A 블록의 콘트롤러(CON)로부터 로우상태의 신호가 출력되는 경우, 노드(a)가 로우상태이므로 인터페이스용 스위치(20)의 N형 모스 트랜지스터(Q1)가 오프되고, 이에 따라 노드(b)는 하이상태로 된다.
하이상태의 인터페이스용 스위치(20)의 출력이 B 블록의 NPN 트랜지스터(Q3)의 베이스에 인가되어 온 시키고, 이에 따라 PNP 트랜지스터(Q4)도 온되어 B 블록이 동작을 하게 된다.
제 2 동작 전압(Vcc)이 하이상태이고, A 블록의 콘트롤러(CON)로부터 하이 상태의 신호가 출력되는 경우, 노드(a)가 하이상태이므로 인터페이스용 스위치(20)의 N형 모스 트랜지스터(Q1)가 온 되고, 이에 따라 노드(b)는 로우상태로 된다.
로우상태의 인터페이스용 스위치(20)의 출력이 B 블록의 NPN 트랜지스터(Q3)의 베이스에 인가되어 오프시키고, 이에 따라 PNP 트랜지스터(Q4)고 오프된다.
이와 같이, B 블록의 전원전압(Vcc) 인가단자에 하이상태의 신호가 인가되는 경우에는 A 블록의 콘트롤러(CON)로부터 출력되는 신호에 따라 종래와 마찬가지로 B 블록의 동작이 온, 오프 된다.
한편, B 블록의 동작을 오프시키기 위하여 제 2 동작 전압(Vcc)의 인가단자에 로우상태의 신호를 인가하고 콘트롤러(CON)로부터 로우상태의 신호가 출력되면, 인터페이스용 스위치(20)의 N 형 모스 트랜지스터(Q1)가 오프되어 B 블록의 동작은 오프 되어 진다.
그리고, 본 발명의 인터페이스용 스위치회로는 B 블록의 동작을 오프 시키기 위하여 제 2 동작 전압(Vcc)의 인가단자에 로우상태의 신호를 인가하는 경우, A 블록의 콘트롤러(CON)로부터 로우상태의 신호가 출력될 때, 스위치(10)의 N형 모스 트랜지스터(Q1)가 오프되고 이에 따라 B 블록의 트랜지스터(Q3, Q4)도 오프 된다.
이에 따라 종래에서와 같은 전류패스는 형성되지 않아 B 블록을 오프시켜 주기 위한 상태에서 누설전류는 흐르지 않게 된다.
[발명의 효과]
상기한 바와 같은 본 발명에 따르면, 제 1 동작 전압(Vdd)에 의해 동작하는 제 1 집적 회로(A)와, 제 2 동작 전압(Vcc)에 의해 동작하고, 접속 노드와, 전원 전압과 상기 접속 노드 사이에 전류 통로가 형성된 제 1 트랜지스터(Q4)와, 상기 접속 노드와 연결된 콜렉터, 상기 접속 노드와 연결된 베이스 및 접지 전압과 연결된 에미터를 가지는 제 2 트랜지스터(Q3)를 포함하는 인터페이스용 스위치 회로(10)에 있어서, 인터페이스용 스위치를 하나의 N모스 트랜지스터만으로 구성하여 B 블록을 오프시켜 주기 위한 상태에서 전류패스의 형성을 방지하여 누설전류가 흐르는 것이 방지된다.
Claims (1)
- 제 1 동작 전압(Vdd)에 의해 동작하는 제 1집적 회로(A)와, 제 2 동작 전압(Vcc)에 의해 동작하고, 접속 노드와, 전원 전압과 상기 접속 노드 사이에 전류 통로가 형성된 제 1 트랜지스터(Q4)와, 상기 접속 노트와 연결된 콜렉터, 상기 접속 노드와 연결된 베이스 및 접지 전압과 연결된 에미터를 가지는 제 2 트랜지스터(Q3)를 포함하는 인터페이스용 스위치 회로(10)에 있어서, 상기 제 1 집적 회로의 상기 출력 신호를 받아들이는 게이트, 상기 제 2 트랜지스터의 베이스와 연결된 드레인 및 접지 전압과 연결된 소스를 가지는 NMOS 트랜지스터(Q1)를 포함하는 것을 특징으로 하는 인터페이스 회로용 스위치 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004182A KR100191783B1 (ko) | 1996-02-22 | 1996-02-22 | 인터페이스용 스위치회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004182A KR100191783B1 (ko) | 1996-02-22 | 1996-02-22 | 인터페이스용 스위치회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063932A KR970063932A (ko) | 1997-09-12 |
| KR100191783B1 true KR100191783B1 (ko) | 1999-06-15 |
Family
ID=19451560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960004182A KR100191783B1 (ko) | 1996-02-22 | 1996-02-22 | 인터페이스용 스위치회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191783B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016125907A1 (de) | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Elektronische Vorrichtung |
-
1996
- 1996-02-22 KR KR1019960004182A patent/KR100191783B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016125907A1 (de) | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Elektronische Vorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063932A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011206A (ko) | 대기시 전류저감회로를 가진 반도체 집적회로 | |
| KR100301605B1 (ko) | 밴드갭 기준 전압 발생 회로 | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| KR20040086803A (ko) | 반도체 집적회로 장치 | |
| US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
| US4719367A (en) | Schmitt trigger circuit | |
| KR970018596A (ko) | 반도체 집적회로 장치 | |
| KR930004351B1 (ko) | 레벨 변환회로 | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| US4672241A (en) | High voltage isolation circuit for CMOS networks | |
| KR100191783B1 (ko) | 인터페이스용 스위치회로 | |
| KR940001568A (ko) | 레벨 변환 회로 | |
| JPH1032481A (ja) | 論理回路 | |
| US4996446A (en) | Semiconductor device having a reverse bias voltage generator | |
| KR940005508B1 (ko) | 출력회로 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| KR940002861B1 (ko) | 히스테리시스회로 | |
| JPH03238513A (ja) | バイアス回路 | |
| US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
| KR940027164A (ko) | 3개의 전원 공급선을 갖는 출력 회로 | |
| KR100221615B1 (ko) | 저전력 cmos 디지털 회로 | |
| KR100489587B1 (ko) | 시간지연회로 | |
| US6522164B2 (en) | Switching circuit | |
| KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
| EP0651510B1 (en) | Input/output stage adapted to operate with low and high voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |