KR970063932A - 인터페이스용 스위치회로 - Google Patents

인터페이스용 스위치회로 Download PDF

Info

Publication number
KR970063932A
KR970063932A KR1019960004182A KR19960004182A KR970063932A KR 970063932 A KR970063932 A KR 970063932A KR 1019960004182 A KR1019960004182 A KR 1019960004182A KR 19960004182 A KR19960004182 A KR 19960004182A KR 970063932 A KR970063932 A KR 970063932A
Authority
KR
South Korea
Prior art keywords
block
switch circuit
interface
operating voltage
interfacing
Prior art date
Application number
KR1019960004182A
Other languages
English (en)
Other versions
KR100191783B1 (ko
Inventor
박희중
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960004182A priority Critical patent/KR100191783B1/ko
Publication of KR970063932A publication Critical patent/KR970063932A/ko
Application granted granted Critical
Publication of KR100191783B1 publication Critical patent/KR100191783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 서로 다른 동작전압을 갖는 블럭을 인터페이스시켜 주기 위한 인터페이스용 스위치회로에 있어서, N 모스 트랜지스터만으로 구성하여 누설전류가 흐르는 것을 방지할 수 있는 인터페이스용 스위치에 관한 것이다.
제1동작전압을 갖는 A블럭과 제2동작전압을 갖으며 상기 A블럭에 의해 콘트롤되는 B 블럭을 인터페이스시켜 주기 위한 스위치를 구비한 인터페이스용 스위치회로에 있어서, 상기 인터페이스용 스위치가 게이트에 A블럭의 콘트롤러로 부터의 출력이 인가되고, 소오스가 접지되며, 드레인이 B블럭의 NPN 트랜지스터의 게이트에 연결된 N 모스 트랜지스터로 구성되었다.

Description

인터페이스용 스위치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 서로 다른 동작전압을 인터페이스시켜 주기 위한 스위치회로도.

Claims (1)

  1. 제1동작전압(Vdd)을 갖는 A 블럭과 제2동작전압을 갖으며 상기 A 블럭에 의해 콘트롤되는 B 블럭을 인터페이스 주기 위한 스위치(20)를 구비한 인터페이스용 스위치회로에 있어서, 상기 인터페이스용 스위치(20)는 게이트에 A 블럭의 콘트롤러(CON)으로부터의 출력이 인가되고, 소오스가 접지되며, 드레인이 B블럭의 NPN 트랜지스터(Q3)의 게이트에 연결된 N 모스 트랜지스터(Q1)로 구성되는 것을 특징으로 하는 인터페이스용 스위치회로.
    ※참고사항 : 최초출원 내용에 의하여 공개하는것임.
KR1019960004182A 1996-02-22 1996-02-22 인터페이스용 스위치회로 KR100191783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004182A KR100191783B1 (ko) 1996-02-22 1996-02-22 인터페이스용 스위치회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004182A KR100191783B1 (ko) 1996-02-22 1996-02-22 인터페이스용 스위치회로

Publications (2)

Publication Number Publication Date
KR970063932A true KR970063932A (ko) 1997-09-12
KR100191783B1 KR100191783B1 (ko) 1999-06-15

Family

ID=19451560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004182A KR100191783B1 (ko) 1996-02-22 1996-02-22 인터페이스용 스위치회로

Country Status (1)

Country Link
KR (1) KR100191783B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10209819B2 (en) 2015-12-31 2019-02-19 Lg Display Co., Ltd. Electronic device

Also Published As

Publication number Publication date
KR100191783B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960036030A (ko) 드라이버 회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR870006728A (ko) Bimos 회로
KR970705237A (ko) 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer)
KR970023370A (ko) 기준전류 발생회로
KR970055264A (ko) 차동 증폭기
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR910002127A (ko) 전원절환회로
KR970072701A (ko) 정전기 보호회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR950016002A (ko) 3치 입력 버퍼 회로
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR970063932A (ko) 인터페이스용 스위치회로
KR920022298A (ko) 레벨 변환 출력 회로
KR920020511A (ko) 출력 버퍼 회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR970078007A (ko) 극성 자동전환 회로
KR910008842A (ko) 레벨 변환기의 속도제어 회로
KR910016008A (ko) 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로
KR930015337A (ko) 연산 증폭기를 포함한 시동회로
KR970029758A (ko) 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
KR980006900A (ko) 고속 전압 변환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee