KR910016008A - 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 - Google Patents

메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 Download PDF

Info

Publication number
KR910016008A
KR910016008A KR1019900002379A KR900002379A KR910016008A KR 910016008 A KR910016008 A KR 910016008A KR 1019900002379 A KR1019900002379 A KR 1019900002379A KR 900002379 A KR900002379 A KR 900002379A KR 910016008 A KR910016008 A KR 910016008A
Authority
KR
South Korea
Prior art keywords
channel mosfet
fuse
gate
source
drain
Prior art date
Application number
KR1019900002379A
Other languages
English (en)
Other versions
KR930000821B1 (ko
Inventor
오종훈
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900002379A priority Critical patent/KR930000821B1/ko
Priority to US07/654,243 priority patent/US5239511A/en
Priority to JP03030193A priority patent/JP3085993B2/ja
Publication of KR910016008A publication Critical patent/KR910016008A/ko
Application granted granted Critical
Publication of KR930000821B1 publication Critical patent/KR930000821B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Abstract

내용 없음

Description

메모리 소자의 저소비 전력 리던던시(Redundancy)회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4도는 본 발명의 구성도, 제 5도는 제4도의 각 부분의 타이밍도.

Claims (5)

  1. 리던던시회로의 동작을 조정하는 리던던시 동작조정 휴즈수단(3). 상기리던던시 동작조정 휴즈수단(3)의 출력(MASTER)과 짧은 펄스폭을 갖는 검정신호(øEVAL)를 입력으로 하는 OR게이트(G2), 상기 OR게이트(G2)의 출력단에 연결된 스위칭수단(4), 상기 스위칭수단(4)의 출력단에 연결된 휴즈수단(1), 상기 스위칭수단(4)의 출력단에 연결된 리던던시 열디코더(2), 및 상기 스위칭수단(4)의 출력단에 연결된 래치-백 수단(5)으로 구성되는 것을 특징으로 하는 저소비전력 리던던시 회로.
  2. 제1항에 있어서, 상기 휴즈수단(1)은 열어드레스의 입력단을 게이트에 연결하고 소오스는 접지로 연결한 N채널 MOSFET,상기 N채널 MOSFET의 드레인과 일단이 연결되고 타단은 상기 스위칭수단(1)의 출력단에 연결된 휴즈로 구성된 다수의 휴즈회로가 병렬 연결되어 구성되는 것을 특징으로 하는 저소비 전력 리던던시 회로.
  3. 제 1 항에 있어서, 상기 리던던시 동작조정 휴즈수단(3)은 전원(Vdd)과 일단이 연결되고 타단은 상기 OR게이트(G2)의 입력단에 연결된 휴즈(F9), 상기 휴즈(F9)에 입력단이 연결된 인버터, 상기 전원(Vdd)에 드레인이 연결되고 상기 인버터에베이스가 연결된 N-채널 MOSFET(MC1), 상기 휴즈(F9)에 드레인이 연결되고, 상기 N채널 MOSFET(MC1)의 소오스에 게이트가연결되고 소오스는 접지된 N-채널 MOSFET(MC3), 및 상기 N 채널 MOSFET(MC1)의 소오스에 드레인이 연결되고 상기 휴즈(F9)에 게이트가 연결되고 소오스는 접지된 N채널 MOSFET(MC2)로 구성되는 것을 특징으로 하는 저소비 전력 리던던시 회로.
  4. 제 1항에 있어서, 상기 스위칭수단(4)은 상기 OR게이트(G2)의 출력을 입력으로 하는 인버터, 상기 인버터에 게이트가 연결되고 상기 전원(Vdd)에 소오스가 연결된 P채널 MOSFET(MP3), 및, 제어신호(øEN)의 입력단에 게이트가 연결되고 상기 P 채널 MOSFET(MP3)의 드레인에 드레인이 연결되고 소오스는 접지된 N채널 MOSFET(MN3)로 구성되며 상기 P채널 MOSFET(MP3)와 N 채널 MOSFET(MN3)의 드레인을 출력단으로 하는 것을 특징으로 하는 저소비 전력 리던던시 회로.
  5. 제1항에 있어서, 상기 래치-백 수단(5)은 상기 스위칭 수단(4)의 출력단에 입력단이 연결된 제1인버터(G3), 상기 제1인버터(G3)의 출력단에 입력단이 연결된 제2인버터, 및, 상기 제2인버터에 게이터가 연결되고 상기 전원(Vdd)에 소오스가 연결되고 상기 드레인이 연결된 래치-백 MOSFET(MPL)로 구성되는 것을 특징으로 하는 저소비 전력 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002379A 1990-02-24 1990-02-24 메모리 소자의 저소비 전력 리던던시(Redundancy)회로 KR930000821B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900002379A KR930000821B1 (ko) 1990-02-24 1990-02-24 메모리 소자의 저소비 전력 리던던시(Redundancy)회로
US07/654,243 US5239511A (en) 1990-02-24 1991-02-12 Low power redundancy circuit for a memory device
JP03030193A JP3085993B2 (ja) 1990-02-24 1991-02-25 メモリ素子の低消費電力リダンダンシー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002379A KR930000821B1 (ko) 1990-02-24 1990-02-24 메모리 소자의 저소비 전력 리던던시(Redundancy)회로

Publications (2)

Publication Number Publication Date
KR910016008A true KR910016008A (ko) 1991-09-30
KR930000821B1 KR930000821B1 (ko) 1993-02-05

Family

ID=19296404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002379A KR930000821B1 (ko) 1990-02-24 1990-02-24 메모리 소자의 저소비 전력 리던던시(Redundancy)회로

Country Status (3)

Country Link
US (1) US5239511A (ko)
JP (1) JP3085993B2 (ko)
KR (1) KR930000821B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734315B2 (ja) * 1992-09-24 1998-03-30 日本電気株式会社 半導体メモリ装置
KR0157344B1 (ko) * 1995-05-25 1998-12-01 김광호 반도체 메모리 장치의 퓨즈소자 회로
KR100415083B1 (ko) * 2000-10-24 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 장치
JP4351819B2 (ja) * 2001-12-19 2009-10-28 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
US6868019B2 (en) * 2003-07-02 2005-03-15 Micron Technology, Inc. Reduced power redundancy address decoder and comparison circuit
US7342762B2 (en) * 2005-11-10 2008-03-11 Littelfuse, Inc. Resettable circuit protection apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546455A (en) * 1981-12-17 1985-10-08 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
KR890003691B1 (ko) * 1986-08-22 1989-09-30 삼성전자 주식회사 블럭 열 리던던씨 회로
JP2703890B2 (ja) * 1986-11-27 1998-01-26 日本電気株式会社 半導体集積回路
JP2894556B2 (ja) * 1987-03-10 1999-05-24 三菱電機株式会社 半導体記憶装置
JP2999477B2 (ja) * 1989-01-19 2000-01-17 三菱電機株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP3085993B2 (ja) 2000-09-11
KR930000821B1 (ko) 1993-02-05
US5239511A (en) 1993-08-24
JPH04216398A (ja) 1992-08-06

Similar Documents

Publication Publication Date Title
KR930003558A (ko) 출력회로
KR900013380A (ko) 전압 제어회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR880001108A (ko) Cmos 입력회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR920000177A (ko) 반도체 집적회로장치
KR910015114A (ko) 반도체 디지탈 회로
KR970055264A (ko) 차동 증폭기
KR900002558A (ko) 출력회로
KR870006571A (ko) 반도체 기억장치
KR910002127A (ko) 전원절환회로
KR900002457A (ko) 출력버퍼회로
KR860009424A (ko) 반도체 집적 회로
KR880012009A (ko) BiMOS 논리회로
KR900002552A (ko) 출력회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR910016008A (ko) 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로
KR890013769A (ko) 중간전위생성회로
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR910014942A (ko) 출력회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR910016005A (ko) 반도체 집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970071797A (ko) 지연조정이 용이한 반도체 메모리 장치
KR910021035A (ko) 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 17

EXPY Expiration of term