CN101326714A

CN101326714A - 滤波器的截止频率调整电路

Info

Publication number: CN101326714A
Application number: CNA2006800464033A
Authority: CN
Inventors: 池田毅; 宫城弘
Original assignee: Neuro Solution Corp
Current assignee: Neuro Solution Corp
Priority date: 2005-12-15
Filing date: 2006-07-12
Publication date: 2008-12-17
Also published as: TW200723682A; JPWO2007069360A1; US20090315619A1; WO2007069360A1

Abstract

本发明的滤波器的截止频率调整电路具备：滤波器电路1，具备：多个电阻元件；用以由该多个电阻元件中选择任一的开关；以及电容器，根据由多个电阻元件中藉由开关所选出的电阻元件的电阻值与电容器的电容值，来决定其截止频率；频率产生电路2，用以产生第1频率的频率信号CK1以及第2频率的频率信号CK2；以及DSP3，将当第1频率的频率信号CK1输入至滤波器电路1时，由滤波器电路1所输出的信号的位准；以及当第2频率的频率信号CK2输入至滤波器电路1时，由滤波器电路1所输出的信号的位准进行大小比较，按照该比较结果，来控制开关。

Description

滤波器的截止频率调整电路

技术领域

本发明是关于一种半导体集成电路上的滤波器的截止频率调整电路，尤其适用于用以调整由电容器及电阻所构成的滤波器的截止频率的电路。

背景技术

以往，将由电容器及电阻所构成的滤波器电路使用于各种电子电路中。图1是显示该滤波器电路的一例图。于图1中所示，101是差动运算放大器，其负输入端子接地。102是连接于差动运算放大器101的正输入端子的电阻。103是连接于差动运算放大器101的正输入端子与输出端子之间的电容器。该图1所示的滤波器电路是众所周知的一次有源滤波器(active filter)，其截止频率fc是藉由

fc＝1/2π(RC)1/2

供与，取决于电阻的电阻值R及电容器的电容值C。

在此，电阻值R及电容值C被设定为获得所希望的截止频率所需要的值。但是，于半导体制程中，实际上会产生以下问题：由于构成滤波器电路的电阻及电容器的制造不一致，使截止频率偏移(在半导体制程中，电阻值R及电容值C的不一致为±30％左右)，而会有在未满足截止频率规格下形成不良品的情形。因此，滤波器电路的截止频率最好是在组装该滤波器电路制造而成的制品(例如无线电接收机等)出货前，可个别调整。

相对于此，以往已提出一种藉由设置电阻值不同的多个电阻，且可由该多个电阻中选择任一的构成，而使电阻值为可变，藉此可调整截止频率的滤波器电路(参照例如专利文献1、2)。

专利文献1：日本特开2004-23547号公报

专利文献2：日本特开2004-303508号公报

发明内容

然而，在上述专利文献1、2中，虽可选择电阻值，但关于如何选择最适于取得所希望的截止频率的电阻值，则未有所揭示，电阻值的选择方法不明。

因此，本发明的目的在于可利用DSP(Digital Signal Processor，数字信号处理器)等信号处理部，来适当调整滤波器的截止频率。

为解决上述课题，在本发明的滤波器的截止频率调整电路中，具备：滤波器电路，具备：多个电阻元件；用以由多个电阻元件中选择任一的开关；以及电容器。该滤波器电路是根据由多个电阻元件中藉由开关所选出的电阻元件的电阻值与电容器的电容值，来决定其截止频率。在本发明中，又具备：用以产生作为基准的第1频率的频率信号以及调整用的第2频率的频率信号的频率产生电路，并且具备信号处理部，该信号处理部是将当第1频率的频率信号输入至滤波器电路时，由滤波器电路所输出的信号的第1位准；以及当第2频率的频率信号输入至滤波器电路时，由滤波器电路所输出的信号的第2位准进行大小比较，按照该比较结果，来控制开关。

此外，亦可设置多个电容器来替代设置多个电阻元件，且根据藉由开关所选出的电容器的电容值与电阻元件的电阻值，来决定滤波器电路的截止频率。此时的截止频率的调整亦与上述情形相同，使用频率产生电路与信号处理部来进行。例如，进行判定第1位准与第2位准的差是否位于预定值的范围内，当未位于预定值的范围内时，进行判定第2位准与预定值的哪一个比较大，且按照该判定结果，来控制开关。

根据如上所述所构成的本发明，利用信号处理部选择最适合的电阻值或电容值，藉此可适当调整滤波器的截止频率。

附图说明

图1是显示滤波器电路的一实施例图。

图2是显示本实施形态的滤波器的截止频率调整电路的构成例图。

图3是显示本实施形态的频率产生电路的构成例图。

图4是显示本实施形态的滤波器电路的构成例图。

图5是显示本实施形态的滤波器电路的频率特性图。

图6是显示应用本实施形态的滤波器的截止频率调整电路的无线电接收机的构成例图。

图7是显示截止频率的调整模式时的动作例的流程图。

1：滤波器电路 2：频率产生电路

3：DSP 4：缓冲器

5：反相器 6：A/D转换器

22：AND闸 23：1/2分频电路

24：频率切换开关 25：3位计数器

26：AND闸 27：电阻

28：偏置电阻 51：天线

52：LNA(低杂音放大器) 53：混合器

54：局部振荡器(IF滤波器) 101、OA：差动运算放大器

102：电阻 103、C0、C1、C2：电容器

AE：模式控制信号 BP1至BPN-1：开关控制信号

CK、CK1、CK2：频率信号 fc：截止频率

FSEL：频率切换控制信号 IN：输入端子

OUT：输出端子 R1、R2：电阻

R11、R12、...、R1N、R21、R22、...、R2N：电阻元件

S11、S12、...、S1N-1、S21、S22、...、S2N-1：开关

SW1至SW3：开关

具体实施方式

以下根据图示说明本发明的一实施形态。图2是显示本实施形态的滤波器的截止频率调整电路的构成例图。如图2所示，本实施形态的截止频率调整电路具备：滤波器电路1、频率产生电路2、作为信号处理部的DSP3、缓冲器4、反相器5、A/D转换器6及多个开关SW1至SW3所构成。上述构件可藉由例如CMOS(Complementary Metal Oxide Semiconductor，互补金氧半导体)制程或Bi-CMOS(Bipolar-CMOS)制程而在1芯片积体化。

DSP3藉由模式控制信号AE来控制各开关SW1至SW3的导通(on)/关断(off)，同时藉由模式控制信号AE及频率切换控制信号FSEL来控制频率产生电路2的动作。由DSP3所输出的模式控制信号AE为“Lo(低)”位准时，形成一般模式，第1及第2开关SW1、SW2为关断，第3开关SW3为导通。另一方面，模式控制信号AE为“Hi(高)”位准时，形成截止频率调整模式，第1及第2开关SW1、SW2为导通，第3开关SW3为关断。

频率产生电路2在藉由DSP3来设定截止频率调整模式时，依序产生第1频率(例如240KHz)的频率信号CK1及第2频率(例如480KHz)的频率信号CK2。

图3是显示频率产生电路2的构成例图。于图3中，22是AND闸，取基准频率(例如3.84MHz)的频率信号CK与模式控制信号AE的逻辑积。模式控制信号AE为“Hi”位准时，频率信号CK会通过该AND闸22。

23是1/2分频电路，将频率信号CK的频率(3.84MHz)分频为1/2。24是频率切换开关，藉由由DSP3所供给的频率切换控制信号FSEL来控制切换。对于该频率切换开关24的2个输入端子，输入有由1/2分频电路23的输入端所供给的频率信号(未分频的3.84MHz的信号)、及由1/2分频电路23的输出端所供给的频率信号(经1/2分频的1.92MHz的信号)。当在频率产生电路2产生240KHz的频率信号CK1时，频率切换开关24选择由1/2分频电路23的输出端所供给的频率信号并予以输出。另一方面，当在频率产生电路2产生480KHz的频率信号CK2时，频率切换开关24选择由1/2分频电路23的输入端所供给的频率信号并予以输出。

25是3位计数器，根据由频率切换开关24选择性输出的频率信号进行计数动作，且输出3位的计数值。在此。Q0是最上位位，Q1是第2位，Q2是最下位位的输出端子。26是第3AND闸，对于由3位计数器25所计数的计数值的各位各设置1个。分别与各位相对应的AND闸26是取由3位计数器25所输出的各位的值与模式控制信号AE的逻辑积，且分别输出其结果。其中，当提升电压精度时，若使计数器的位数增加即可。

27是电阻，对于第3AND闸26的3个输出各设置1个，其电阻值的比率以最上位位至最下位位的顺序为4R∶2R∶R。若为IC，则电阻的相对精度非常好。该3个电阻27的一端汇整连接，出现在该连接点的信号是作为第1频率的频率信号CK1或第2频率的频率信号CK2予以输出。28是将偏压提供至频率信号的偏置电阻。由频率产生电路2输出的频率信号CK1/CK2经由图2所示的第2开关SW2及缓冲器4而输入至滤波器电路1。

其中，在此显示如图3所示的电路作为频率产生电路2的构成例，在此仅为一例，并非限定于此。

图4是显示滤波器电路1的构成例图。于图4中，OA是差动运算放大器，R1、R2是串联连接于差动运算放大器OA的正输入端子的电阻。电阻R1形成串联连接N个(N为2以上之整数)电阻元件R11、R12、...、R1N的构成。电阻元件R11、R12、...、R1N的电阻值可为相同，亦可为不同。同样地，电阻R2形成串联连接N个电阻元件R21、R22、...、R2N的构成。电阻元件R21、R22、...、R2N的电阻值可为相同，亦可为不同。

C0是连接于输入端子IN的电容器，C1连接于差动运算放大器OA的正输入端子与接地之间的电容器，C2是连接于差动运算放大器OA的输出端子OUT与电阻R1、R2的连接点之间的电容器。对于差动运算放大器OA的负输入端子是负回授输入有该差动运算放大器OA的输出。

该图4所示的滤波器电路1是于由差动运算放大器OA、电阻R1、R2及电容器C1、C2所构成的众所周知的二次有源滤波器(active filter)中，分别以多个电阻元件R11、R12、...、R1N、R21、R22、...、R2N构成电阻R1、R2。

S11、S12、...、S1N-1是用以由多个电阻元件R11、R12、...、R1N中选择任一的开关，S21、S22、...、S2N-1是用以由多个电阻元件R21、R22、...、R2N中选择任一的开关。多个电阻元件R11、R12、...、R1N与多个开关S11、S12、...、S1N-1呈梯状连接，将任一个开关设为导通，藉此选择串联连接的电阻元件。例如，当将第1个开关S11设为导通时，第1个电阻元件R11即短路，第2个以后的电阻元件R12、...、R1N呈串联连接。

同样地，多个电阻元件R21、R22、...、R2N与多个开关S21、S22、...、S2N-1呈梯状连接，将任一个开关设为导通，藉此选择串联连接的电阻元件。例如，当将第1个开关S21设为导通时，第1个电阻元件R21即短路，第2个以后的电阻元件R22、...、R2N呈串联连接。

在此，多个开关S11、S12、...、S1N-1、S21、S22、...、S2N-1中，第i个(i＝1至N-1)开关彼此同步导通。如上所述，藉由将任一组开关S1i、S2i设为导通，可将连接于差动运算放大器OA的电阻R1、R2的电阻值设为可变。

藉此方式可将滤波器电路1的截止频率fc设为可变。亦即，滤波器电路1的截止频率fc根据由多个电阻元件R11、R12、...、R1N、R21、R22、...、R2N中藉由开关S11、S12、...、S1N-1、S21、S22、...、S2N-1所选出的电阻元件呈串联连接的合成电阻值与电容器C1、C2的电容值所决定。分别以R1、R2表示电阻R1、R2的合成电阻值，分别以C1、C2表示电容器C1、C2的电容值，滤波器电路1的截止频率fc是藉由

fc＝1/2π(R1R2C1C2)1/2

供与。

返回图2，A/D转换器6将由滤波器电路1输出的信号转换为数字数据，并供给至DSP3。DSP3于一般模式设定时，对于由A/D转换器6输入的数字数据进行数字信号处理，将其结果所得的数据输出至外部。

此外，DSP3于截止频率的调整模式时，对于当将藉由频率产生电路2所产生的第1频率的频率信号CK1输入至滤波器电路1时由滤波器电路1输出的信号的位准LV1、以及当将藉由频率产生电路2所产生的第2频率的频率信号CK2输入至滤波器电路1时由滤波器电路1输出的信号的位准LV2作大小比较，按照该比较结果，来控制开关S11、S12、...、S1N-1、S21、S22、...、S2N-1。亦即，DSP3系将开关控制信号BP1至BPN-1供给至滤波器电路1，藉此使所有开关S11、S12、...、S1N-1、S21、S22、...、S2N-1设为关断，或将任一组开关S1i、S2i设为导通。

关于开关的控制，具体而言，DSP3首先检测信号位准LV1及信号位准LV2的差β，然后判定该差β值与预定值α(于表示所希望的截止频率的频率特性中，相当于240KHz的信号位准与480KHz的信号位准的差的值)是否相等，抑或对于该α是否已进入预定的容许误差x的范围内。

例如当欲构成如图5所示的实线般的频率特性的滤波器电路1时，若当已将240KHz的频率信号CK1输入至滤波器电路1时由滤波器电路1输出的信号的位准LV1为0〔dB〕，将480KHz的频率信号CK2输入至滤波器电路1时由滤波器电路1输出的信号的位准LV2为-α〔dB〕(若β＝α)，则获得所希望的截止频率。

相对于此，由于电阻或电容器制造上的不一致，而使频率特性如虚线般偏离所希望的频率特性时，当将480KHz的频率信号CK2输入至滤波器电路1时由滤波器电路1输出的信号的位准LV2并非为-α〔dB〕(β≠α)，而产生误差。DSP3进行判定该误差是否位于预定的容许误差x的范围内。亦即，当容许误差为±x时，进行判定是否满足α-x≤β≤α+x的条件。当未满足该条件时，即判定信号位准LV2与预定值α中的何者较大，按照该判定结果来切换开关S11、S12、...、S1N-1、S21、S22、...、S2N-1的选择状态。

在此，当LV2＞α时，是朝实际的截止频率高于所希望的截止频率的一方偏移，因此，以将至目前为止更为前段侧(开关S11、S21侧)的开关设为导通的方式进行切换，藉此增大合成电阻值R1、R2，而使截止频率变低。相反地，当LV2＜α时，是朝实际的截止频率低于所希望的截止频率的一方偏移，因此，以将至目前为止更为后段侧(开关S1N-1、S2N-1侧)的开关设为导通的方式进行切换，藉此减小合成电阻值R1、R2，而使截止频率变高。

用以表示当以信号位准LV1、LV2的差β进入预定值α或其容许误差x的范围内的方式予以调整时的各开关S11、S12、...、S1N-1、S21、S22、...、S2N-1的选择状态的数据，保持在未图标的内存，DSP3是按照该数据来保持各开关S11、S12、...、S1N-1、S21、S22、...、S2N-1的选择状态。藉此方式，使所希望的频率特性维持为一定。

图6是显示应用如上所述构成的本实施形态的滤波器的截止频率调整电路的无线电接收机的构成例图。其中，在该图6中，标注与图2所示符号为相同符号的具有相同功能，因此在此省略重复说明。

图6所示的无线电接收机中，经由天线51来接收RF信号(高频信号)，将所接收到的RF信号供给至LNA(低杂音放大器)52。经LNA52予以放大的信号供给至混合器53。混合器53将由LNA52所输入的预定频带的RF信号、及由局部振荡器54所供给的局部振荡信号予以混合，藉此将RF信号转换为IF信号(中频信号)。

藉由DSP3设定一般模式时，是将由混合器53所产生的IF信号经由第3开关SW3供给至缓冲器4。连接于缓冲器4后段的IF滤波器54相当于上述的滤波器电路1，对于由缓冲器4输入的IF信号进行滤波处理，藉此去除近接信道的信号，且将该结果输出至A/D转换器6。A/D转换器6将由IF滤波器54输入的IF信号转换为数字数据，并供给至DSP3。DSP3对于所输入的数字数据执行包含解调处理的基频带(baseband)处理。

另一方面，当藉由DSP3设定截止频率的调整模式时，将藉由频率产生电路2依序产生的频率信号CK1、CK2，经由第2开关SW2供给至缓冲器4。IF滤波器54对于由缓冲器4输入的频率信号CK1/CK2进行滤波处理，且将其结果输出至A/D转换器6。A/D转换器6将由IF滤波器54输入的信号转换为数字数据，并供给至DSP3。DSP3使用所输入的数字数据(表示信号位准LV1、LV2的数据)，来控制IF滤波器54(滤波器电路1)的开关S11、S12、...、S1N-1、S21、S22、...、S2N-1。

图7是显示截止频率的调整模式时的动作例的流程图。首先，DSP3将模式控制信号AE设为“Hi”，而设定截止频率的调整模式(步骤S1)。此外，DSP3在与电阻R1对应设置的多个开关S11、S12、...、S1N-1、及与电阻R2对应设置的多个开关S21、S22、...、S2N-1之中，将预定的一组开关S1i、S2i(例如位在大致正中间的开关)设为导通(步骤S2)。

接着，频率产生电路2按照DSP3的控制，而产生240KHz的频率信号CK1(步骤S3)。在此所产生的第1频率的频率信号CK1是由滤波器电路1及A/D转换器6予以处理，且供给至DSP3。DSP3是根据由A/D转换器6所输入的数据来检测信号位准LV1，且保存在未图标的内存(步骤S4)。

接着，频率产生电路2按照DSP3的控制，而产生480KHz的频率信号CK2(步骤S5)。在此所产生的第2频率的频率信号CK2是由滤波器电路1及A/D转换器6予以处理，且供给至DSP3。DSP3根据由A/D转换器6所输入的数据来检测信号位准LV2，且保存在未图标的内存(步骤S6)。

接着，DSP3进行计算信号位准LV1、LV2的差β(步骤S7)，且判定该差β值与预定值α是否相等，抑或是否已进入预定的误差±x的范围内。亦即，进行判定是否满足α-x≤β≤α+x的条件(步骤S8)。当未满足该条件时，即判定信号位准LV2是否大于预定值α(步骤S9)。

若LV2＞α，由于是朝实际的截止频率高于所希望的截止频率的一方偏移，因此，DSP3以下列方式进行控制：以将在步骤S1中设为导通的开关更为前段侧(开关S11、S21侧)的开关设为导通的方式进行切换(步骤S10)。由此，合成电阻值R1、R2变大，而截止频率会变低。

另一方面，当LV2＜α时，由于是朝实际的截止频率低于所希望的截止频率的一方偏移，因此，DSP3以下列方式进行控制：以将在步骤S1中设为导通的开关更为后段侧(开关S1N-1、S2N-1侧)的开关设为导通的方式进行切换(步骤S11)。由此，合成电阻值R1、R2变小，而截止频率会变高。

在步骤S10或步骤S11的处理之后，返回步骤S3的处理，重复相同的处理。其中，亦可返回步骤S5的处理，而非返回步骤S3。藉由上述反复的处理，依序进行切换将开关S11、S12、...、S1N-1、S21、S22、...、S2N-1中的哪一个设为导通。然后，若于步骤S8中满足α-x≤β≤α+x的条件时，DSP3将此时的开关控制信号BP1至BPN-1保存于未图标的内存(步骤S1 2)，将模式控制信号AE恢复为“Lo”(步骤S13)。其中，无论如何切换开关S11、S12、...、S1N-1、S21、S22、...、S2N-1，均不满足步骤S8的条件时，即进行错误处理。

在步骤S12中将开关控制信号BP1至BPN-1保存于内存，藉此确定开关S11、S12、...、S1N-1、S21、S22、...、S2N-1的状态。该内存可为非挥发性内存，亦可为挥发性内存。当使用非挥发性内存时，进行一次截止频率的调整，之后并没有必要进行调整。当使用挥发性内存时，例如每次将无线电接收机的电源设为导通，即进行截止频率的调整。其中，即使在使用非挥发性内存的情形下，亦可再度进行调整。

如以上的详细说明，根据本实施形态，藉由利用DSP3的数字信号处理，选择滤波器电路1的最适电阻值，藉此可适当调整滤波器电路1的截止频率。

其中，在上述实施形态中，是以藉由由多个电阻元件R11、R12、...、R1N、R21、R22、...、R2N之中选择哪一个而使电阻值为可变，藉此调整滤波器电路1的截止频率为例加以说明，但并非限定于此。例如，亦可设置多个电容器，藉由从其中选择哪一个而使电容器为可变，藉此调整滤波器电路1的截止频率。

此外，在上述实施形态中，是以使用240KHz、480KHz作为以频率产生电路2产生的频率信号CK1、CK2的频率为例加以说明，但并非限定为该频率。

此外，在上述实施形态中，是以将截止频率调整电路适用于无线电接收机为例加以说明，但并非限定于此。若为采用由电容器与电阻所构成的滤波器电路的电子电路或其应用制品，则可适用于任意情况。

其它，上述实施形态均仅为显示实施本发明时的具体化的一例，并不能藉此而限定性地解释本发明的技术性范围。亦即，本发明在未逸脱其精神或其主要特征之下，可以各种形态实施。

(产业利用可能性)

本发明适用于用以调整由电容器与电阻所构成的滤波器电路的截止频率的电路。

Claims

1.一种滤波器的截止频率调整电路，其特征在于包括：

滤波器电路，其包括：多个电阻元件；用以由上述多个电阻元件中选择任一的开关；以及电容器，根据由上述多个电阻元件中藉由上述开关所选出的电阻元件的电阻值与上述电容器的电容值，来决定其截止频率；

频率产生电路，用以产生作为基准的第1频率的频率信号以及调整用的第2频率的频率信号；以及

信号处理部，将当上述第1频率的频率信号输入至上述滤波器电路时，由上述滤波器电路所输出的信号的第1位准；以及当上述第2频率的频率信号输入至上述滤波器电路时，由上述滤波器电路所输出的信号的第2位准进行大小比较，按照该比较结果，来控制上述开关。

2.一种滤波器的截止频率调整电路，其特征在于包括：

滤波器电路，其包括：多个电容器；用以由上述多个电容器中选择任一的开关；以及电阻元件，根据由上述多个电容器中藉由上述开关所选出的电容器的电容值与上述电阻组件的电阻值，来决定其截止频率；

3.根据权利要求1至2中任一权利要求所述的滤波器的截止频率调整电路，其特征在于上述信号处理部进行判定上述第1位准与上述第2位准的差是否位于预定值的范围内，当未位于预定值的范围内时，进行判定上述第2位准与上述预定值的哪一个比较大，且按照该判定结果，来控制上述开关。

4.根据权利要求1至2中任一权利要求所述的滤波器的截止频率调整电路，其特征在于上述滤波器电路、上述频率产生电路以及上述信号处理部的全部是以CMOS制程所构成。