JP4443424B2 - アナログフィルタ回路 - Google Patents

Description

本発明は、アナログフィルタ回路に関するものであり、特に、フィルタ特性の自動調整が可能なアナログフィルタ回路に関するものである。

特許文献１に開示されているＧｍ−Ｃフィルタ回路では、図１５に示すように、Ｇｍ−Ｃフィルタ１００の調整のため、スイッチ１７０および１９０はオン、１６０および１８０はオフにする。仮に、Ｇｍ−Ｃフィルタ１００の中心周波数が理想値よりも小さい場合には、出力位相は理想値よりも遅れることになる。位相比較器１１０からの位相遅れ信号出力に基づいてアップ／ダウンカウンタ１２０の計数値を１つ増加させる。微調整バイアス電流発生回路１３０はカウンタ１２０の計数出力２７０によって出力電流が決定され、加算器１５０の出力電流３１０は、バイアス電流発生回路１４０の出力電流と微調整バイアス電流発生回路１３０の出力電流を加算する。ここで、Ｇｍ−Ｃフィルタ１００は、バイアス電流の増加によって中心周波数が増加するように設計されているものとすると、位相遅れが縮小する方向に調整される。カウンタ動作を繰り返すことによって、最終的に中心周波数が理想フィルタの周波数に調整される。

特開平９−８３２９４号公報

しかしながら、上記特許文献１に開示されているＧｍ−Ｃフィルタ回路では、位相比較器１１０による比較結果を検出してＧｍ−Ｃフィルタ回路１００にフィードバックするために、アップ／ダウンカウンタ１２０、微調整バイアス電流発生回路１３０、および加算器１５０を備える必要がある。アップ／ダウンカウンタ１２０等の大規模な論理回路を備えなければならず、アナログフィルタ回路を構成する場合に、回路構成が大規模で且つ複雑となるおそれがあり問題である。

中心周波数の調整幅を拡大する場合、アップ／ダウンカウンタ１２０において必要とされるカウント数は増大させる必要がある。また、高周波数信号に対して調整を行う場合にあっては、アップ／ダウンカウンタ１２０に対して更なる高速動作が要求されることとなる。アップ／ダウンカウンタ１２０における回路構成の複雑、大規模化や、高速動作化が必要となる場合があり問題である。

本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、簡易な回路構成によりフィルタ特性のずれを調整することが可能な、アナログフィルタ回路を提供することを目的とする。

前記目的を達成するために、本発明に係るアナログフィルタ回路は、所定域通過フィルタを備えるアナログフィルタ回路であって、所定域通過フィルタとフィルタ特性において所定の相関関係を有し、周波数−ゲイン特性における減衰帯域の基準周波数で互いに交差してなる、低域通過フィルタ、および高域通過フィルタと、低域通過フィルタおよび高域通過フィルタの各々から出力されるフィルタ信号をＤＣ信号に変換する一対のＤＣ変換部と、各々のＤＣ信号の間の信号レベル差に応じた調整信号を、所定域通過フィルタ、低域通過フィルタ、および高域通過フィルタにフィードバックする比較部とを備え、所定域通過フィルタ、低域通過フィルタ、および高域通過フィルタはパッシブフィルタであり、素子パラメータ値として容量値を可変とする可変容量素子を備え、ＤＣ変換部は、フィルタ信号を反転する反転部と、フィルタ信号と基準信号とが入力される第１差動対と、反転部から出力される反転信号と基準信号とが入力される第２差動対と、第１差動対による基準信号に対するフィルタ信号の信号レベル差、および第２差動対による基準信号に対する反転信号の信号レベル差に応じてＤＣ信号を出力する変換部とを備え、所定域通過フィルタ、低域通過フィルタ、および高域通過フィルタの各々において、フィルタ特性を奏する構成素子のうち少なくとも一つは、同じ構造・特性を有しており、フィルタ特性が、該構成素子の素子パラメータ値に対して同等の依存性を有して、調整信号により素子パラメータ値が可変に調整され、調整信号により、低域通過フィルタおよび高域通過フィルタのフィルタ信号におけるゲイン差が解消されることに応じて、所定域通過フィルタのフィルタ特性が調整されることを特徴とする。

本発明のアナログフィルタ回路では、アナログフィルタ回路に備えられる所定域通過フィルタを調整するに当たって、基準周波数の入力信号を、所定域通過フィルタとフィルタ特性において所定の相関関係を有し、周波数−ゲイン特性における減衰帯域の基準周波数で互いに交差してなる、低域通過フィルタおよび高域通過フィルタに入力する。低域通過フィルタおよび高域通過フィルタの各々から出力されるフィルタ信号をＤＣ信号に変換し、得られるＤＣ信号を相互に比較して、出力信号のゲイン差が解消する方向に、低域通過フィルタおよび高域通過フィルタに対してフィードバックを行う。これにより、低域通過フィルタおよび高域通過フィルタとの間で所定の相関関係を有する所定域通過フィルタが調整される。

これにより、低域通過フィルタおよび高域通過フィルタを、周波数−ゲイン特性における減衰帯域において基準周波数で交差させる設定とするので、製造バラツキ等により、フィルタ特性がねらい値からずれている場合においても、基準周波数の入力信号に対して、低域通過フィルタおよび高域通過フィルタから出力される出力信号のゲイン差を検出するができ、ねらい値からのずれを把握することができる。このゲイン差をフィードバックして、ゲイン差を解消する方向に低域通過フィルタおよび高域通過フィルタのフィルタ特性が調整され、これに応じて所定域通過フィルタのフィルタ特性も変動を受けるところ、所定域通過フィルタが、低域通過フィルタおよび高域通過フィルタに対して所定の相関関係を有しているので、低域通過フィルタおよび高域通過フィルタのフィルタ特性の調整に応じて、所定域通過フィルタのフィルタ特性が調整され、ゲイン差が解消することをもって、所定域通過フィルタのフィルタ特性が目的の特性に調整される。

フィルタ特性の調整をゲイン差を無くすことにより行い、フィルタ出力の位相シフトを検出する必要がないため、アップ／ダウンカウンタといった大規模な論理回路を備える必要がなく、回路構成を簡素とすることができる。また、ゲイン差を検出できればフィルタ特性のバラツキを調整することができ、バラツキの調整幅を容易に拡大することができる。更に、所定域通過フィルタへの入力とは異なる基準周波数の入力信号によりフィルタ特性を調整することができ、所定域通過フィルタへの入力信号の周波数に依存せずに、フィルタ特性の調整が可能となる。広い調整幅であっても、所定域通過フィルタへの入力信号が高周波数信号であっても、容易にフィルタ特性の調整を行うことができる。

低域通過フィルタと高域通過フィルタとでは、特性が交差する減衰帯域において、周波数−ゲイン特性が互いに逆の傾きを有している。このため、基準周波数に対して、交差する点の周波数のずれが僅少な場合でも、大きなゲイン差として検出することができ、フィルタ特性のずれの検出感度が高く、精度良くフィルタ特性を調整することができる。

本発明によれば、低域通過フィルタおよび高域通過フィルタに、基準周波数の入力信号を入力した場合の出力信号におけるゲイン差に応じて、フィルタ特性を調整することができ、簡易な回路構成によりフィルタ特性のずれを調整することが可能な、アナログフィルタ回路を提供することが可能となる。

以下、本発明のアナログフィルタ回路について具体化した実施形態を図１乃至図１４に基づき図面を参照しつつ詳細に説明する。

図１は、本発明のアナログフィルタ回路を説明する原理図である。入力信号ＦＩＮを入力して出力信号ＦＯＵＴを出力する所定域通過フィルタ１のフィルタ特性を調整するために補正回路Ｈを備えている。補正回路Ｈは、低域通過フィルタ（ＬＰＦ）２と高域通過フィルタ（ＨＰＦ）３とを備えており、各々に基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力される。低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３の出力信号は、比較調整部４に入力される。比較調整部４からは、調整信号が、低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３にフィードバックされると共に、所定域通過フィルタ１にも入力され、各フィルタ１乃至３のフィルタ特性が調整される。

低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３は、各フィルタの周波数−ゲイン特性が、減衰帯域において基準周波数ｆＲＥＦで交差するように設定されている。基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されると、各フィルタ２、３からは、同一のゲインで減衰されゲイン差のない出力信号が出力される。この場合、低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３との間で、所定の相関関係を有して備えられている所定域通過フィルタ１は、目的となるフィルタ特性を備えている。

製造バラツキ等により、各フィルタ１乃至３のフィルタ特性が設定からずれた場合、低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３の、周波数−ゲイン特性の交差点は、基準周波数ｆＲＥＦからずれることとなる。この状態で基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されると、低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３の出力信号におけるゲインが同一ではなくなり、互いの出力信号間でゲイン差が生ずることとなる。具体的には、交差点の周波数が基準周波数ｆＲＥＦに比して高周波数側にずれれば、低域通過フィルタ（ＬＰＦ）２からの出力信号のゲインが高域通過フィルタ（ＨＰＦ）３からの出力信号のゲインに比して大きくなる。逆に、低周波数側にずれれば、低域通過フィルタ（ＬＰＦ）２からの出力信号のゲインが高域通過フィルタ（ＨＰＦ）３からの出力信号のゲインに比して小さくなる。比較調整部４において、ゲイン差を検出しゲイン差を解消するように、低域通過フィルタ（ＬＰＦ）２および高域通過フィルタ（ＨＰＦ）３のフィルタ特性が調整される。この調整と所定の相関関係を有するように、所定域通過フィルタ１を調整する。この調整によりゲイン差が解消された状態で、所定域通過フィルタ１のフィルタ特性が目的のフィルタ特性を奏するように調整される。

図２は、第１および第２実施形態のアナログフィルタ回路を示す回路ブロック図である。第１および第２実施形態を説明するにあたり、入力信号ＦＩＮを入力して出力信号ＦＯＵＴを出力する所定域通過フィルタとして帯域通過フィルタ（ＢＰＦ）１１を備える場合を例にとり、説明をする。

比較調整部は、ＤＣ変換回路１４Ａと比較器１４Ｂとから構成されており、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３の出力信号ＳＬ、ＳＨは、各々に備えられているＤＣ変換回路１４Ａを介して直流電圧信号ＶＬ、ＶＨに平滑された後、比較器１４Ｂにおいて直流電圧レベル比較が行われる。比較器１４Ｂからは、調整信号ＳＣが、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３にフィードバックされると共に、帯域通過フィルタ（ＢＰＦ）１１にも入力され、各フィルタ１１乃至１３のフィルタ特性が調整される。

図３乃至図９は第１実施形態である。低域通過フィルタ（ＬＰＦ）１２、高域通過フィルタ（ＨＰＦ）１３、および帯域通過フィルタ（ＢＰＦ）１１として、パッシブフィルタで構成する場合である。

図３乃至図５に、低域通過フィルタ（ＬＰＦ）１２、高域通過フィルタ（ＨＰＦ）１３、帯域通過フィルタ（ＢＰＦ）１１を、可変容量素子を備えて構成する場合の具体例を示す。図３は低域通過フィルタ（ＬＰＦ）１２の具体例である。入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に抵抗素子Ｒ１を備え、出力端子（ＯＵＴ）と接地電位との間に可変容量素子Ｃ１を備えて構成される。可変容量素子Ｃ１は、コントロール端子（ＣＲＬ）に入力される電圧レベルに応じて、容量値が可変に制御される。

抵抗素子Ｒ１の抵抗値をＲ１とし、可変容量素子Ｃ１の容量値をＣ１とすると、図３に示す低域通過フィルタ（ＬＰＦ）におけるフィルタ特性の一つである遮断周波数は、ｆＣＵＴＬ＝１／（２π・Ｃ１・Ｒ１）となる。遮断周波数ｆＣＵＴＬを越える周波数において、−２０ｄＢ／ｄｅｃの傾きでゲインが減少する特性を有している。

入力端子（ＩＮ）に基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されることにより、出力端子（ＯＵＴ）から出力信号ＳＬが出力されるところ、基準信号ＦＲＥＦの周波数が、遮断周波数ｆＣＵＴＬを越える周波数である場合、−２０ｄＢ／ｄｅｃの傾きに沿って減衰した出力信号ＳＬが出力される。コントロール端子（ＣＲＬ）に入力される調整信号ＳＣに応じて容量値Ｃ１が変化することに応じて、遮断周波数ｆＣＵＴＬが変化し、出力信号ＳＬにおけるゲインが調整される。

図４は高域通過フィルタ（ＨＰＦ）１３の具体例である。入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に可変容量素子Ｃ２を備え、出力端子（ＯＵＴ）と接地電位との間に抵抗素子Ｒ２を備えて構成される。可変容量素子Ｃ２は、コントロール端子（ＣＲＬ）に入力される電圧レベルに応じて、容量値が可変に制御される。

抵抗素子Ｒ２の抵抗値をＲ２とし、可変容量素子Ｃ２の容量値をＣ２とすると、図４に示す高域通過フィルタ（ＨＰＦ）におけるフィルタ特性の一つである遮断周波数は、ｆＣＵＴＨ＝１／（２π・Ｃ２・Ｒ２）となる。遮断周波数ｆＣＵＴＨに至る周波数において、＋２０ｄＢ／ｄｅｃの傾きでゲインが増加する特性を有している。

入力端子（ＩＮ）に基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されることにより、出力端子（ＯＵＴ）から出力信号ＳＨが出力されるところ、基準信号ＦＲＥＦの周波数が、遮断周波数ｆＣＵＴＨより低周波数である場合、＋２０ｄＢ／ｄｅｃの傾きに沿って減衰した出力信号ＳＨが出力される。コントロール端子（ＣＲＬ）に入力される調整信号ＳＣに応じて容量値Ｃ２が変化することに応じて、遮断周波数ｆＣＵＴＨが変化し、出力信号ＳＬにおけるゲインが調整される。

ここで、低域通過フィルタ（ＬＰＦ）の遮断周波数ｆＣＵＴＬと、高域通過フィルタ（ＨＰＦ）の遮断周波数ｆＣＵＴＨとは、各々の、抵抗値Ｒ１、Ｒ２および容量値Ｃ１、Ｃ２に対して、同じ式で確定されるので、同一の調整信号ＳＣに応じて容量値Ｃ１、Ｃ２が変化することに応じて、同等に変化させることができる。

図５は帯域通過フィルタ（ＢＰＦ）１１の具体例である。入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に抵抗素子Ｒ４および可変容量素子Ｃ３が直列に接続され、抵抗素子Ｒ４および可変容量素子Ｃ３の接続点と接地電位との間に可変容量素子Ｃ４を備え、出力端子（ＯＵＴ）と接地電位との間に抵抗素子Ｒ３を備えて構成される。可変容量素子Ｃ３、Ｃ４は、コントロール端子（ＣＲＬ）に入力される電圧レベルに応じて、容量値が可変に制御される。

抵抗素子Ｒ３、Ｒ４の抵抗値をＲ３、Ｒ４とし、可変容量素子Ｃ３、Ｃ４の容量値をＣ３、Ｃ４とすると、図５に示す帯域通過フィルタ（ＢＰＦ）におけるフィルタ特性の一つである遮断周波数は、低域側および高域側で、各々、ｆＣＵＴＢ１＝１／（２π・Ｃ３・Ｒ３）、ｆＣＵＴＢ２＝１／（２π・Ｃ４・Ｒ４）となる。遮断周波数ｆＣＵＴＢ１に至る周波数において、＋２０ｄＢ／ｄｅｃの傾きでゲインが増加すると共に、遮断周波数ｆＣＵＴＢ２を越える周波数において、−２０ｄＢ／ｄｅｃの傾きでゲインが減少する特性を有している。

帯域通過フィルタ（ＢＰＦ）１１に備えられる可変容量素子Ｃ３、Ｃ４は、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３に備えられる可変容量素子Ｃ１、Ｃ２と同一の素子構造および素子特性を有しており、コントロール端子（ＣＲＬ）に入力される調整信号ＳＣに対する容量値の変化割合は、互いに同等である。更に、各フィルタにおける遮断周波数は共に、可変容量素子による容量値Ｃ１、Ｃ２、Ｃ３およびＣ４に対して、マイナス１乗の関数依存するので、容量値の変化に対する遮断周波数の変化割合は、互いに同等となる。

ゆえに、調整信号ＳＣに対して、各フィルタの遮断周波数の変化割合は、全て同等となる。基準周波数ｆＲＥＦの基準信号ＦＲＥＦに対する出力信号ＳＬ、ＳＨのゲイン差に応じて出力される調整信号ＳＣにより、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３のフィルタ特性のバラツキが調整されることに応じて、帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性のバラツキも同様に調整される。

調整信号ＳＣに対する可変容量素子の容量特性を図６に例示する。図６では、調整信号ＳＣの電圧レベルに応じて容量値が減少する特性を有する場合について示している。図６の容量特性を有する可変容量素子を備えることにより、図７に示す、フィルタ特性の調整が行われる。

図７において、調整された状態では、低域通過フィルタ（ＬＰＦ）１２と高域通過フィルタ（ＨＰＦ）１３との周波数−ゲイン特性が交差する周波数が基準周波数ｆＲＥＦになる。このとき、帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性において、中心周波数が周波数ｆ０に調整されているものとする。

フィルタ特性が高周波数側にシフトしている場合（図７の中段の場合）には、基準周波数ｆＲＥＦの基準信号ＦＲＥＦに対して、低域通過フィルタ（ＬＰＦ）の出力信号ＳＬのゲインが高域通過フィルタ（ＨＰＦ）の出力信号ＳＨのゲインに比して大きく検出される。この場合、帯域通過フィルタ（ＢＰＦ）の中心周波数も周波数ｆ０に比して高周波数側にシフトしている。図６の可変容量素子における容量特性により、調整信号ＳＣとして低電圧レベルの信号がフィードバックされる。容量値Ｃ１乃至Ｃ４が増加することに応じて、各フィルタ１１乃至１３の遮断周波数ｆＣＵＴＬ、ｆＣＵＴＨ、ｆＣＵＴＢ１、ｆＣＵＴＢ２が低下し、フィルタ特性のずれが縮小され、調整が行われる。

フィルタ特性が低周波数側にシフトしている場合（図７の下段の場合）には、基準周波数ｆＲＥＦの基準信号ＦＲＥＦに対して、低域通過フィルタ（ＬＰＦ）の出力信号ＳＬのゲインが高域通過フィルタ（ＨＰＦ）の出力信号ＳＨのゲインに比して小さく検出される。この場合、帯域通過フィルタ（ＢＰＦ）の中心周波数も周波数ｆ０に比して低周波数側にシフトしている。図６の可変容量素子における容量特性により、調整信号ＳＣとして高電圧レベルの信号がフィードバックされる。容量値Ｃ１乃至Ｃ４が低下することに応じて、各フィルタ１１乃至１３の遮断周波数ｆＣＵＴＬ、ｆＣＵＴＨ、ｆＣＵＴＢ１、ｆＣＵＴＢ２が増大し、フィルタ特性のずれが縮小され、調整が行われる。

図８には、ＤＣ変換回路１４Ａの具体例を示す。周波数信号として出力される、低域通過フィルタ（ＬＰＦ）の出力信号ＳＬおよび高域通過フィルタ（ＨＰＦ）の出力信号ＳＨを直流電圧信号に平滑する回路である。

出力信号ＳＬまたはＳＨが入力される入力端子（ＶＩＮ）は、トランジスタＱ１のベース端子に接続されると共に、反転回路Ｉ１を介してトランジスタＱ２のベース端子に接続されている。トランジスタＱ１およびＱ２との間で共通接続されるエミッタ端子を備えるトランジスタＱ３のベース端子には参照電圧端子（ＶＲＥＦ）が入力される。トランジスタＱ１乃至Ｑ３のエミッタ端子は、トランジスタＱ４および抵抗素子Ｒ５を介して接地電位に接続されている。また、トランジスタＱ１およびＱ２のコレクタ端子は共に、トランジスタＱ６のコレクタ端子に接続されている。トランジスタＱ６はトランジスタＱ７と共にカレントミラー回路を構成しており、トランジスタＱ６のコレクタ端子はトランジスタＱ６およびＱ７のベース端子に接続されている。トランジスタＱ６のコレクタ端子は、トランジスタＱ５および抵抗素子Ｒ６を介して接地電位に接続されている。トランジスタＱ４およびＱ５のベース端子は、バイアス端子（ＶＢＳ）に接続されており、電流源として機能する。トランジスタＱ７のコレクタ端子は、抵抗素子Ｒ７を介して接地電位に接続されており、その接続点が出力端子（ＶＯ）である。出力端子（ＶＯ）には、平滑用容量素子Ｃ５が接続されている。

トランジスタＱ１乃至Ｑ３により、入力端子（ＶＩＮ）に入力される出力信号ＳＬまたはＳＨは、参照電圧端子（ＶＲＥＦ）に入力される不図示の参照電圧に対して比較される。トランジスタＱ１およびＱ２には電圧レベルの反転した信号が入力されるため、入力端子（ＶＩＮ）に入力される出力信号ＳＬまたはＳＨの半周期ごとに、参照電圧に比して高電圧レベルの期間、何れか一方のトランジスタＱ１またはＱ２を介して、トランジスタＱ４によるバイアス電流が流れる。このバイアス電流は、トランジスタＱ５によるバイアス電流に加算されてトランジスタＱ６に流れる。加算されたバイアス電流がカレントミラー回路によりトランジスタＱ７を介して抵抗素子Ｒ７に流れる。ＤＣ変換された直流電圧信号ＶＬまたはＶＨは、容量素子Ｃ５により平滑された上で、出力端子（ＶＯ）から出力される。出力信号ＳＬまたはＳＨのゲインに応じて電圧振幅が異なるため、参照電圧に比して高電圧となる期間が異なる。これにより、ゲインに比例したＤＣ電圧レベルを有する直流電圧信号ＶＬまたはＶＨを得ることができる。

図９には、第１実施形態に適用される比較器１４Ｂの具体例を示す。ＤＣ変換回路１４Ａで平滑されて出力される直流電圧信号ＶＬ、ＶＨが入力され、直流電圧レベルを比較し、調整信号ＳＣを出力する回路である。

直流電圧信号ＶＬ、ＶＨが入力される、差動入力対の反転入力端子（ＶＩＮＭ）、非反転入力端子（ＶＩＮＰ）は、エミッタ端子が共通接続されているトランジスタＱ１０、Ｑ１１のベース端子に各々接続される。コレクタ端子は、トランジスタＱ１２、Ｑ１３で構成されるカレントミラー回路に接続され、エミッタ端子は電流源Ｂ１を介して接地電位に接続されている。トランジスタＱ１２、Ｑ１３は、ベース端子が共通接続されると共に、トランジスタＱ１２のコレクタ端子がベース端子に接続されている。各々のトランジスタＱ１２、Ｑ１３のコレクタ端子は、トランジスタＱ１０、Ｑ１１のコレクタ端子に接続されている。トランジスタＱ１１とＱ１３との接続点は、トランジスタＱ１４のコレクタ端子に接続されている。トランジスタＱ１４は、トランジスタＱ１５と共に、カレントミラー回路を構成しており、トランジスタＱ１４のコレクタ端子と相互のベース端子とが接続されている。トランジスタＱ１４、Ｑ１５のエミッタ端子は、抵抗素子Ｒ８、Ｒ９を介して接地電位に接続されている。また、トランジスタＱ１４のコレクタ端子には、電流源Ｂ２から電流供給を受けている。トランジスタＱ１５のコレクタ端子は、抵抗素子Ｒ１０を介して電源電圧（ＶＣＣ）に接続されていると共に、出力端子（ＶＯ）に接続されている。

図９の比較器の応答を、各フィルタの遮断周波数特性（図３乃至図５）、可変容量素子の容量特性（図６）、およびフィルタ特性の関係（図７）に基づき説明する。

直流電圧信号ＶＬの電圧レベルが直流電圧信号ＶＨの電圧レベルに比して大なる場合を考える。この場合は、各フィルタ１１乃至１３のフィルタ特性が高周波数側にシフトしている場合である（図７の中段の場合）。図９の比較器において、電流源Ｂ１のバイアス電流が主にトランジスタＱ１０を介して流れ、カレントミラー回路で折り返されて、電流源Ｂ２のバイアス電流に加算されて、トランジスタＱ１４に供給される。カレントミラー回路の作用により、抵抗素子Ｒ１０に流れる電流が増大して、抵抗素子Ｒ１０による電圧降下が増大し、出力端子（ＶＯ）から出力される調整信号ＳＣの電圧レベルは下降する。可変容量素子において容量値が増大し、遮断周波数が低周波数側にシフトされて、フィルタ特性が調整される。

逆に、直流電圧信号ＶＬの電圧レベルが直流電圧信号ＶＨの電圧レベルに比して小なる場合を考える。この場合は、各フィルタ１１乃至１３のフィルタ特性が低周波数側にシフトしている場合である（図７の下段の場合）。図９の比較器において、電流源Ｂ１のバイアス電流が主にトランジスタＱ１１を介して流れ、電流源Ｂ２のバイアス電流をバイパスする。トランジスタＱ１４に供給されるバイアス電流が減少し、カレントミラー回路の作用により、抵抗素子Ｒ１０に流れる電流が減少して、抵抗素子Ｒ１０による電圧降下が減少する。出力端子（ＶＯ）から出力される調整信号ＳＣの電圧レベルが上昇して、可変容量素子において容量値が減少し、遮断周波数が高周波数側にシフトされて、フィルタ特性が調整される。

図１０乃至図１４は第２実施形態である。低域通過フィルタ（ＬＰＦ）、高域通過フィルタ（ＨＰＦ）、および帯域通過フィルタ（ＢＰＦ）として、アクティブフィルタで構成する場合である。

図１０乃至図１２に、低域通過フィルタ（ＬＰＦ）１２、高域通過フィルタ（ＨＰＦ）１３、帯域通過フィルタ（ＢＰＦ）１１を、相互コンダクタンスｇｍの調整が可能なトランスコンダクタンスアンプ（以下、オペレーショナル・トランスコンダクタンス・アンプの略号を利用して、ＯＴＡ回路と略記する。）を備えた、いわゆるＧｍ−Ｃフィルタで構成する場合の具体例を示す。各フィルタは、同一の構成を有しており、出力信号の取り出し位置に応じてフィルタ特性が確定する。

入力端子（ＩＮ）は、加算器ＡＤ１を介して、ノード（Ｎ１）により、相互コンダクタンスｇｍ１を有するＯＴＡ回路ＯＴＡ１の非反転入力端子に接続されている。ＯＴＡ回路ＯＴＡ１の出力端子は、ノード（Ｎ２）として、接地電位との間に容量素子Ｃ２１が接続され、加算器ＡＤ１のネガティブフィードバック端子に接続されていると共に、次段のＯＴＡ回路ＯＴＡ２の非反転入力端子に接続されている。ここで、ＯＴＡ回路ＯＴＡ２は相互コンダクタンスｇｍ２を有しているものとする。ＯＴＡ回路ＯＴＡ２の出力端子は、ノード（Ｎ３）として、接地電位との間に容量素子Ｃ２２が接続され、加算器ＡＤ１のネガティブフィードバック端子に接続されている。ここで、ＯＴＡ回路ＯＴＡ１およびＯＴＡ２は、同一の回路構成、回路特性を有しており、容量素子Ｃ２１、Ｃ２２は、同一の素子構造、素子特性を有しているものとする。また、ＯＴＡ回路ＯＴＡ１、ＯＴＡ２には、コントロール端子（ＣＲＬ）が備えられており、調整信号ＳＣが入力される。

ＯＴＡ回路と容量素子とによる上記の接続により、出力信号の取り出し位置に応じて、各フィルタを構成することができる。すなわち、図１０に示すように、ノード（Ｎ３）を出力端子（ＯＵＴ）とすれば、低域通過フィルタ（ＬＰＦ）を構成することができる。また、図１１に示すように、ノード（Ｎ１）を出力端子（ＯＵＴ）とすれば、高域通過フィルタ（ＨＰＦ）を構成することができる。更に、図１２に示すように、ノード（Ｎ２）を出力端子（ＯＵＴ）とすれば、帯域通過フィルタ（ＢＰＦ）を構成することができる。

図１０乃至図１２に示す各フィルタにおける遮断周波数は、周知の導出方法により、下記のとおりに求められる。

図１０の低域通過フィルタ（ＬＰＦ）については、遮断周波数（ｆＣＵＴＬ）は、

で表わされる。

図１１の高域通過フィルタ（ＨＰＦ）については、遮断周波数（ｆＣＵＴＨ）は、

で表わされる。

図１２の帯域通過フィルタ（ＢＰＦ）については、遮断周波数（ｆＣＵＴＢ１、ｆＣＵＴＢ２）は、

で表わされる。

何れのフィルタにおいても、式（１）乃至（３）より明らかなように、遮断周波数は、（相互コンダクタンス／容量値）（−１）の関数で表現される。これに加えて、ＯＴＡ回路ＯＴＡ１、ＯＴＡ２が同一の回路構成、回路特性であり、容量素子Ｃ２１、Ｃ２２が同一の素子構造、素子特性を有している。これにより、調整信号ＳＣに応じた相互コンダクタンスの変化に対する遮断周波数の変化割合は、互いに同等となる。図２において、基準周波数ｆＲＥＦの基準信号ＦＲＥＦに対する出力信号ＳＬ、ＳＨのゲイン差に応じて出力される調整信号ＳＣにより、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３のフィルタ特性のバラツキが調整されることに応じて、帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性のバラツキも同様に調整される。

図１３には、ＯＴＡ回路の具体例を示す。エミッタ端子が共通に接続されたトランジスタＱ２１、Ｑ２２による差動対を構成している。トランジスタＱ２１のベース端子が非反転入力端子（ＩＮＰ）に接続され、トランジスタＱ２２のベース端子が反転入力端子（ＩＮＭ）に接続されている。トランジスタＱ２１、Ｑ２２のコレクタ端子は、各々、電流源Ｂ２１、Ｂ２２に接続され、電源電圧（ＶＣＣ）からの電流供給を受ける。トランジスタＱ２２のコレクタ端子が出力端子（ＯＵＴ）に接続されている。トランジスタＱ２１、Ｑ２２の共通接続されたエミッタ端子は、トランジスタＱ２３および抵抗素子Ｒ２１を介して、接地電位に接続されている。トランジスタＱ２３のベース端子はコントロール端子（ＣＲＬ）に接続されている。コントロール端子（ＣＲＬ）に入力される調整信号ＳＣの電圧レベルに応じて、トランジスタＱ２３に流れるバイアス電流ＩＢが制御される。具体的には、調整信号ＳＣの電圧レベルからトランジスタＱ２３のベース・エミッタ間の順バイアス電圧である略０．６Ｖを減じた電圧が、抵抗素子Ｒ２１に印加されることにより、バイアス電流ＩＢが確定される。すなわち、調整信号ＳＣの電圧レベルに比例してバイアス電流ＩＢが決定される。

また、ＯＴＡ回路では、相互コンダクタンスｇｍとバイアス電流ＩＢとの間には、ｇｍ＝ＩＢ／（４ＶＴ）なる関係を有して、バイアス電流ＩＢに比例して相互コンダクタンスｇｍが制御される関係にある。ここで、ＶＴ＝ｋ・Ｔ／ｑであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量である。すなわち、温度一定の条件では、相互コンダクタンスｇｍはバイアス電流ＩＢに比例し、更に、調整信号ＳＣの電圧レベルに比例して制御されることとなる。

図１４には、第２実施形態に適用される比較器１４Ｂの具体例を示す。ＤＣ変換回路１４Ａで平滑されて出力される直流電圧信号ＶＬ、ＶＨが入力され、直流電圧レベルを比較し、調整信号ＳＣを出力する回路である。

直流電圧信号ＶＬ、ＶＨが入力される、差動入力対の非反転入力端子（ＩＮＰ）、反転入力端子（ＩＮＭ）は、エミッタ端子が共通接続されているトランジスタＱ２４、Ｑ２５のベース端子に各々接続される。コレクタ端子は、トランジスタＱ２６、Ｑ２７で構成されるカレントミラー回路に接続され、エミッタ端子は電流源Ｂ２３を介して接地電位に接続されている。トランジスタＱ２６、Ｑ２７は、ベース端子が共通接続されると共に、トランジスタＱ２６のコレクタ端子がベース端子に接続されている。各々のトランジスタＱ２６、Ｑ２７のコレクタ端子は、トランジスタＱ２４、Ｑ２５のコレクタ端子に接続されている。トランジスタＱ２５とＱ２７との接続点は、容量素子Ｃ２１を介して接地電位に接続されていると共に、抵抗素子Ｒ２２を介してトランジスタＱ２８のベース端子に接続されている。トランジスタＱ２８のエミッタ端子は抵抗素子Ｒ２３を介して接地電位に接続され、コレクタ端子はトランジスタＱ２９のコレクタ端子、およびトランジスタＱ２９、Ｑ３０のベース端子に接続されている。トランジスタＱ２９、Ｑ３０でカレントミラー回路が構成されている。トランジスタＱ３０のコレクタ端子は、エミッタ端子が接地電位に接続されているトランジスタＱ３１のコレクタ端子およびベース端子に接続されていると共に、電源電圧（ＶＣＣ）に給電される電流源Ｂ２４が接続され、更に、出力端子（ＯＵＴ）に接続されている。出力端子（ＯＵＴ）は、ＯＴＡ回路（図１３）のコントロール端子（ＣＲＬ）に接続され、出力端子（ＯＵＴ）から出力される調整信号ＳＣに応じてバイアス電流ＩＢが調整される。具体的には、トランジスタＱ３１（図１４）とトランジスタＱ２３（図１３）とでカレントミラー回路を構成しており、トランジスタＱ３１に流れる電流に応じてバイアス電流ＩＢが調整される。

図１４の比較器から出力される調整信号ＳＣに応じて、各フィルタ（図１０乃至図１２）におけるＯＴＡ回路（図１３）の相互コンダクタンスｇｍが変化し、遮断周波数（式（１）乃至式（３））、フィルタ特性（図７）が調整される様子を以下に説明する。

直流電圧信号ＶＬの電圧レベルが直流電圧信号ＶＨの電圧レベルに比して大なる場合を考える。この場合は、各フィルタ１１乃至１３のフィルタ特性が高周波数側にシフトしている場合である（図７の中段の場合）。図１４の比較器において、電流源Ｂ２３のバイアス電流が主にトランジスタＱ２５を介して流れ、トランジスタＱ２８は非導通状態となる。トランジスタＱ２９、Ｑ３０で構成されているカレントミラー回路に電流は流れなくなり、トランジスタＱ３１に供給される電流は、電流源Ｂ２４のみとなる。トランジスタＱ２３（図１３）に流れる電流が電流源Ｂ２４による電流に制限され、バイアス電流ＩＢが制限される。相互コンダクタンスｇｍが制限され、遮断周波数が低周波数側にシフトされて、フィルタ特性が調整される。

逆に、直流電圧信号ＶＬの電圧レベルが直流電圧信号ＶＨの電圧レベルに比して小なる場合を考える。この場合は、各フィルタ１１乃至１３のフィルタ特性が低周波数側にシフトしている場合である（図７の下段の場合）。図１４の比較器において、電流源Ｂ２３のバイアス電流が主にトランジスタＱ２４を介して流れ、カレントミラー回路で折り返されて、トランジスタＱ２８が導通する。トランジスタＱ２９、Ｑ３０で構成されているカレントミラー回路に電流が流れ、トランジスタＱ３１には、電流源Ｂ２４に加えてトランジスタＱ３０からの電流が加算される。トランジスタＱ２３（図１３）に流れる電流が増大する。相互コンダクタンスｇｍが増大され、遮断周波数が高周波数側にシフトされて、フィルタ特性が調整される。

以上詳細に説明したとおり、本実施形態に係るアナログフィルタ回路によれば、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３を、周波数−ゲイン特性における減衰帯域において基準周波数ｆＲＥＦで交差させる設定とするので、製造バラツキ等により、フィルタ特性がねらい値からずれている場合においても、基準周波数ｆＲＥＦの基準信号ＦＲＥＦに対して、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３から出力される出力信号ＳＬ、ＳＨのゲイン差を検出するができ、ねらい値からのずれを把握することができる。このゲイン差をフィードバックして、ゲイン差を解消する方向に低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３のフィルタ特性が調整され、これに応じて所定域通過フィルタの一例である帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性も変動を受ける。ここで、低域通過フィルタ（ＬＰＦ）１２、高域通過フィルタ（ＨＰＦ）１３、および帯域通過フィルタ（ＢＰＦ）１１は、容量素子または／およびＯＴＡ回路において、同一の素子構造、素子特性、または／および同一の回路構成、回路特性を有し、各々のフィルタにおける遮断周波数に対して、容量値または／および相互コンダクタンスが同一の関数で表現され同一の依存性を有し、所定の相関関係を有する。これにより、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３のフィルタ特性の調整に応じて、帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性が調整され、ゲイン差が解消することをもって、帯域通過フィルタ（ＢＰＦ）１１のフィルタ特性が目的の特性に調整される。

低域通過フィルタ（ＬＰＦ）１２と高域通過フィルタ（ＨＰＦ）１３とを組み合わせ、周波数−ゲイン特性について、減衰帯域にある基準周波数ｆＲＥＦで特性が交差するように設定される。このため、特性の交差する帯域では、各フィルタの周波数−ゲイン特性が互いに逆の傾きにあり、交差する点の周波数のずれが僅少な場合でも、大きなゲイン差として検出することができる。フィルタ特性のずれの検出感度が高く、精度良くフィルタ特性を調整することができる。

また、ＤＣ変換回路１４Ａを備えて、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３の出力信号ＳＬ、ＳＨを平滑して直流電圧信号ＶＬ、ＶＨを得る。直流電圧信号ＶＬ、ＶＨを比較器１４Ｂにおいて電圧比較することにより、フィルタ間のゲイン差を検出することができる。出力信号ＳＬ、ＳＨにおける位相シフトを検出する必要がなく、アップ／ダウンカウンタといった大規模な論理回路を備える必要がない。図８に例示するＤＣ変換回路や、図９または図１４に例示する比較器のように、差動対等を利用する直流電圧の比較部分と、カレントミラー回路等を利用するバイアス電流の加減算部分とを組み合わせることにより構成することができる。回路構成を簡素とすることができる。

更に、帯域通過フィルタ（ＢＰＦ）１１への入力とは異なる基準周波数ｆＲＥＦの基準信号ＦＲＥＦによりフィルタ特性を調整することができるので、帯域通過フィルタ（ＢＰＦ）１１への入力信号ＦＩＮの周波数に依存せずに、フィルタ特性の調整が可能となる。高周波数帯域の入力信号ＦＩＮを扱う帯域通過フィルタ（ＢＰＦ）１１に対しても、確実にフィルタ特性の調整を行うことができる。また、フィルタ特性のずれを直流電圧値に変換して調整を行うため、基準信号ＦＲＥＦの基準周波数ｆＲＥＦが高周波数化される場合においても確実にフィルタ特性の調整を行うことができ、フィルタ特性の広い調整範囲に対しても容易に対応することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、第１実施形態においては、各フィルタ１１乃至１３がパッシブフィルタで構成され、容量値に対する遮断周波数の依存性が同等の場合に、フィルタ間で、容量素子として、同一の素子構造、同一の素子特性を有する可変容量素子を備えて容量値を調整する場合を示した。また、第２実施形態においては、各フィルタ１１乃至１３がＧｍ−Ｃフィルタで構成され、相互コンダクタンスｇｍに対する遮断周波数の依存性が、同等の場合に、フィルタ間で、同一の回路構造、同一の回路特性を有するＯＴＡ回路を備えて、相互コンダクタンスｇｍを調整する場合を示した。本発明ではこれに限定されるものではなく、第２実施形態において、容量素子に可変容量素子を利用し、容量値を調整することもできる。更に、遮断周波数に対する依存性が同等となる素子パラメータや回路パラメータで構成される場合にも同様に適用することができることは言うまでもない。
また、本実施形態では、所定域通過フィルタを帯域通過フィルタ（ＢＰＦ）１１として説明したが、本発明はこれに限定されるものではなく、調整信号ＳＣに対して、所定の相関関係を有して遮断周波数が変化すればよく、低域通過フィルタ（ＬＰＦ）や高域通過フィルタ（ＨＰＦ）とすることもできることは言うまでもない。
また、実施形態では、低域通過フィルタ（ＬＰＦ）１２および高域通過フィルタ（ＨＰＦ）１３からの出力信号ＳＬおよびＳＨは、ＤＣ変換回路１４Ａで平滑され、直流電圧信号ＶＬおよびＶＨが出力される場合を例にとり説明したが、本発明はこれに限定されるものではない。ＤＣ変換回路１４Ａに代えて、出力信号ＳＬおよびＳＨのピーク電圧を取得すること、出力信号ＳＬおよびＳＨの積分演算をすること等の方法により、出力信号ＳＬおよびＳＨのゲインに応じた信号を出力する構成とすることも可能である。

本発明のアナログフィルタ回路を説明する原理図である。 第１および第２実施形態に共通のアナログフィルタ回路を示す回路ブロック図である。 第１実施形態の低域通過フィルタ（ＬＰＦ）の回路図である。 第１実施形態の高域通過フィルタ（ＨＰＦ）の回路図である。 第１実施形態の帯域通過フィルタ（ＢＰＦ）の回路図である。 可変容量素子の容量特性を示す図である。 フィルタ特性の関係を説明する図である。 ＤＣ変換回路の具体例を示す回路図である。 可変容量素子の容量値を制御する比較器の具体例を示す回路図である。 第２実施形態の低域通過フィルタ（ＬＰＦ）の回路図である。 第２実施形態の高域通過フィルタ（ＨＰＦ）の回路図である。 第２実施形態の帯域通過フィルタ（ＢＰＦ）の回路図である。 ＯＴＡ回路の具体例を示す回路図である。 ＯＴＡ回路のｇｍ値を制御する比較器の具体例を示す回路図である。 特許文献１に開示されているＧｍ−Ｃフィルタ回路である。

１ 所定域通過フィルタ
２、１２ 低域通過フィルタ
３、１３ 高域通過フィルタ
４ 比較調整部
１１ 帯域通過フィルタ
１４Ａ ＤＣ変換回路
１４Ｂ 比較器
Ｃ１、Ｃ２、Ｃ３、Ｃ４ 可変容量素子
ＯＴＡ１、ＯＴＡ２ ＯＴＡ（オペレーショナル・トランスコンダクタンス・アンプ）回路
ＦＩＮ 入力信号
ＦＯＵＴ 出力信号
ＦＲＥＦ 基準信号
ＩＢ バイアス電流
ＳＣ 調整信号
ＳＬ、ＳＨ 出力信号
ＶＬ、ＶＨ 直流電圧信号
ｆＲＥＦ 基準周波数
ｇｍ１、ｇｍ２ 相互コンダクタンス

Claims (2)

1. 所定域通過フィルタを備えるアナログフィルタ回路であって、
   前記所定域通過フィルタとフィルタ特性において所定の相関関係を有し、周波数−ゲイン特性における減衰帯域の基準周波数で互いに交差してなる、低域通過フィルタ、および高域通過フィルタと、
   前記低域通過フィルタおよび前記高域通過フィルタの各々から出力されるフィルタ信号をＤＣ信号に変換する一対のＤＣ変換部と、
   各々の前記ＤＣ信号の間の信号レベル差に応じた調整信号を、前記所定域通過フィルタ、前記低域通過フィルタ、および前記高域通過フィルタにフィードバックする比較部とを備え、
   前記所定域通過フィルタ、前記低域通過フィルタ、および前記高域通過フィルタはパッシブフィルタであり、前記素子パラメータ値として容量値を可変とする可変容量素子を備え、
   前記ＤＣ変換部は、
   前記フィルタ信号を反転する反転部と、
   前記フィルタ信号と基準信号とが入力される第１差動対と、
   前記反転部から出力される反転信号と前記基準信号とが入力される第２差動対と、
   前記第１差動対による前記基準信号に対する前記フィルタ信号の信号レベル差、および前記第２差動対による前記基準信号に対する前記反転信号の信号レベル差に応じて前記ＤＣ信号を出力する変換部とを備え、
   前記所定域通過フィルタ、前記低域通過フィルタ、および前記高域通過フィルタの各々において、フィルタ特性を奏する構成素子のうち少なくとも一つは、同じ構造・特性を有しており、前記フィルタ特性が、該構成素子の素子パラメータ値に対して同等の依存性を有して、前記調整信号により前記素子パラメータ値が可変に調整され、
   前記調整信号により、前記低域通過フィルタおよび前記高域通過フィルタの前記フィルタ信号におけるゲイン差が解消されることに応じて、前記所定域通過フィルタのフィルタ特性が調整される
   ことを特徴とするアナログフィルタ回路。
2. 前記所定域通過フィルタ、前記低域通過フィルタ、および前記高域通過フィルタの各々において、フィルタ特性を奏する構成素子のうち少なくとも一つは、同じ構造・特性、および所定の素子パラメータ比を有し、前記調整信号に応じて素子パラメータ値が可変に調整されることを特徴とする請求項１に記載のアナログフィルタ回路。

Images