JP2003124783A - Ｇｍ−Ｃフィルタ - Google Patents
Ｇｍ−ＣフィルタInfo
- Publication number
- JP2003124783A JP2003124783A JP2001312785A JP2001312785A JP2003124783A JP 2003124783 A JP2003124783 A JP 2003124783A JP 2001312785 A JP2001312785 A JP 2001312785A JP 2001312785 A JP2001312785 A JP 2001312785A JP 2003124783 A JP2003124783 A JP 2003124783A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- gain
- output
- amplification gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 フィルタのゲインを調整し、ゲイン損失を精
度よく補正するＧｍ−Ｃフィルタを提供する。 【解決手段】 入力信号ＳＩの希望信号ＳＩ＃を通過さ
せるフィルタ３００と、制御対象であるフィルタ２００
の出力信号ＳＯのピーク電圧値と、希望信号ＳＩ＃のピ
ーク電圧値を検出し、両者の比較によって、ゲインを調
整するゲイン調整コントロール信号ＣＳを生成するコン
トロール信号生成部１００を備え、フィルタ２００にゲ
イン調整コントロール信号ＣＳを入力することにことに
より、フィルタのゲイン損失を補正する。
度よく補正するＧｍ−Ｃフィルタを提供する。 【解決手段】 入力信号ＳＩの希望信号ＳＩ＃を通過さ
せるフィルタ３００と、制御対象であるフィルタ２００
の出力信号ＳＯのピーク電圧値と、希望信号ＳＩ＃のピ
ーク電圧値を検出し、両者の比較によって、ゲインを調
整するゲイン調整コントロール信号ＣＳを生成するコン
トロール信号生成部１００を備え、フィルタ２００にゲ
イン調整コントロール信号ＣＳを入力することにことに
より、フィルタのゲイン損失を補正する。
Description
【０００１】
【発明の属する技術分野】本発明は、時間連続フィルタ
回路、特にＧｍ―Ｃフィルタに関するものである。
回路、特にＧｍ―Ｃフィルタに関するものである。
【０００２】
【従来の技術】フィルタは、電子回路の中でも頻繁に用
いられる回路の１つであるが、フィルタ自身が発生する
ノイズのために信号対雑音比が悪く実用にならない場合
がある。特に近年、コンティニュアスタイムフィルタは
ＬＳＩ化可能でかつ高速で、かつ時間連続系の特徴を生
かしたフィルタとして注目を浴びている。コンティニュ
アスタイムフィルタの代表例としては、Ｇｍ−Ｃフィル
タが知られている。
いられる回路の１つであるが、フィルタ自身が発生する
ノイズのために信号対雑音比が悪く実用にならない場合
がある。特に近年、コンティニュアスタイムフィルタは
ＬＳＩ化可能でかつ高速で、かつ時間連続系の特徴を生
かしたフィルタとして注目を浴びている。コンティニュ
アスタイムフィルタの代表例としては、Ｇｍ−Ｃフィル
タが知られている。
【０００３】Ｇｍ−Ｃフィルタは、ＯＴＡ（Operationa
l Tranceconductance Amplifier）を基本セルとして、
入力電圧に比例したリニア特性を持つ電流によって、キ
ャパシタ容量を充電する積分動作を行うことにより、フ
ィルタ特性を実現したものである。
l Tranceconductance Amplifier）を基本セルとして、
入力電圧に比例したリニア特性を持つ電流によって、キ
ャパシタ容量を充電する積分動作を行うことにより、フ
ィルタ特性を実現したものである。
【０００４】図１４は、ＯＴＡを基本セルとする２次バ
ンドパスＧｍ−Ｃフィルタ１０の一般的な回路構成を示
す図である。
ンドパスＧｍ−Ｃフィルタ１０の一般的な回路構成を示
す図である。
【０００５】２次バンドパスＧｍ−Ｃフィルタ１０は、
ＯＴＡ１〜４と、キャパシタＣＣ１と、キャパシタＣＣ
２とを備える。
ＯＴＡ１〜４と、キャパシタＣＣ１と、キャパシタＣＣ
２とを備える。
【０００６】ＯＴＡ１〜４は、それぞれコンダクタンス
Ｇｍ１〜Ｇｍ４の値に設定されている。
Ｇｍ１〜Ｇｍ４の値に設定されている。
【０００７】図１５は、Ｇｍ−Ｃフィルタを構成する、
各ＯＴＡの回路構成を示す図である。
各ＯＴＡの回路構成を示す図である。
【０００８】図１５を参照して、各ＯＴＡは、Ｐチャン
ネルＭＯＳトランジスタＰＴ１およびＰＴ２と、Ｎチャ
ンネルＭＯＳトランジスタＮＴ１〜ＮＴ６とを含む。
ネルＭＯＳトランジスタＰＴ１およびＰＴ２と、Ｎチャ
ンネルＭＯＳトランジスタＮＴ１〜ＮＴ６とを含む。
【０００９】ＰチャンネルＭＯＳトランジスタＰＴ１お
よびＮチャンネルＭＯＳトランジスタＮＴ１は、出力ノ
ードＯＰを介して、電源電圧ＶＣＣとノードＮ０との間
に直列に接続される。それぞれのトランジスタのゲート
は、制御信号ＶＣＯＭおよび入力ノードＩＮに伝達され
た信号を受ける。ＰチャンネルＭＯＳトランジスタＰＴ
２およびＮチャンネルＭＯＳトランジスタＮＴ２は、電
源電圧ＶＣＣとノードＮ１との間に直列に接続される。
それぞれのトランジスタのゲートは、制御信号ＶＣＯＭ
および入力ノードＩＰに伝達された信号を受ける。Ｎチ
ャンネルＭＯＳトランジスタＮＴ３およびＮＴ４は、ノ
ードＮ０とノードＮ１との間に並列に接続され、それぞ
れのゲートは、入力ノードＩＰおよびＩＮに伝達された
信号を受ける。ＮチャンネルＭＯＳトランジスタＮＴ５
およびＮＴ６は、ノードＮ１およびノードＮ０と接地電
圧ＧＮＤとの間にそれぞれ接続され、それぞれのゲート
は、バイアス信号ＶＢＩＡＳを受ける。
よびＮチャンネルＭＯＳトランジスタＮＴ１は、出力ノ
ードＯＰを介して、電源電圧ＶＣＣとノードＮ０との間
に直列に接続される。それぞれのトランジスタのゲート
は、制御信号ＶＣＯＭおよび入力ノードＩＮに伝達され
た信号を受ける。ＰチャンネルＭＯＳトランジスタＰＴ
２およびＮチャンネルＭＯＳトランジスタＮＴ２は、電
源電圧ＶＣＣとノードＮ１との間に直列に接続される。
それぞれのトランジスタのゲートは、制御信号ＶＣＯＭ
および入力ノードＩＰに伝達された信号を受ける。Ｎチ
ャンネルＭＯＳトランジスタＮＴ３およびＮＴ４は、ノ
ードＮ０とノードＮ１との間に並列に接続され、それぞ
れのゲートは、入力ノードＩＰおよびＩＮに伝達された
信号を受ける。ＮチャンネルＭＯＳトランジスタＮＴ５
およびＮＴ６は、ノードＮ１およびノードＮ０と接地電
圧ＧＮＤとの間にそれぞれ接続され、それぞれのゲート
は、バイアス信号ＶＢＩＡＳを受ける。
【００１０】各ＯＴＡは、入力ノードＩＮおよびＩＰに
入力される信号レベルを比較し、その差を増幅した信号
を出力ノードＯＰから出力する。バイアス信号ＶＢＩＡ
Ｓおよび制御信号ＶＣＯＭは、動作時においてそれぞれ
「Ｈ」レベルおよび「Ｌ」レベルである。
入力される信号レベルを比較し、その差を増幅した信号
を出力ノードＯＰから出力する。バイアス信号ＶＢＩＡ
Ｓおよび制御信号ＶＣＯＭは、動作時においてそれぞれ
「Ｈ」レベルおよび「Ｌ」レベルである。
【００１１】再び図１４を参照して、ＯＴＡ１〜３は、
各々並列に配置され、出力ノードＮ２と各ＯＴＡの出力
側とが接続されている。また、キャパシタＣＣ２は、出
力ノードＮ２と接地電圧ＧＮＤとの間に接続されてい
る。さらに出力ノードＮ２に伝達された信号が２次バン
ドパスＧｍ−Ｃフィルタ１０の出力信号ＳＯとなる。
各々並列に配置され、出力ノードＮ２と各ＯＴＡの出力
側とが接続されている。また、キャパシタＣＣ２は、出
力ノードＮ２と接地電圧ＧＮＤとの間に接続されてい
る。さらに出力ノードＮ２に伝達された信号が２次バン
ドパスＧｍ−Ｃフィルタ１０の出力信号ＳＯとなる。
【００１２】ＯＴＡ１は、入力ノードＩＰおよびＩＮに
２次バンドパスＧｍ−Ｃフィルタ１０に入力される信号
ＳＩおよび接地電圧ＧＮＤをそれぞれ受けて、出力信号
を出力ノードＮ２と電気的に接続される出力ノードＯＰ
に伝達する。ＯＴＡ２は、入力ノードＩＰおよびＩＮに
ノードＮ３から伝達される信号および接地電圧ＧＮＤを
それぞれ受けて、出力信号をノードＮ２と電気的に接続
される出力ノードＯＰに伝達する。ＯＴＡ４は、入力ノ
ードＩＰおよびＩＮに接地電圧ＧＮＤおよびノードＮ２
に伝達される信号をそれぞれ受けて、出力信号をノード
Ｎ３と電気的に接続される出力ノードＯＰに伝達する。
キャパシタＣＣ１は、接地電圧ＧＮＤとノードＮ３との
間に接続される。ＯＴＡ３は、入力ノードＩＰおよびＩ
Ｎに接地電圧ＧＮＤおよびノードＮ２に伝達される信号
を受けて、出力信号をノードＮ２と電気的に接続される
出力ノードＯＰに伝達する。
２次バンドパスＧｍ−Ｃフィルタ１０に入力される信号
ＳＩおよび接地電圧ＧＮＤをそれぞれ受けて、出力信号
を出力ノードＮ２と電気的に接続される出力ノードＯＰ
に伝達する。ＯＴＡ２は、入力ノードＩＰおよびＩＮに
ノードＮ３から伝達される信号および接地電圧ＧＮＤを
それぞれ受けて、出力信号をノードＮ２と電気的に接続
される出力ノードＯＰに伝達する。ＯＴＡ４は、入力ノ
ードＩＰおよびＩＮに接地電圧ＧＮＤおよびノードＮ２
に伝達される信号をそれぞれ受けて、出力信号をノード
Ｎ３と電気的に接続される出力ノードＯＰに伝達する。
キャパシタＣＣ１は、接地電圧ＧＮＤとノードＮ３との
間に接続される。ＯＴＡ３は、入力ノードＩＰおよびＩ
Ｎに接地電圧ＧＮＤおよびノードＮ２に伝達される信号
を受けて、出力信号をノードＮ２と電気的に接続される
出力ノードＯＰに伝達する。
【００１３】２次バンドパスＧｍ−Ｃフィルタ１０は、
入力信号ＳＩを受けて所定の周波数帯域信号の出力信号
ＳＯを通過させる。
入力信号ＳＩを受けて所定の周波数帯域信号の出力信号
ＳＯを通過させる。
【００１４】Ｇｍ―Ｃフィルタの設計において、基本セ
ルとして利用しているＯＴＡの入力インピーダンスおよ
び出力インピーダンスが無限大とみなせる場合は、理想
的なゲイン特性を示すＧｍ−Ｃフィルタを実現すること
ができる。
ルとして利用しているＯＴＡの入力インピーダンスおよ
び出力インピーダンスが無限大とみなせる場合は、理想
的なゲイン特性を示すＧｍ−Ｃフィルタを実現すること
ができる。
【００１５】
【発明が解決しようとする課題】しかしながら、実際に
はＣＭＯＳプロセスにおけるＯＴＡの入力抵抗は無視で
きる一方で、出力抵抗は、最大でも数ＭΩレベルで止ま
る有限の値であり無視することはできない。このため、
理想的なゲイン特性を示すＧｍ−Ｃフィルタを実現でき
ないおそれがある。
はＣＭＯＳプロセスにおけるＯＴＡの入力抵抗は無視で
きる一方で、出力抵抗は、最大でも数ＭΩレベルで止ま
る有限の値であり無視することはできない。このため、
理想的なゲイン特性を示すＧｍ−Ｃフィルタを実現でき
ないおそれがある。
【００１６】ＯＴＡの全体の出力抵抗Ｒｄａは、出力段
のＰチャンネルＭＯＳトランジスタＰＴ１側およびＮチ
ャンネルＭＯＳトランジスタＮＴ１側のソース・ドレイ
ン間抵抗Ｒｄｓ１およびＲｄｓ２にそれぞれ依存してい
る。ここで、ＰチャンネルＭＯＳトランジスタＰＴ１側
の出力抵抗Ｒｄｓ１は、Ｒｄｓｐ、ＮチャンネルＭＯＳ
トランジスタＮＴ１側の出力抵抗Ｒｄｓ２は、Ｒｄｓｎ
＊Ｒｄｓｂｒｉ＊ｇｍｄで示される。全体の出力抵抗Ｒ
ｄａは、ＰチャンネルＭＯＳトランジスタＰＴ１側の出
力抵抗Ｒｄｓ１と、ＮチャンネルＭＯＳトランジスタＮ
Ｔ１側の出力抵抗Ｒｄｓ２とを並列接続したものと等価
である。したがって、Ｐチャンネル側出力抵抗Ｒｄｓ１
あるいはＮチャンネル側出力抵抗Ｒｄｓ２のうち、小さ
い方が支配的となる。したがって、ＯＴＡ全体の出力抵
抗Ｒｄａは、ＰチャンネルおよびＮチャンネルＭＯＳト
ランジスタ側の出力抵抗Ｒｄｓ１およびＲｄｓ２のいず
れか一方に着目して考えることができる。ここで、Ｒｄ
ｓｐ，Ｒｄｓｎ，Ｒｄｓｂｒｉ，ｇｍｄは、各々Ｐチャ
ンネルＭＯＳトランジスタＰＴ１のソース・ドレイン間
抵抗、ＮチャンネルＭＯＳトランジスタＮＴ１のソース
・ドレイン間抵抗、ＮチャンネルＭＯＳトランジスタＮ
Ｔ３およびＮＴ４のブリッジ抵抗、差動トランジスタで
あるＮチャンネルＭＯＳトランジスタＮＴ１の相互コン
ダクタンスとする。
のＰチャンネルＭＯＳトランジスタＰＴ１側およびＮチ
ャンネルＭＯＳトランジスタＮＴ１側のソース・ドレイ
ン間抵抗Ｒｄｓ１およびＲｄｓ２にそれぞれ依存してい
る。ここで、ＰチャンネルＭＯＳトランジスタＰＴ１側
の出力抵抗Ｒｄｓ１は、Ｒｄｓｐ、ＮチャンネルＭＯＳ
トランジスタＮＴ１側の出力抵抗Ｒｄｓ２は、Ｒｄｓｎ
＊Ｒｄｓｂｒｉ＊ｇｍｄで示される。全体の出力抵抗Ｒ
ｄａは、ＰチャンネルＭＯＳトランジスタＰＴ１側の出
力抵抗Ｒｄｓ１と、ＮチャンネルＭＯＳトランジスタＮ
Ｔ１側の出力抵抗Ｒｄｓ２とを並列接続したものと等価
である。したがって、Ｐチャンネル側出力抵抗Ｒｄｓ１
あるいはＮチャンネル側出力抵抗Ｒｄｓ２のうち、小さ
い方が支配的となる。したがって、ＯＴＡ全体の出力抵
抗Ｒｄａは、ＰチャンネルおよびＮチャンネルＭＯＳト
ランジスタ側の出力抵抗Ｒｄｓ１およびＲｄｓ２のいず
れか一方に着目して考えることができる。ここで、Ｒｄ
ｓｐ，Ｒｄｓｎ，Ｒｄｓｂｒｉ，ｇｍｄは、各々Ｐチャ
ンネルＭＯＳトランジスタＰＴ１のソース・ドレイン間
抵抗、ＮチャンネルＭＯＳトランジスタＮＴ１のソース
・ドレイン間抵抗、ＮチャンネルＭＯＳトランジスタＮ
Ｔ３およびＮＴ４のブリッジ抵抗、差動トランジスタで
あるＮチャンネルＭＯＳトランジスタＮＴ１の相互コン
ダクタンスとする。
【００１７】ＰチャンネルＭＯＳトランジスタＰＴ１お
よびＮチャンネルＭＯＳトランジスタＮＴ１が飽和領域
で動作するときのソース・ドレイン間抵抗Ｒｄｓｐおよ
びＲｄｓｎ（以下、総称してソース・ドレイン間抵抗Ｒ
ｄｓと称する。）は次式（１）で決定される。
よびＮチャンネルＭＯＳトランジスタＮＴ１が飽和領域
で動作するときのソース・ドレイン間抵抗Ｒｄｓｐおよ
びＲｄｓｎ（以下、総称してソース・ドレイン間抵抗Ｒ
ｄｓと称する。）は次式（１）で決定される。
【００１８】Ｒｄｓ＝∂Ｖｄｓ／∂Ｉｄｓ＝１／｛β×
（Ｖｇｓ−Ｖｔｈ−Ｖｄｓ）｝…（１）（Ｖｇｓ：ソー
ス・ゲート間電圧、Ｉｄｓ：ソース・ドレイン間電流、
Ｖｔｈ：トランジスタの閾値電圧、β：係数） すなわち、ソース・ドレイン間抵抗Ｒｄｓは、トランジ
スタのソース・ドレイン間電圧の関数とみなすことがで
きる。この結果、トランジスタのソース・ドレイン間バ
イアスが大きくなると、ソース・ドレイン間抵抗Ｒｄｓ
が大きくなり、トランジスタのソース・ドレイン間バイ
アスが小さくなると、ソース・ドレイン間抵抗Ｒｄｓが
小さくなる。
（Ｖｇｓ−Ｖｔｈ−Ｖｄｓ）｝…（１）（Ｖｇｓ：ソー
ス・ゲート間電圧、Ｉｄｓ：ソース・ドレイン間電流、
Ｖｔｈ：トランジスタの閾値電圧、β：係数） すなわち、ソース・ドレイン間抵抗Ｒｄｓは、トランジ
スタのソース・ドレイン間電圧の関数とみなすことがで
きる。この結果、トランジスタのソース・ドレイン間バ
イアスが大きくなると、ソース・ドレイン間抵抗Ｒｄｓ
が大きくなり、トランジスタのソース・ドレイン間バイ
アスが小さくなると、ソース・ドレイン間抵抗Ｒｄｓが
小さくなる。
【００１９】したがって、フィルタの入力信号の振幅レ
ベルが大きくなるに従って、ＯＴＡのＰチャネルＭＯＳ
トランジスタ側あるいはＮチャネルＭＯＳトランジスタ
側のソース・ドレイン間抵抗Ｒｄｓも大きく変動する。
このため、全体としてＧｍ−Ｃフィルタは、理想的な積
分動作ができなくなり、ゲイン特性は入力信号の振幅に
応じて変動することとなる。
ベルが大きくなるに従って、ＯＴＡのＰチャネルＭＯＳ
トランジスタ側あるいはＮチャネルＭＯＳトランジスタ
側のソース・ドレイン間抵抗Ｒｄｓも大きく変動する。
このため、全体としてＧｍ−Ｃフィルタは、理想的な積
分動作ができなくなり、ゲイン特性は入力信号の振幅に
応じて変動することとなる。
【００２０】そこで、出力インピーダンスの値を左右す
るソース・ドレイン間抵抗Ｒｄｓ等を改善することによ
りゲイン特性を調整する方式が考えられる。
るソース・ドレイン間抵抗Ｒｄｓ等を改善することによ
りゲイン特性を調整する方式が考えられる。
【００２１】しかしながら、製造段階において、コンダ
クタンスＧｍ１〜Ｇｍ４の特性のずれや上記のパラメー
タＲｄｓｐ，Ｒｄｓｎ，Ｒｄｓｂｒｉ，ｇｍｄ等のばら
つきが生じるため各素子を改善をすることによりゲイン
特性を調整することは困難である。
クタンスＧｍ１〜Ｇｍ４の特性のずれや上記のパラメー
タＲｄｓｐ，Ｒｄｓｎ，Ｒｄｓｂｒｉ，ｇｍｄ等のばら
つきが生じるため各素子を改善をすることによりゲイン
特性を調整することは困難である。
【００２２】本発明は、上記課題を簡易に解決するＧｍ
−Ｃフィルタを提供する事を目的とする。
−Ｃフィルタを提供する事を目的とする。
【００２３】
【課題を解決するための手段】本発明のＧｍ−Ｃフィル
タは、入力信号における一定の周波数帯域の信号を所定
の増幅ゲインで増幅して、通過させるための第１のフィ
ルタと、第１のフィルタにおける増幅ゲインを調整する
ためのゲイン制御回路とを備え、ゲイン制御回路は、入
力信号から妨害波を阻止するとともに所定のゲインで増
幅するための第２のフィルタと、第１のフィルタの出力
信号および第２のフィルタの出力信号の振幅の最大値を
検出する検出回路と、検出回路の検出結果を受けて、第
１および第２のフィルタの出力信号比較に基いて、第１
のフィルタにおける増幅ゲインを設定する比較判定回路
とを含む。
タは、入力信号における一定の周波数帯域の信号を所定
の増幅ゲインで増幅して、通過させるための第１のフィ
ルタと、第１のフィルタにおける増幅ゲインを調整する
ためのゲイン制御回路とを備え、ゲイン制御回路は、入
力信号から妨害波を阻止するとともに所定のゲインで増
幅するための第２のフィルタと、第１のフィルタの出力
信号および第２のフィルタの出力信号の振幅の最大値を
検出する検出回路と、検出回路の検出結果を受けて、第
１および第２のフィルタの出力信号比較に基いて、第１
のフィルタにおける増幅ゲインを設定する比較判定回路
とを含む。
【００２４】好ましくは、第２のフィルタは、妨害波を
阻止するための増幅ゲインが１である単位フィルタユニ
ットと、単位フィルタユニットの出力を増幅させるため
の増幅回路とを含む。
阻止するための増幅ゲインが１である単位フィルタユニ
ットと、単位フィルタユニットの出力を増幅させるため
の増幅回路とを含む。
【００２５】本発明のＧｍ−Ｃフィルタは、入力信号に
おける一定の周波数帯域の信号を所定の増幅ゲインで増
幅して、通過させるための複数の第１のフィルタと、複
数の第１のフィルタの各々における増幅ゲインを調整す
るための第１のゲイン制御回路とを備え、第１のゲイン
制御回路は、入力信号から妨害波を阻止するとともに所
定のゲインで増幅するための第２のフィルタと、複数の
第１のフィルタの各々と同様の特性を有する第１の模擬
フィルタと、第２のフィルタの出力信号を受けて第１の
模擬フィルタが出力する出力信号および第２のフィルタ
の出力信号の振幅の最大値を検出する第１の検出回路
と、第１の検出回路の検出結果を受けて、第２のフィル
タと、第１の模擬フィルタの出力信号比較に基いて、複
数の第１のフィルタおよび第１の模擬フィルタの増幅ゲ
インを設定する制御信号を生成する第１の比較判定回路
とを含む。
おける一定の周波数帯域の信号を所定の増幅ゲインで増
幅して、通過させるための複数の第１のフィルタと、複
数の第１のフィルタの各々における増幅ゲインを調整す
るための第１のゲイン制御回路とを備え、第１のゲイン
制御回路は、入力信号から妨害波を阻止するとともに所
定のゲインで増幅するための第２のフィルタと、複数の
第１のフィルタの各々と同様の特性を有する第１の模擬
フィルタと、第２のフィルタの出力信号を受けて第１の
模擬フィルタが出力する出力信号および第２のフィルタ
の出力信号の振幅の最大値を検出する第１の検出回路
と、第１の検出回路の検出結果を受けて、第２のフィル
タと、第１の模擬フィルタの出力信号比較に基いて、複
数の第１のフィルタおよび第１の模擬フィルタの増幅ゲ
インを設定する制御信号を生成する第１の比較判定回路
とを含む。
【００２６】好ましくは、複数の第１のフィルタと直列
に接続され、入力信号における一定の周波数帯域の信号
を所定の増幅ゲインで増幅して、通過させるための複数
の第３のフィルタと、複数の第３のフィルタの各々にお
ける増幅ゲインを調整するための第２のゲイン制御回路
とをさらに備え、第２のゲイン制御回路は、複数の第３
のフィルタの各々と同様の特性を有する第２の模擬フィ
ルタと、第２のフィルタの出力信号を受けて第２の模擬
フィルタが出力する出力信号および第２のフィルタの出
力信号の振幅の最大値を検出する第２の検出回路と、第
２の検出回路の検出結果を受けて、第２のフィルタと、
第２の模擬フィルタの出力信号比較に基いて、複数の第
３のフィルタおよび第２の模擬フィルタの増幅ゲインを
設定する制御信号を生成する第２の比較判定回路とを含
む。
に接続され、入力信号における一定の周波数帯域の信号
を所定の増幅ゲインで増幅して、通過させるための複数
の第３のフィルタと、複数の第３のフィルタの各々にお
ける増幅ゲインを調整するための第２のゲイン制御回路
とをさらに備え、第２のゲイン制御回路は、複数の第３
のフィルタの各々と同様の特性を有する第２の模擬フィ
ルタと、第２のフィルタの出力信号を受けて第２の模擬
フィルタが出力する出力信号および第２のフィルタの出
力信号の振幅の最大値を検出する第２の検出回路と、第
２の検出回路の検出結果を受けて、第２のフィルタと、
第２の模擬フィルタの出力信号比較に基いて、複数の第
３のフィルタおよび第２の模擬フィルタの増幅ゲインを
設定する制御信号を生成する第２の比較判定回路とを含
む。
【００２７】本発明のＧｍ−Ｃフィルタは、入力信号に
おける一定の周波数帯域の信号を所定の増幅ゲインで増
幅して、通過させる第１のフィルタと、第１のフィルタ
における増幅ゲインを調整するための第１のゲイン制御
回路とを備え、第１のゲイン制御回路は、入力信号から
妨害波を阻止するとともに所定の増幅ゲインで増幅する
ための第２のフィルタと、第１のフィルタと同様の特性
を有する第１の模擬フィルタと、第２のフィルタの出力
信号を受けて第１の模擬フィルタが出力する出力信号お
よび第２のフィルタの出力信号の振幅の最大値を検出す
る第１の検出回路と、第１の検出回路の検出結果を受け
て、第２のフィルタと、第１の模擬フィルタの出力信号
比較に基いて、第１のフィルタおよび第１の模擬フィル
タの増幅ゲインを設定する制御信号を生成する第１の比
較判定回路とを含み、第１のフィルタと直列に接続さ
れ、入力信号における一定の周波数帯域の信号を所定の
増幅ゲインで増幅して、通過させる第３のフィルタと、
第３のフィルタにおける増幅ゲインを調整するための第
２のゲイン制御回路とをさらに備え、第２のゲイン制御
回路は、第３のフィルタと同様の特性を有する第２の模
擬フィルタと、第２のフィルタの出力信号を受けて第２
の模擬フィルタが出力する出力信号および第２のフィル
タの出力信号の振幅の最大値を検出する第２の検出回路
と、第２の検出回路の検出結果を受けて、第２のフィル
タと、第２の模擬フィルタの出力信号比較に基いて、第
３のフィルタおよび第２の模擬フィルタの増幅ゲインを
設定する制御信号を生成する第２の比較判定回路とを含
む。
おける一定の周波数帯域の信号を所定の増幅ゲインで増
幅して、通過させる第１のフィルタと、第１のフィルタ
における増幅ゲインを調整するための第１のゲイン制御
回路とを備え、第１のゲイン制御回路は、入力信号から
妨害波を阻止するとともに所定の増幅ゲインで増幅する
ための第２のフィルタと、第１のフィルタと同様の特性
を有する第１の模擬フィルタと、第２のフィルタの出力
信号を受けて第１の模擬フィルタが出力する出力信号お
よび第２のフィルタの出力信号の振幅の最大値を検出す
る第１の検出回路と、第１の検出回路の検出結果を受け
て、第２のフィルタと、第１の模擬フィルタの出力信号
比較に基いて、第１のフィルタおよび第１の模擬フィル
タの増幅ゲインを設定する制御信号を生成する第１の比
較判定回路とを含み、第１のフィルタと直列に接続さ
れ、入力信号における一定の周波数帯域の信号を所定の
増幅ゲインで増幅して、通過させる第３のフィルタと、
第３のフィルタにおける増幅ゲインを調整するための第
２のゲイン制御回路とをさらに備え、第２のゲイン制御
回路は、第３のフィルタと同様の特性を有する第２の模
擬フィルタと、第２のフィルタの出力信号を受けて第２
の模擬フィルタが出力する出力信号および第２のフィル
タの出力信号の振幅の最大値を検出する第２の検出回路
と、第２の検出回路の検出結果を受けて、第２のフィル
タと、第２の模擬フィルタの出力信号比較に基いて、第
３のフィルタおよび第２の模擬フィルタの増幅ゲインを
設定する制御信号を生成する第２の比較判定回路とを含
む。
【００２８】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら詳細に説明する。なお、図中同一または
相当部分には同一符号を付しその説明は繰返さない。
を参照しながら詳細に説明する。なお、図中同一または
相当部分には同一符号を付しその説明は繰返さない。
【００２９】（実施の形態１）図１は、本発明の実施の
形態１に従うＧｍ−Ｃフィルタ１０００の回路ブロック
を示す図である。
形態１に従うＧｍ−Ｃフィルタ１０００の回路ブロック
を示す図である。
【００３０】Ｇｍ―Ｃフィルタ１０００は、フィルタ２
００と、ゲイン制御回路７００とを備える。フィルタ２
００は、ゲインＧａ＝Ｐを理想のゲイン特性とするＧｍ
−Ｃフィルタ１０である。また、各ＯＴＡおよびその回
路構成は、図１４および１５で説明したのと同様である
のでその説明は繰り返さない。
００と、ゲイン制御回路７００とを備える。フィルタ２
００は、ゲインＧａ＝Ｐを理想のゲイン特性とするＧｍ
−Ｃフィルタ１０である。また、各ＯＴＡおよびその回
路構成は、図１４および１５で説明したのと同様である
のでその説明は繰り返さない。
【００３１】ここで、２次バンドパスＧｍ−Ｃフィルタ
１０の特性を決定するパラメータについて説明する。
１０の特性を決定するパラメータについて説明する。
【００３２】センター周波数Ｆｃ、フィルタのクォリテ
ィファクタＱおよびゲインＧａは次式（２）〜（４）で
決定される。
ィファクタＱおよびゲインＧａは次式（２）〜（４）で
決定される。
【００３３】
【数１】
【００３４】ただし、Ｇｍ１〜Ｇｍ４の値は、フィルタ
を構成するＯＴＡのコンダクタンス、ＣａおよびＣｂ
は、キャパシタＣＣ１およびＣＣ２各々の積分容量値を
示す。
を構成するＯＴＡのコンダクタンス、ＣａおよびＣｂ
は、キャパシタＣＣ１およびＣＣ２各々の積分容量値を
示す。
【００３５】したがって、ゲインＧａは、ＯＴＡ１およ
びＯＴＡ３のコンダクタンスの比で決定される。本発明
は、ＯＴＡ１のコンダクタンスＧｍ１を調整することに
より、フィルタのゲイン特性を改善することを目的とす
る。
びＯＴＡ３のコンダクタンスの比で決定される。本発明
は、ＯＴＡ１のコンダクタンスＧｍ１を調整することに
より、フィルタのゲイン特性を改善することを目的とす
る。
【００３６】図１を参照して、ゲイン制御回路７００
は、フィルタ２００に入力される入力信号ＳＩに含まれ
る妨害波を阻止し、希望信号ＳＩ＃を出力するためのフ
ィルタ３００と、フィルタ３００からの希望信号ＳＩ＃
のピーク電圧をサンプリングしてサンプリング信号ＳＲ
を出力するためのピークディテクタ４００ｂと、フィル
タ２００を通過した出力信号ＳＯのピーク電圧をサンプ
リングしてサンプリング信号ＳＭを出力するピークディ
テクタ４００ａと、ピークディテクタ４００ａおよび４
００ｂのそれぞれの出力信号ＳＭおよびＳＲを受けて、
ゲイン調整用コントロール信号ＣＳを生成するコントロ
ール信号生成部１００とを有する。
は、フィルタ２００に入力される入力信号ＳＩに含まれ
る妨害波を阻止し、希望信号ＳＩ＃を出力するためのフ
ィルタ３００と、フィルタ３００からの希望信号ＳＩ＃
のピーク電圧をサンプリングしてサンプリング信号ＳＲ
を出力するためのピークディテクタ４００ｂと、フィル
タ２００を通過した出力信号ＳＯのピーク電圧をサンプ
リングしてサンプリング信号ＳＭを出力するピークディ
テクタ４００ａと、ピークディテクタ４００ａおよび４
００ｂのそれぞれの出力信号ＳＭおよびＳＲを受けて、
ゲイン調整用コントロール信号ＣＳを生成するコントロ
ール信号生成部１００とを有する。
【００３７】図２は、コントロール信号生成部１００の
構成を示すブロックである。コントロール信号生成部１
００は、Ａ／Ｄ変換器１１０（以下、ＡＤＣ回路と称
す）と、Ｄ／Ａ変換器１２０（以下、ＤＡＣ回路と称
す）とを含む。ＡＤＣ回路１１０は、ピークディテクタ
４００ａおよび４００ｂから出力されたサンプリング信
号ＳＭおよびＳＲを受けて、その差をデジタル変換し、
ＤＡＣ回路１２０に信号ＤＴを出力する。ＤＡＣ回路１
２０は、ＡＤＣ回路１１０からのデジタル変換された入
力信号ＤＴを受けて、フィルタ２００にゲイン調整用コ
ントロール信号ＣＳを出力する。
構成を示すブロックである。コントロール信号生成部１
００は、Ａ／Ｄ変換器１１０（以下、ＡＤＣ回路と称
す）と、Ｄ／Ａ変換器１２０（以下、ＤＡＣ回路と称
す）とを含む。ＡＤＣ回路１１０は、ピークディテクタ
４００ａおよび４００ｂから出力されたサンプリング信
号ＳＭおよびＳＲを受けて、その差をデジタル変換し、
ＤＡＣ回路１２０に信号ＤＴを出力する。ＤＡＣ回路１
２０は、ＡＤＣ回路１１０からのデジタル変換された入
力信号ＤＴを受けて、フィルタ２００にゲイン調整用コ
ントロール信号ＣＳを出力する。
【００３８】図３は、フィルタ３００の回路構成を示す
図である。フィルタ３００は、入力信号ＳＩを受ける抵
抗Ｒ１〜Ｒ３と、キャパシタＣ１およびＣ２と、オペア
ンプ３１０とを含む。
図である。フィルタ３００は、入力信号ＳＩを受ける抵
抗Ｒ１〜Ｒ３と、キャパシタＣ１およびＣ２と、オペア
ンプ３１０とを含む。
【００３９】抵抗Ｒ１は、ノードＮ０とノードＮ１との
間に接続され、抵抗Ｒ２は、ノードＮ１と接地電圧ＧＮ
Ｄとの間に接続される。キャパシタＣ１は、ノードＮ１
と、希望信号ＳＩ＃を出力する出力ノードＮ３との間に
接続される。また、キャパシタＣ２は、ノードＮ１とノ
ードＮ２との間に接続される。抵抗Ｒ３は、オペアンプ
３１０と並列にノードＮ２と出力ノードＮ３との間に接
続される。フィルタ３１０の入力端子の一方は、ノード
Ｎ２と接続され、他方は、接地電圧ＧＮＤと接続され、
出力端子は、出力ノードＮ３と接続される。フィルタ３
００は、バンドパスフィルタであり、ゲインは抵抗比Ｒ
３／Ｒ１に比例する回路である。
間に接続され、抵抗Ｒ２は、ノードＮ１と接地電圧ＧＮ
Ｄとの間に接続される。キャパシタＣ１は、ノードＮ１
と、希望信号ＳＩ＃を出力する出力ノードＮ３との間に
接続される。また、キャパシタＣ２は、ノードＮ１とノ
ードＮ２との間に接続される。抵抗Ｒ３は、オペアンプ
３１０と並列にノードＮ２と出力ノードＮ３との間に接
続される。フィルタ３１０の入力端子の一方は、ノード
Ｎ２と接続され、他方は、接地電圧ＧＮＤと接続され、
出力端子は、出力ノードＮ３と接続される。フィルタ３
００は、バンドパスフィルタであり、ゲインは抵抗比Ｒ
３／Ｒ１に比例する回路である。
【００４０】次に本発明の、実施の形態１のＧｍ―Ｃフ
ィルタ１０００の動作について説明する。
ィルタ１０００の動作について説明する。
【００４１】図１を再び参照して、本発明のＧｍ―Ｃフ
ィルタの入力信号ＳＩは、フィルタ２００と、フィルタ
３００に入力される。ゲイン調整の初期期間において
は、フィルタ２００の出力信号ＳＯにはゲイン損失が発
生している。フィルタ３００は、ゲインＧａ＝Ｐの利得
を持ち、入力信号ＳＩに混在する妨害波を阻止して、希
望信号ＳＩ＃の信号成分をゲインＧａ＝Ｐで通過させ
る。
ィルタの入力信号ＳＩは、フィルタ２００と、フィルタ
３００に入力される。ゲイン調整の初期期間において
は、フィルタ２００の出力信号ＳＯにはゲイン損失が発
生している。フィルタ３００は、ゲインＧａ＝Ｐの利得
を持ち、入力信号ＳＩに混在する妨害波を阻止して、希
望信号ＳＩ＃の信号成分をゲインＧａ＝Ｐで通過させ
る。
【００４２】ピークディテクタ４００ｂは、フィルタ３
００を通過した後の希望信号ＳＩ＃のピーク電圧値を正
確にサンプリングする。一方、ピークディテクタ４００
ａは、フィルタ２００を通過した後の出力信号ＳＯのピ
ーク電圧値を正確にサンプリングする。
００を通過した後の希望信号ＳＩ＃のピーク電圧値を正
確にサンプリングする。一方、ピークディテクタ４００
ａは、フィルタ２００を通過した後の出力信号ＳＯのピ
ーク電圧値を正確にサンプリングする。
【００４３】双方のピークディテクタ４００ａおよび４
００ｂは、サンプリングによって生成されたサンプリン
グ信号ＳＭおよびＳＲをコントロール信号生成部１００
に入力する。
００ｂは、サンプリングによって生成されたサンプリン
グ信号ＳＭおよびＳＲをコントロール信号生成部１００
に入力する。
【００４４】コントロール信号生成部１００は、サンプ
リング信号ＳＲを参照レベルとして、サンプリング信号
ＳＭが参照レベルに一致するようなゲイン調整用コント
ロール信号ＣＳを生成する。
リング信号ＳＲを参照レベルとして、サンプリング信号
ＳＭが参照レベルに一致するようなゲイン調整用コント
ロール信号ＣＳを生成する。
【００４５】図４は、フィルタ２００のＯＴＡ１にゲイ
ン調整用コントロール信号ＣＳを入力する構成を示す図
である。
ン調整用コントロール信号ＣＳを入力する構成を示す図
である。
【００４６】上述したように式（４）によりＧｍ―Ｃフ
ィルタのゲインＧａはＧｍ１とＧｍ３の比、すなわち、
Ｇｍ１／Ｇｍ３で決定される。このゲイン調整用コント
ロール信号ＣＳを、ＯＴＡ１のバイアス信号ＶＢＩＡＳ
に印加することにより、Ｇｍ１が変化し、フィルタ２０
０は、ゲインＧａ＝Ｐとなるように補正される。
ィルタのゲインＧａはＧｍ１とＧｍ３の比、すなわち、
Ｇｍ１／Ｇｍ３で決定される。このゲイン調整用コント
ロール信号ＣＳを、ＯＴＡ１のバイアス信号ＶＢＩＡＳ
に印加することにより、Ｇｍ１が変化し、フィルタ２０
０は、ゲインＧａ＝Ｐとなるように補正される。
【００４７】図５は、本発明の実施の形態１のＧｍ−Ｃ
回路１０００のゲイン制御回路７００の動作波形図であ
る。
回路１０００のゲイン制御回路７００の動作波形図であ
る。
【００４８】ＡＤＣ回路１１０は、高次比較方式であ
り、最上位ビットＢ７から最下位ビットＢ１の順にデジ
タルコードを決定する。たとえば、まずはじめに、最上
位ビットであるＢ７に“１”をセットして基準となるサ
ンプリング信号ＳＲのレベルとサンプリング信号ＳＭと
のピーク電圧値を比較する。基準となるサンプリング信
号ＳＲのレベルの方がサンプリング信号ＳＭよりもピー
ク電圧値が高いので、ビットＢ７に“１”をセットす
る。次に、ビットＢ６に“１”をセットして、基準とな
るサンプリング信号ＳＲのレベルとサンプリング信号Ｓ
Ｍとのピーク電圧値を比較する。基準となるサンプリン
グ信号ＳＲのレベルより、サンプリング信号ＳＭのピー
ク電圧値の方が高いので、ビットＢ６に“０”をセット
する。動揺の方式にしたがって、ビットＢ５〜Ｂ０を順
に決定していき、最終的にＡＤＣ変換器のデジタル出力
コードは、「１０１０１０１０」と決定される。その結
果、ゲイン調整用コントロール信号ＣＳは、最終的には
フィルタ２００の入力信号ＳＩの妨害波を除いた希望信
号ＳＩ＃のピーク電圧値と、フィルタ２００通過後の出
力信号ＳＯのピーク電圧値がほぼ等しくなるアナログ制
御電圧レベルに到達する。
り、最上位ビットＢ７から最下位ビットＢ１の順にデジ
タルコードを決定する。たとえば、まずはじめに、最上
位ビットであるＢ７に“１”をセットして基準となるサ
ンプリング信号ＳＲのレベルとサンプリング信号ＳＭと
のピーク電圧値を比較する。基準となるサンプリング信
号ＳＲのレベルの方がサンプリング信号ＳＭよりもピー
ク電圧値が高いので、ビットＢ７に“１”をセットす
る。次に、ビットＢ６に“１”をセットして、基準とな
るサンプリング信号ＳＲのレベルとサンプリング信号Ｓ
Ｍとのピーク電圧値を比較する。基準となるサンプリン
グ信号ＳＲのレベルより、サンプリング信号ＳＭのピー
ク電圧値の方が高いので、ビットＢ６に“０”をセット
する。動揺の方式にしたがって、ビットＢ５〜Ｂ０を順
に決定していき、最終的にＡＤＣ変換器のデジタル出力
コードは、「１０１０１０１０」と決定される。その結
果、ゲイン調整用コントロール信号ＣＳは、最終的には
フィルタ２００の入力信号ＳＩの妨害波を除いた希望信
号ＳＩ＃のピーク電圧値と、フィルタ２００通過後の出
力信号ＳＯのピーク電圧値がほぼ等しくなるアナログ制
御電圧レベルに到達する。
【００４９】このような構成とすることにより、フィル
タ２００で発生するゲイン損失を精度よく補正すること
が可能となる。
タ２００で発生するゲイン損失を精度よく補正すること
が可能となる。
【００５０】また、上述の構成においては、１入力１出
力の構成のＧｍ−Ｃフィルタの構成について説明した
が、２入力２出力の構成のＧｍ−Ｃフィルタについても
当然に適用可能であり、以下の実施の形態についても同
様である。
力の構成のＧｍ−Ｃフィルタの構成について説明した
が、２入力２出力の構成のＧｍ−Ｃフィルタについても
当然に適用可能であり、以下の実施の形態についても同
様である。
【００５１】図６は、２入力２出力の構成のＧｍ−Ｃフ
ィルタ２０であるフィルタ２００のＯＴＡ１にゲイン調
整用コントロール信号ＣＳを入力する構成を示す図であ
る。
ィルタ２０であるフィルタ２００のＯＴＡ１にゲイン調
整用コントロール信号ＣＳを入力する構成を示す図であ
る。
【００５２】図６を参照して、ＯＴＡ１〜３は、各々並
列に配置され、出力ノードＮ２とＯＴＡ１〜３の出力ノ
ードＯＰとが接続されている。また、出力ノードＮ４
と、ＯＴＡ１〜３の出力ノードＯＮとが接続されてい
る。ここで、各ＯＴＡの出力ノードＯＮは、再び図１５
を参照して、各ＯＴＡの回路構成におけるＰチャンネル
ＭＯＳトランジスタＰＴ２とＮチャンネルＭＯＳトラン
ジスタＮＴ２の接続ノードである。キャパシタＣＣ２
は、出力ノードＮ２と接地電圧ＧＮＤとの間に接続され
ている。さらに出力ノードＮ２に伝達された信号が２次
バンドパスＧｍ−Ｃフィルタ２０の出力信号ＳＯＰとな
る。また、キャパシタＣＣ４は、出力ノードＮ４と接地
電圧ＧＮＤとの間に接続されている。さらに出力ノード
Ｎ４に伝達された信号が２次バンドパスフィルタ２０の
出力信号ＳＯＮとなる。
列に配置され、出力ノードＮ２とＯＴＡ１〜３の出力ノ
ードＯＰとが接続されている。また、出力ノードＮ４
と、ＯＴＡ１〜３の出力ノードＯＮとが接続されてい
る。ここで、各ＯＴＡの出力ノードＯＮは、再び図１５
を参照して、各ＯＴＡの回路構成におけるＰチャンネル
ＭＯＳトランジスタＰＴ２とＮチャンネルＭＯＳトラン
ジスタＮＴ２の接続ノードである。キャパシタＣＣ２
は、出力ノードＮ２と接地電圧ＧＮＤとの間に接続され
ている。さらに出力ノードＮ２に伝達された信号が２次
バンドパスＧｍ−Ｃフィルタ２０の出力信号ＳＯＰとな
る。また、キャパシタＣＣ４は、出力ノードＮ４と接地
電圧ＧＮＤとの間に接続されている。さらに出力ノード
Ｎ４に伝達された信号が２次バンドパスフィルタ２０の
出力信号ＳＯＮとなる。
【００５３】ＯＴＡ１は、入力ノードＩＰおよびＩＮに
２次バンドパスＧｍ−Ｃフィルタ２０に入力される信号
ＳＩＰおよびＳＩＮをそれぞれ受けて、出力信号を出力
ノードＮ２およびＮ４と電気的に接続される出力ノード
ＯＰおよびＯＮのそれぞれに伝達する。ＯＴＡ２は、入
力ノードＩＰおよびＩＮにノードＮ３およびＮ５から伝
達される信号をそれぞれ受けて、出力信号をノードＮ２
およびＮ４と電気的に接続される出力ノードＯＰおよび
ＯＮにそれぞれ伝達する。ＯＴＡ４は、入力ノードＩＰ
およびＩＮにノードＮ４およびＮ２に伝達される信号を
それぞれ受けて、出力信号をノードＮ３およびＮ５と電
気的に接続される出力ノードＯＰおよびＯＮにそれぞれ
伝達する。キャパシタＣＣ１は、接地電圧ＧＮＤとノー
ドＮ３との間に接続される。キャパシタＣＣ３は、接地
電圧ＧＮＤとノードＮ５との間に接続される。ＯＴＡ３
は、入力ノードＩＰおよびＩＮにノードＮ４およびＮ２
に伝達される信号をそれぞれ受けて、出力信号をノード
Ｎ４およびＮ２と電気的に接続される出力ノードＯＰお
よびＯＮにそれぞれ伝達する。
２次バンドパスＧｍ−Ｃフィルタ２０に入力される信号
ＳＩＰおよびＳＩＮをそれぞれ受けて、出力信号を出力
ノードＮ２およびＮ４と電気的に接続される出力ノード
ＯＰおよびＯＮのそれぞれに伝達する。ＯＴＡ２は、入
力ノードＩＰおよびＩＮにノードＮ３およびＮ５から伝
達される信号をそれぞれ受けて、出力信号をノードＮ２
およびＮ４と電気的に接続される出力ノードＯＰおよび
ＯＮにそれぞれ伝達する。ＯＴＡ４は、入力ノードＩＰ
およびＩＮにノードＮ４およびＮ２に伝達される信号を
それぞれ受けて、出力信号をノードＮ３およびＮ５と電
気的に接続される出力ノードＯＰおよびＯＮにそれぞれ
伝達する。キャパシタＣＣ１は、接地電圧ＧＮＤとノー
ドＮ３との間に接続される。キャパシタＣＣ３は、接地
電圧ＧＮＤとノードＮ５との間に接続される。ＯＴＡ３
は、入力ノードＩＰおよびＩＮにノードＮ４およびＮ２
に伝達される信号をそれぞれ受けて、出力信号をノード
Ｎ４およびＮ２と電気的に接続される出力ノードＯＰお
よびＯＮにそれぞれ伝達する。
【００５４】上記の２入力２出力の構成のＧｍ−Ｃフィ
ルタ２０の構成においても上述の方式と同様にしてコン
トロール信号ＣＳをＯＴＡ１に入力することにより、フ
ィルタ２００で発生するゲイン損失を精度よく補正する
ことが可能となる。
ルタ２０の構成においても上述の方式と同様にしてコン
トロール信号ＣＳをＯＴＡ１に入力することにより、フ
ィルタ２００で発生するゲイン損失を精度よく補正する
ことが可能となる。
【００５５】（実施の形態１の変形例）図７は、Ｇｍ―
Ｃフィルタ２０００の回路ブロックを示す図である。
Ｃフィルタ２０００の回路ブロックを示す図である。
【００５６】Ｇｍ―Ｃフィルタ２０００は、ゲインＧａ
＝Ｐであるフィルタ２００と、ゲイン制御回路７１０と
を備える。
＝Ｐであるフィルタ２００と、ゲイン制御回路７１０と
を備える。
【００５７】ゲイン制御回路７１０は、ゲインＧａ＝１
であるフィルタ３１０と、ピークディテクタ４００ａお
よび４００ｂと、増幅器５００と、コントロール信号生
成部１００とを含む。
であるフィルタ３１０と、ピークディテクタ４００ａお
よび４００ｂと、増幅器５００と、コントロール信号生
成部１００とを含む。
【００５８】ゲイン制御回路７１０は、実施の形態１の
ゲイン制御回路７００と比較して、ゲインＧａ＝Ｐのフ
ィルタ３００に代えて、ゲインＧａ＝１のフィルタ３１
０およびＰ倍に増幅する増幅器５００を備えた点が異な
る。
ゲイン制御回路７００と比較して、ゲインＧａ＝Ｐのフ
ィルタ３００に代えて、ゲインＧａ＝１のフィルタ３１
０およびＰ倍に増幅する増幅器５００を備えた点が異な
る。
【００５９】すなわち、フィルタ３１０は、ゲインＧａ
＝１の利得を持ち、入力信号ＳＩに混在する妨害波を阻
止して希望信号ＳＩ＃の信号成分をゲインＧａ＝１で通
過させる。
＝１の利得を持ち、入力信号ＳＩに混在する妨害波を阻
止して希望信号ＳＩ＃の信号成分をゲインＧａ＝１で通
過させる。
【００６０】再び図３を参照して、フィルタ３００のゲ
インは、抵抗比Ｒ３／Ｒ１で決まるため、フィルタ３１
０は、フィルタ３００の構成において、抵抗Ｒ１および
抵抗Ｒ３の抵抗値を同値にそれぞれ設計する事によって
実現される。
インは、抵抗比Ｒ３／Ｒ１で決まるため、フィルタ３１
０は、フィルタ３００の構成において、抵抗Ｒ１および
抵抗Ｒ３の抵抗値を同値にそれぞれ設計する事によって
実現される。
【００６１】ピークディテクタ４００ｂは、フィルタ３
００を通過した後の希望信号ＳＩ＃のピーク電圧値を正
確にサンプリングし、サンプリング信号ＳＲを生成す
る。また、増幅器５００は、サンプリング信号ＳＲをゲ
インＧａ＝Ｐで増幅する。一方、ピークディテクタ４０
０ａは、フィルタ２００を通過した後の出力信号ＳＯの
ピーク電圧値を正確にサンプリングし、サンプリング信
号ＳＭを生成する。
００を通過した後の希望信号ＳＩ＃のピーク電圧値を正
確にサンプリングし、サンプリング信号ＳＲを生成す
る。また、増幅器５００は、サンプリング信号ＳＲをゲ
インＧａ＝Ｐで増幅する。一方、ピークディテクタ４０
０ａは、フィルタ２００を通過した後の出力信号ＳＯの
ピーク電圧値を正確にサンプリングし、サンプリング信
号ＳＭを生成する。
【００６２】コントロール信号生成部１００は、増幅器
５００によって増幅されたサンプリング信号ＳＲを参照
レベルとして、サンプリング信号ＳＭが参照レベルに一
致するようなゲイン調整用コントロール信号ＣＳを生成
する。このゲイン調整用コントロール信号ＣＳを、フィ
ルタ２００に含まれているＯＴＡ１に印加することによ
り、Ｇｍ１が変化し、フィルタ２００は、ゲインＧａ＝
Ｐとなるように補正される。
５００によって増幅されたサンプリング信号ＳＲを参照
レベルとして、サンプリング信号ＳＭが参照レベルに一
致するようなゲイン調整用コントロール信号ＣＳを生成
する。このゲイン調整用コントロール信号ＣＳを、フィ
ルタ２００に含まれているＯＴＡ１に印加することによ
り、Ｇｍ１が変化し、フィルタ２００は、ゲインＧａ＝
Ｐとなるように補正される。
【００６３】図８は、本発明の実施の形態１の変形例Ｇ
ｍ−Ｃ回路２０００のゲイン制御回路７１０の動作波形
を示す図である。図８において、参照レベルであるサン
プリング信号ＳＲは、増幅器５００の出力信号である点
で、図５のサンプリング信号ＳＲと異なる。
ｍ−Ｃ回路２０００のゲイン制御回路７１０の動作波形
を示す図である。図８において、参照レベルであるサン
プリング信号ＳＲは、増幅器５００の出力信号である点
で、図５のサンプリング信号ＳＲと異なる。
【００６４】図８においても、実施の形態１の図５で説
明した方式により、基準となるサンプリング信号ＳＲ
と、サンプリング信号ＳＭとが一致するようにゲイン調
整用コントロール信号ＣＳが設定される。
明した方式により、基準となるサンプリング信号ＳＲ
と、サンプリング信号ＳＭとが一致するようにゲイン調
整用コントロール信号ＣＳが設定される。
【００６５】かかる構成においても、フィルタ２００で
発生するゲイン損失を精度よく補正することが可能とな
る。
発生するゲイン損失を精度よく補正することが可能とな
る。
【００６６】（実施の形態２）図９は、実施の形態２に
従うＧｍ―Ｃフィルタ３０００の回路ブロックを示す図
である。
従うＧｍ―Ｃフィルタ３０００の回路ブロックを示す図
である。
【００６７】Ｇｍ―Ｃフィルタ３０００は、ゲインＧａ
＝１である複数のフィルタ２００ａ〜２００ｃと、ゲイ
ン制御回路７２０とを備える。ここで、フィルタ２００
ａ〜２００ｃは、実施の形態１で説明したフィルタ２０
０と同様なのでその説明は繰り返さない。
＝１である複数のフィルタ２００ａ〜２００ｃと、ゲイ
ン制御回路７２０とを備える。ここで、フィルタ２００
ａ〜２００ｃは、実施の形態１で説明したフィルタ２０
０と同様なのでその説明は繰り返さない。
【００６８】ゲイン制御回路７２０は、フィルタ２００
♯と、フィルタ３００と、ピークディテクタ４００ａお
よび４００ｂと、コントロール信号生成部１００とを含
む。
♯と、フィルタ３００と、ピークディテクタ４００ａお
よび４００ｂと、コントロール信号生成部１００とを含
む。
【００６９】ゲイン制御回路７２０は、実施の形態１の
ゲイン制御回路７００と比較して、フィルタ２００ａ〜
２００ｃのレプリカであるフィルタ２００＃をさらに備
えた点が異なる。
ゲイン制御回路７００と比較して、フィルタ２００ａ〜
２００ｃのレプリカであるフィルタ２００＃をさらに備
えた点が異なる。
【００７０】すなわち、実施の形態１のようにフィルタ
２００通過後の出力信号ＳＯを用いるのではなく、レプ
リカのフィルタ２００＃によって模擬的に増幅した結果
に基いて、ゲイン調整用コントロール信号ＣＳを生成す
る事を目的としている。
２００通過後の出力信号ＳＯを用いるのではなく、レプ
リカのフィルタ２００＃によって模擬的に増幅した結果
に基いて、ゲイン調整用コントロール信号ＣＳを生成す
る事を目的としている。
【００７１】本発明に係るＧｍ―Ｃフィルタへの入力信
号ＳＩは、３段のフィルタ２００ａ〜２００ｃとフィル
タ３００とに入力される。ゲイン調整の初期期間におい
ては、フィルタ２００ａ〜２００ｃの出力信号（それぞ
れフィルタ２００ａの出力信号ＳＯ，フィルタ２００ｂ
の出力信号ＳＯ１，フィルタ２００ｃの出力信号ＳＯ
２）は、それぞれにおいてゲイン損失が発生している。
フィルタ３００は、ゲインＧａ＝１の利得を持ち、入力
信号ＳＩに混在する妨害波を阻止して希望信号ＳＩ＃の
信号成分をゲインＧａ＝１で通過させる。この希望信号
ＳＩ＃は、ピークディテクタ４００ｂとフィルタ２００
♯へ入力される。ピークディテクタ４００ｂは、フィル
タ３００通過後の希望信号ＳＩ＃のピーク電圧値を正確
にサンプリングし、サンプリング信号ＳＲを生成する。
号ＳＩは、３段のフィルタ２００ａ〜２００ｃとフィル
タ３００とに入力される。ゲイン調整の初期期間におい
ては、フィルタ２００ａ〜２００ｃの出力信号（それぞ
れフィルタ２００ａの出力信号ＳＯ，フィルタ２００ｂ
の出力信号ＳＯ１，フィルタ２００ｃの出力信号ＳＯ
２）は、それぞれにおいてゲイン損失が発生している。
フィルタ３００は、ゲインＧａ＝１の利得を持ち、入力
信号ＳＩに混在する妨害波を阻止して希望信号ＳＩ＃の
信号成分をゲインＧａ＝１で通過させる。この希望信号
ＳＩ＃は、ピークディテクタ４００ｂとフィルタ２００
♯へ入力される。ピークディテクタ４００ｂは、フィル
タ３００通過後の希望信号ＳＩ＃のピーク電圧値を正確
にサンプリングし、サンプリング信号ＳＲを生成する。
【００７２】一方、ピークディテクタ４００ａは、フィ
ルタ２００♯をゲインＧａ＝１で通過した後の希望信号
ＳＯ＃のピーク電圧値を正確にサンプリングし、サンプ
リング信号ＳＭを生成する。双方のピークディテクタ４
００ａおよび４００ｂの出力信号は、コントロール信号
生成部１００に入力される。コントロール信号生成部１
００は、ピークディテクタ４００ｂのサンプリング信号
ＳＲを参照レベルとしてピークディテクタ４００ａのサ
ンプリング信号ＳＭが参照レベルに一致するようなゲイ
ン調整用コントロール信号ＣＳを生成する。ゲイン調整
用コントロール信号ＣＳは、各フィルタ２００ａ〜２０
０ｃおよびレプリカのフィルタ２００＃に伝送される。
このゲイン調整用コントロール信号ＣＳを、各フィルタ
２００ａ〜２００ｃおよびレプリカのフィルタ２００＃
に含まれているＯＴＡ１に印加することにより、各フィ
ルタのＧｍ１が変化し、ゲインＧａ＝１となるように補
正される。
ルタ２００♯をゲインＧａ＝１で通過した後の希望信号
ＳＯ＃のピーク電圧値を正確にサンプリングし、サンプ
リング信号ＳＭを生成する。双方のピークディテクタ４
００ａおよび４００ｂの出力信号は、コントロール信号
生成部１００に入力される。コントロール信号生成部１
００は、ピークディテクタ４００ｂのサンプリング信号
ＳＲを参照レベルとしてピークディテクタ４００ａのサ
ンプリング信号ＳＭが参照レベルに一致するようなゲイ
ン調整用コントロール信号ＣＳを生成する。ゲイン調整
用コントロール信号ＣＳは、各フィルタ２００ａ〜２０
０ｃおよびレプリカのフィルタ２００＃に伝送される。
このゲイン調整用コントロール信号ＣＳを、各フィルタ
２００ａ〜２００ｃおよびレプリカのフィルタ２００＃
に含まれているＯＴＡ１に印加することにより、各フィ
ルタのＧｍ１が変化し、ゲインＧａ＝１となるように補
正される。
【００７３】図１０は、本発明の実施の形態２のＧｍ−
Ｃ回路３０００のゲイン制御回路７２０の動作波形を示
す図である。図１０において、サンプリング信号ＳＭ
は、レプリカであるフィルタ２００＃の出力信号ＳＯ＃
のピーク電圧値である点で、図５のサンプリング信号Ｓ
Ｍと異なる。
Ｃ回路３０００のゲイン制御回路７２０の動作波形を示
す図である。図１０において、サンプリング信号ＳＭ
は、レプリカであるフィルタ２００＃の出力信号ＳＯ＃
のピーク電圧値である点で、図５のサンプリング信号Ｓ
Ｍと異なる。
【００７４】図１０においても、実施の形態１の図５で
説明した方式により、基準となるサンプリング信号ＳＲ
と、サンプリング信号ＳＭとが一致するようにゲイン調
整用コントロール信号ＣＳが設定される。
説明した方式により、基準となるサンプリング信号ＳＲ
と、サンプリング信号ＳＭとが一致するようにゲイン調
整用コントロール信号ＣＳが設定される。
【００７５】かかる構成においても、フィルタ２００ａ
〜２００ｃで発生するゲイン損失を精度よく補正するこ
とが可能となる。
〜２００ｃで発生するゲイン損失を精度よく補正するこ
とが可能となる。
【００７６】また、３段のフィルタ２００ａ〜２００ｃ
により構成されているので、レプリカのフィルタ２００
♯のゲインが調整されれば、３段のフィルタ２００ａ〜
２００ｃにより構成されるＧｍ−Ｃフィルタ全体のゲイ
ン調整がされることとなり，簡易にＧｍ−Ｃフィルタ全
体のゲイン調整を行なう事ができ、ゲイン調整の調整時
間の短縮が可能となる。なお、フィルタの段数は、３段
に限定されず、任意の複数段のフィルタに対して、本願
発明を同様に適用できる。
により構成されているので、レプリカのフィルタ２００
♯のゲインが調整されれば、３段のフィルタ２００ａ〜
２００ｃにより構成されるＧｍ−Ｃフィルタ全体のゲイ
ン調整がされることとなり，簡易にＧｍ−Ｃフィルタ全
体のゲイン調整を行なう事ができ、ゲイン調整の調整時
間の短縮が可能となる。なお、フィルタの段数は、３段
に限定されず、任意の複数段のフィルタに対して、本願
発明を同様に適用できる。
【００７７】（実施の形態３）図１１は、実施の形態３
に従うＧｍ−Ｃフィルタ４０００の回路ブロックを示す
図である。
に従うＧｍ−Ｃフィルタ４０００の回路ブロックを示す
図である。
【００７８】Ｇｍ−Ｃフィルタ４０００は、ゲインＧａ
＝Ｐであるフィルタ２００と、ゲイン＝１である６００
ａおよび６００ｂ（以下、総称して、フィルタ６００と
称す）と、ゲイン制御回路７３０および７４０とを含
む。フィルタ６００ａおよび６００ｂは、それぞれ図１
４の２次バンドパスＧｍ−Ｃフィルタ１０と同様の構成
であり、ゲインＧａ＝１に設定されている。
＝Ｐであるフィルタ２００と、ゲイン＝１である６００
ａおよび６００ｂ（以下、総称して、フィルタ６００と
称す）と、ゲイン制御回路７３０および７４０とを含
む。フィルタ６００ａおよび６００ｂは、それぞれ図１
４の２次バンドパスＧｍ−Ｃフィルタ１０と同様の構成
であり、ゲインＧａ＝１に設定されている。
【００７９】実施の形態３は、ゲインＧａが異なる２種
類のフィルタ２００および６００を備えるＧｍ−Ｃフィ
ルタ４０００のゲイン調整を行なう事を目的としてい
る。
類のフィルタ２００および６００を備えるＧｍ−Ｃフィ
ルタ４０００のゲイン調整を行なう事を目的としてい
る。
【００８０】ゲイン制御回路７３０は、フィルタ６００
のレプリカであるフィルタ６００♯とゲインＧａ＝１で
あるフィルタ３１０と、ピークディテクタ４００ｃおよ
び４００ｂと、コントロール信号生成部１００ａとを含
む。ゲイン制御回路７４０は、フィルタ２００のレプリ
カであるフィルタ２００♯と、フィルタ３１０と、ピー
クディテクタ４００ｂおよび４００ａと、コントロール
信号生成部１００ｂと、増幅器５００とを含む。
のレプリカであるフィルタ６００♯とゲインＧａ＝１で
あるフィルタ３１０と、ピークディテクタ４００ｃおよ
び４００ｂと、コントロール信号生成部１００ａとを含
む。ゲイン制御回路７４０は、フィルタ２００のレプリ
カであるフィルタ２００♯と、フィルタ３１０と、ピー
クディテクタ４００ｂおよび４００ａと、コントロール
信号生成部１００ｂと、増幅器５００とを含む。
【００８１】ゲイン制御回路７３０は、ゲイン制御回路
７２０と比較して、レプリカのフィルタ２００＃に代え
てレプリカのフィルタ６００＃を備える点が異なる。す
なわち、ゲイン制御回路７３０は、フィルタ６００用に
用いられる。
７２０と比較して、レプリカのフィルタ２００＃に代え
てレプリカのフィルタ６００＃を備える点が異なる。す
なわち、ゲイン制御回路７３０は、フィルタ６００用に
用いられる。
【００８２】ゲイン制御回路７４０は、ゲイン制御回路
７２０と比較して、フィルタ３００に代えてフィルタ３
１０および増幅器５００を備えた点が異なる。すなわ
ち、ゲイン制御回路７４０は、フィルタ２００用に用い
られる。
７２０と比較して、フィルタ３００に代えてフィルタ３
１０および増幅器５００を備えた点が異なる。すなわ
ち、ゲイン制御回路７４０は、フィルタ２００用に用い
られる。
【００８３】なお、フィルタ３１０は、ゲイン制御回路
７３０および７４０において、共有可能である。
７３０および７４０において、共有可能である。
【００８４】本発明に係るＧｍ−Ｃフィルタ４０００の
入力信号ＳＩは、フィルタ２００と２段のフィルタ６０
０に入力される。ゲイン調整の初期期間においては、フ
ィルタ２００，フィルタ６００ａおよび６００ｂの出力
信号（それぞれＳＯ，ＳＯａ，ＳＯｂ）はゲイン損失が
発生している。
入力信号ＳＩは、フィルタ２００と２段のフィルタ６０
０に入力される。ゲイン調整の初期期間においては、フ
ィルタ２００，フィルタ６００ａおよび６００ｂの出力
信号（それぞれＳＯ，ＳＯａ，ＳＯｂ）はゲイン損失が
発生している。
【００８５】フィルタ３１０は、ゲインＧａ＝１の利得
を持ち、入力信号に混在する妨害波を阻止して希望信号
ＳＩ＃の信号成分をゲインＧａ＝１で通過させる。この
希望信号ＳＩ＃は、ピークディテクタ４００ｂ、レプリ
カのフィルタ６００♯およびレプリカのフィルタ２００
♯へ入力される。ピークディテクタ４００ｂは、フィル
タ３１０通過後の希望信号ＳＩ＃のピーク電圧値を正確
にサンプリングし、サンプリング信号ＳＲを生成する。
を持ち、入力信号に混在する妨害波を阻止して希望信号
ＳＩ＃の信号成分をゲインＧａ＝１で通過させる。この
希望信号ＳＩ＃は、ピークディテクタ４００ｂ、レプリ
カのフィルタ６００♯およびレプリカのフィルタ２００
♯へ入力される。ピークディテクタ４００ｂは、フィル
タ３１０通過後の希望信号ＳＩ＃のピーク電圧値を正確
にサンプリングし、サンプリング信号ＳＲを生成する。
【００８６】一方、ゲイン制御回路７３０および７４０
のピークディテクタ４００ｃおよび４００ａは、レプリ
カのフィルタ６００♯およびフィルタ２００♯通過後の
希望信号ＳＯ＃ｃおよびＳＯ＃ａのピーク電圧値を正確
にサンプリングし、各々サンプリング信号ＳＭｃおよび
ＳＭａを生成する。
のピークディテクタ４００ｃおよび４００ａは、レプリ
カのフィルタ６００♯およびフィルタ２００♯通過後の
希望信号ＳＯ＃ｃおよびＳＯ＃ａのピーク電圧値を正確
にサンプリングし、各々サンプリング信号ＳＭｃおよび
ＳＭａを生成する。
【００８７】コントロール生成部１００ａは、ピークデ
ィテクタ４００ｂのサンプリング信号ＳＲを参照レベル
として、ピークディテクタ４００ｃのサンプリング信号
ＳＭｃが参照レベルに一致するようなゲイン調整用コン
トロール信号ＣＳ１を生成する。ゲイン調整用コントロ
ール信号ＣＳ１は、フィルタ６００ａおよび６００ｂに
入力される。
ィテクタ４００ｂのサンプリング信号ＳＲを参照レベル
として、ピークディテクタ４００ｃのサンプリング信号
ＳＭｃが参照レベルに一致するようなゲイン調整用コン
トロール信号ＣＳ１を生成する。ゲイン調整用コントロ
ール信号ＣＳ１は、フィルタ６００ａおよび６００ｂに
入力される。
【００８８】一方、コントロール生成部１００ｂは、増
幅器５００によりＰ倍に増幅されたピークディテクタ４
００ｂのサンプリング信号ＳＲを、参照レベルとして、
ピークディテクタ４００ａのサンプリング信号ＳＭａが
参照レベルに一致するようなゲイン調整用コントロール
信号ＣＳ２を生成する。ゲイン調整用コントロール信号
ＣＳ２は、フィルタ２００に入力される。これらのゲイ
ン調整用コントロール信号ＣＳ１およびＣＳ２を、各フ
ィルタ６００ａおよび６００ｂ、フィルタ２００、レプ
リカのフィルタ２００＃および６００＃に含まれている
ＯＴＡ１に印加することにより、各フィルタＧｍ１が変
化しゲインＧａが補正される。フィルタ２００，２００
＃は、ゲインＧａ＝Ｐに，フィルタ６００，６００＃
は、ゲインＧａ＝１にそれぞれ補正される。
幅器５００によりＰ倍に増幅されたピークディテクタ４
００ｂのサンプリング信号ＳＲを、参照レベルとして、
ピークディテクタ４００ａのサンプリング信号ＳＭａが
参照レベルに一致するようなゲイン調整用コントロール
信号ＣＳ２を生成する。ゲイン調整用コントロール信号
ＣＳ２は、フィルタ２００に入力される。これらのゲイ
ン調整用コントロール信号ＣＳ１およびＣＳ２を、各フ
ィルタ６００ａおよび６００ｂ、フィルタ２００、レプ
リカのフィルタ２００＃および６００＃に含まれている
ＯＴＡ１に印加することにより、各フィルタＧｍ１が変
化しゲインＧａが補正される。フィルタ２００，２００
＃は、ゲインＧａ＝Ｐに，フィルタ６００，６００＃
は、ゲインＧａ＝１にそれぞれ補正される。
【００８９】図１２および図１３は、本発明の実施の形
態３のＧｍ−Ｃ回路４０００のゲイン制御回路７３０と
７４０の動作波形を示す図である。図１２において、サ
ンプリング信号ＳＭｃは、レプリカであるフィルタ６０
０＃の出力信号ＳＯ＃ｃのピーク電圧値である点で、図
５のサンプリング信号ＳＭと異なる。また、図１３にお
いて、サンプリング信号ＳＲは、増幅器５００によって
増幅された信号であり、サンプリング信号ＳＭａは、レ
プリカであるフィルタ２００＃の出力信号ＳＯ＃ａのピ
ーク電圧値である点で、図１０のサンプリング信号ＳＲ
およびＳＭと異なる。
態３のＧｍ−Ｃ回路４０００のゲイン制御回路７３０と
７４０の動作波形を示す図である。図１２において、サ
ンプリング信号ＳＭｃは、レプリカであるフィルタ６０
０＃の出力信号ＳＯ＃ｃのピーク電圧値である点で、図
５のサンプリング信号ＳＭと異なる。また、図１３にお
いて、サンプリング信号ＳＲは、増幅器５００によって
増幅された信号であり、サンプリング信号ＳＭａは、レ
プリカであるフィルタ２００＃の出力信号ＳＯ＃ａのピ
ーク電圧値である点で、図１０のサンプリング信号ＳＲ
およびＳＭと異なる。
【００９０】図１２および図１３においても、実施の形
態１の図５で説明した方式により、基準となるサンプリ
ング信号ＳＲと、サンプリング信号ＳＭａおよびＳＭｃ
とが一致するようにゲイン調整用コントロール信号ＣＳ
が設定される。
態１の図５で説明した方式により、基準となるサンプリ
ング信号ＳＲと、サンプリング信号ＳＭａおよびＳＭｃ
とが一致するようにゲイン調整用コントロール信号ＣＳ
が設定される。
【００９１】かかる構成においても、フィルタ２００お
よびフィルタ６００で発生するゲイン損失を精度よく補
正することが可能となる。
よびフィルタ６００で発生するゲイン損失を精度よく補
正することが可能となる。
【００９２】また、２種類のフィルタ２００および６０
０から構成されている場合においても、レプリカのフィ
ルタ２００♯および６００＃のゲインＧａが調整されれ
ば、Ｇｍ−Ｃフィルタ全体のゲインを調整できる。この
結果，簡易にＧｍ−Ｃフィルタ全体のゲイン調整を行な
う事ができ、ゲイン調整の調整時間が短縮できる。な
お、フィルタの段数は、３段に限定されず、任意の複数
段のフィルタに対して、本願発明を同様に適用できる。
また、ゲインＧａ＝Ｐのフィルタ２００を直列に接続さ
れる複数段のフィルタの最初の入力段に採用されたが、
これに限らず、入力段以降の任意の１つのフィルタをゲ
インＧａ＝Ｐとし、それ以外のフィルタをゲインＧａ＝
１となるように構成してもよい。
０から構成されている場合においても、レプリカのフィ
ルタ２００♯および６００＃のゲインＧａが調整されれ
ば、Ｇｍ−Ｃフィルタ全体のゲインを調整できる。この
結果，簡易にＧｍ−Ｃフィルタ全体のゲイン調整を行な
う事ができ、ゲイン調整の調整時間が短縮できる。な
お、フィルタの段数は、３段に限定されず、任意の複数
段のフィルタに対して、本願発明を同様に適用できる。
また、ゲインＧａ＝Ｐのフィルタ２００を直列に接続さ
れる複数段のフィルタの最初の入力段に採用されたが、
これに限らず、入力段以降の任意の１つのフィルタをゲ
インＧａ＝Ｐとし、それ以外のフィルタをゲインＧａ＝
１となるように構成してもよい。
【００９３】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００９４】
【発明の効果】請求項１記載のＧｍ−Ｃフィルタによれ
ば、比較判定回路によって、第１のフィルタにおける増
幅ゲインが設定されるためかかる増幅ゲインにより、第
１のフィルタのゲイン損失を精度よく補正することがで
きる。
ば、比較判定回路によって、第１のフィルタにおける増
幅ゲインが設定されるためかかる増幅ゲインにより、第
１のフィルタのゲイン損失を精度よく補正することがで
きる。
【００９５】請求項２記載のＧｍ−Ｃフィルタによれ
ば、請求項１のＧｍ−Ｃフィルタの効果に加えて、第２
のフィルタは、単位フィルタユニットと、増幅回路とを
含んでいるためそれぞれ独立に設計し、第２のフィルタ
の制御性の向上を図る事ができる。
ば、請求項１のＧｍ−Ｃフィルタの効果に加えて、第２
のフィルタは、単位フィルタユニットと、増幅回路とを
含んでいるためそれぞれ独立に設計し、第２のフィルタ
の制御性の向上を図る事ができる。
【００９６】請求項３記載のＧｍ−Ｃフィルタによれ
ば、第１の模擬フィルタを用いて、増幅ゲインを設定す
る制御信号を生成する事により、複数の第１のフィルタ
で構成されている場合であっても簡易に各第１のフィル
タのゲイン損失を精度よく補正することができる。
ば、第１の模擬フィルタを用いて、増幅ゲインを設定す
る制御信号を生成する事により、複数の第１のフィルタ
で構成されている場合であっても簡易に各第１のフィル
タのゲイン損失を精度よく補正することができる。
【００９７】請求項４記載のＧｍ−Ｃフィルタによれ
ば、請求項３のＧｍ−Ｃフィルタの効果に加えて、ゲイ
ンの異なる複数の第３のフィルタをさらに備える場合で
あっても、第２の模擬フィルタを用いて、第３のフィル
タの増幅ゲインを設定する制御信号を生成する事によ
り、簡易に複数の第３のフィルタのゲイン損失を精度よ
く補正することができる。
ば、請求項３のＧｍ−Ｃフィルタの効果に加えて、ゲイ
ンの異なる複数の第３のフィルタをさらに備える場合で
あっても、第２の模擬フィルタを用いて、第３のフィル
タの増幅ゲインを設定する制御信号を生成する事によ
り、簡易に複数の第３のフィルタのゲイン損失を精度よ
く補正することができる。
【図１】 本発明の実施の形態１に従うＧｍ−Ｃフィル
タ１０００の回路ブロックを示す図である。
タ１０００の回路ブロックを示す図である。
【図２】 コントロール信号生成部１００の構成を示す
ブロックである。
ブロックである。
【図３】 フィルタ３００の回路構成要素の一例を示す
図である。
図である。
【図４】 フィルタ２００のＯＴＡ１にゲイン調整用コ
ントロール信号ＣＳを入力する構成を示す図である。
ントロール信号ＣＳを入力する構成を示す図である。
【図５】 本発明の実施の形態１のＧｍ−Ｃ回路１００
０のゲイン制御回路７００の動作波形図である。
０のゲイン制御回路７００の動作波形図である。
【図６】 ２入力２出力の構成のＧｍ−Ｃフィルタ２０
であるフィルタ２００のＯＴＡ１にゲイン調整用コント
ロール信号ＣＳを入力する構成を示す図である。
であるフィルタ２００のＯＴＡ１にゲイン調整用コント
ロール信号ＣＳを入力する構成を示す図である。
【図７】 Ｇｍ―Ｃフィルタ２０００の回路ブロックを
示す図である。
示す図である。
【図８】 本発明の実施の形態１の変形例Ｇｍ−Ｃ回路
２０００のゲイン制御回路７１０の動作波形を示す図で
ある。
２０００のゲイン制御回路７１０の動作波形を示す図で
ある。
【図９】 実施の形態２に従うＧｍ―Ｃフィルタ３００
０の回路ブロックを示す図である。
０の回路ブロックを示す図である。
【図１０】 本発明の実施の形態２のＧｍ−Ｃ回路３０
００のゲイン制御回路７２０の動作波形を示す図であ
る。
００のゲイン制御回路７２０の動作波形を示す図であ
る。
【図１１】 実施の形態３に従うＧｍ−Ｃフィルタ４０
００の回路ブロックを示す図である。
００の回路ブロックを示す図である。
【図１２】 本発明の実施の形態３のＧｍ−Ｃ回路４０
００におけるゲイン制御回路７３０の動作波形を示す図
である。
００におけるゲイン制御回路７３０の動作波形を示す図
である。
【図１３】 本発明の実施の形態３のＧｍ−Ｃ回路４０
００におけるゲイン制御回路７４０の動作波形を示す図
である。
００におけるゲイン制御回路７４０の動作波形を示す図
である。
【図１４】 ＯＴＡを基本セルとする２次バンドパスＧ
ｍ−Ｃフィルタ１０の一般的な回路構成を示す図であ
る。
ｍ−Ｃフィルタ１０の一般的な回路構成を示す図であ
る。
【図１５】 Ｇｍ−Ｃフィルタを構成する、各ＯＴＡの
回路構成を示す図である。
回路構成を示す図である。
【符号の説明】
７００，７１０，７２０，７３０，７４０ ゲイン制御
回路、１０００，２０００，３０００，４０００ Ｇｍ
−Ｃフィルタ。
回路、１０００，２０００，３０００，４０００ Ｇｍ
−Ｃフィルタ。
Claims (5)
- 【請求項１】 入力信号における一定の周波数帯域の信
号を所定の増幅ゲインで増幅して、通過させるための第
１のフィルタと、 前記第１のフィルタにおける増幅ゲインを調整するため
のゲイン制御回路とを備え、 前記ゲイン制御回路は、前記入力信号から妨害波を阻止
するとともに前記所定の増幅ゲインで増幅するための第
２のフィルタと、 前記第１のフィルタの出力信号および前記第２のフィル
タの出力信号の振幅の最大値を検出する検出回路と、 前記検出回路の検出結果を受けて、前記第１および第２
のフィルタの出力信号比較に基いて、前記第１のフィル
タにおける増幅ゲインを設定する比較判定回路とを含
む、Ｇｍ−Ｃフィルタ。 - 【請求項２】 前記第２のフィルタは、妨害波を阻止す
るための増幅ゲインが１である単位フィルタユニット
と、 前記単位フィルタユニットの出力を前記所定の増幅ゲイ
ンで増幅するための増幅回路とを含む、請求項１記載の
Ｇｍ−Ｃフィルタ。 - 【請求項３】 入力信号における一定の周波数帯域の信
号を所定の増幅ゲインで増幅して、通過させるための複
数の第１のフィルタと、 前記複数の第１のフィルタの各々における増幅ゲインを
調整するための第１のゲイン制御回路とを備え、 前記第１のゲイン制御回路は、前記入力信号から妨害波
を阻止するとともに前記所定の増幅ゲインで増幅するた
めの第２のフィルタと、 前記複数の第１のフィルタの各々と同様の特性を有する
第１の模擬フィルタと、 前記第２のフィルタの出力信号を受けて前記第１の模擬
フィルタが出力する出力信号および前記第２のフィルタ
の出力信号の振幅の最大値を検出する第１の検出回路
と、 前記第１の検出回路の検出結果を受けて、前記第２のフ
ィルタと、前記第１の模擬フィルタの出力信号比較に基
いて、前記複数の第１のフィルタおよび前記第１の模擬
フィルタの増幅ゲインを設定する制御信号を生成する第
１の比較判定回路とを含む、Ｇｍ−Ｃフィルタ。 - 【請求項４】 前記複数の第１のフィルタと直列に接続
され、入力信号における一定の周波数帯域の信号を所定
の増幅ゲインで増幅して、通過させるための複数の第３
のフィルタと、 前記複数の第３のフィルタの各々における増幅ゲインを
調整するための第２のゲイン制御回路とをさらに備え、 前記第２のゲイン制御回路は、前記複数の第３のフィル
タの各々と同様の特性を有する第２の模擬フィルタと、 前記第２のフィルタの出力信号を受けて前記第２の模擬
フィルタが出力する出力信号および前記第２のフィルタ
の出力信号の振幅の最大値を検出する第２の検出回路
と、 前記第２の検出回路の検出結果を受けて、前記第２のフ
ィルタと、前記第２の模擬フィルタの出力信号比較に基
いて、前記複数の第３のフィルタおよび前記第２の模擬
フィルタの増幅ゲインを設定する制御信号を生成する第
２の比較判定回路とを含む、請求項３記載のＧｍ−Ｃフ
ィルタ。 - 【請求項５】 入力信号における一定の周波数帯域の信
号を所定の増幅ゲインで増幅して、通過させる第１のフ
ィルタと、 前記第１のフィルタにおける増幅ゲインを調整するため
の第１のゲイン制御回路とを備え、 前記第１のゲイン制御回路は、前記入力信号から妨害波
を阻止するとともに前記所定の増幅ゲインで増幅するた
めの第２のフィルタと、 前記第１のフィルタと同様の特性を有する第１の模擬フ
ィルタと、 前記第２のフィルタの出力信号を受けて前記第１の模擬
フィルタが出力する出力信号および前記第２のフィルタ
の出力信号の振幅の最大値を検出する第１の検出回路
と、 前記第１の検出回路の検出結果を受けて、前記第２のフ
ィルタと、前記第１の模擬フィルタの出力信号比較に基
いて、前記第１のフィルタおよび前記第１の模擬フィル
タの増幅ゲインを設定する制御信号を生成する第１の比
較判定回路とを含み、 前記第１のフィルタと直列に接続され、入力信号におけ
る一定の周波数帯域の信号を所定の増幅ゲインで増幅し
て、通過させる第３のフィルタと、 前記第３のフィルタにおける増幅ゲインを調整するため
の第２のゲイン制御回路とをさらに備え、 前記第２のゲイン制御回路は、前記第３のフィルタと同
様の特性を有する第２の模擬フィルタと、 前記第２のフィルタの出力信号を受けて前記第２の模擬
フィルタが出力する出力信号および前記第２のフィルタ
の出力信号の振幅の最大値を検出する第２の検出回路
と、 前記第２の検出回路の検出結果を受けて、前記第２のフ
ィルタと、前記第２の模擬フィルタの出力信号比較に基
いて、前記第３のフィルタおよび前記第２の模擬フィル
タの増幅ゲインを設定する制御信号を生成する第２の比
較判定回路とを含む、Ｇｍ−Ｃフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312785A JP2003124783A (ja) | 2001-10-10 | 2001-10-10 | Ｇｍ−Ｃフィルタ |
| US10/265,664 US6791401B2 (en) | 2001-10-10 | 2002-10-08 | Continuous-time analog filter having controllable gain characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312785A JP2003124783A (ja) | 2001-10-10 | 2001-10-10 | Ｇｍ−Ｃフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124783A true JP2003124783A (ja) | 2003-04-25 |
Family
ID=19131385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001312785A Pending JP2003124783A (ja) | 2001-10-10 | 2001-10-10 | Ｇｍ−Ｃフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6791401B2 (ja) |
| JP (1) | JP2003124783A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007094298A1 (ja) * | 2006-02-17 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | フィルタ回路 |
| JP4844760B2 (ja) * | 2005-11-29 | 2011-12-28 | 日本電気株式会社 | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 |
| TWI788728B (zh) * | 2020-11-11 | 2023-01-01 | 瑞昱半導體股份有限公司 | 校正裝置與方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616052B1 (en) * | 2003-03-04 | 2009-11-10 | National Semicondcutor Corporation | Fast adapting filter |
| US7313201B2 (en) * | 2003-07-28 | 2007-12-25 | Microtune (Texas), L.P. | Multi-range transconductor and method of operation |
| JP2005204204A (ja) * | 2004-01-19 | 2005-07-28 | Nec Electronics Corp | 周波数設定回路 |
| JP2005328260A (ja) * | 2004-05-13 | 2005-11-24 | Mitsubishi Electric Corp | バンドパスフィルタ |
| JP4443424B2 (ja) * | 2005-01-06 | 2010-03-31 | 富士通マイクロエレクトロニクス株式会社 | アナログフィルタ回路 |
| JP2006211021A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | フィルタ回路 |
| US7610029B2 (en) * | 2006-03-31 | 2009-10-27 | Broadcom Corporation | Method for active Gm-C filter gain control |
| KR102296415B1 (ko) * | 2015-02-13 | 2021-09-02 | 한국전자통신연구원 | 넓은 범위의 이득 조절을 제공하는 대역통과 필터 |
| US9768828B2 (en) * | 2015-12-15 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Communication system and method of data communications |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4043807A (en) * | 1974-01-02 | 1977-08-23 | The International Nickel Company, Inc. | Alloy steels |
| FR2520952A1 (fr) * | 1982-02-03 | 1983-08-05 | Trt Telecom Radio Electr | Dispositif de controle automatique de gain (cag) a action rapide |
| JPS62216511A (ja) * | 1986-03-18 | 1987-09-24 | Nec Corp | 自動利得制御装置 |
| US5180450A (en) * | 1990-06-05 | 1993-01-19 | Ferrous Wheel Group Inc. | High performance high strength low alloy wrought steel |
| FR2668169B1 (fr) * | 1990-10-18 | 1993-01-22 | Lorraine Laminage | Acier a soudabilite amelioree. |
| US5304259A (en) * | 1990-12-28 | 1994-04-19 | Nisshin Steel Co., Ltd. | Chromium containing high strength steel sheet excellent in corrosion resistance and workability |
| US5500290A (en) * | 1993-06-29 | 1996-03-19 | Nkk Corporation | Surface treated steel sheet |
| JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
| US5838194A (en) * | 1996-10-17 | 1998-11-17 | Lucent Technologies Inc. | Constant settling time automatic gain control circuits |
| US5987065A (en) * | 1997-06-25 | 1999-11-16 | Pmc-Sierra Ltd. | Adaptive equalizer |
| KR100319302B1 (ko) * | 1999-02-25 | 2002-01-04 | 구마모토 마사히로 | 내식성(耐食性)이 우수한 강재 및 이 강재를 이용한 구조물 |
| WO2001082484A1 (en) * | 2000-04-26 | 2001-11-01 | Sybersay Communications Corporation | Adaptive speech filter |
-
2001
- 2001-10-10 JP JP2001312785A patent/JP2003124783A/ja active Pending
-
2002
- 2002-10-08 US US10/265,664 patent/US6791401B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4844760B2 (ja) * | 2005-11-29 | 2011-12-28 | 日本電気株式会社 | 自動調整回路、フィルタ回路、および周波数特性自動調整方法 |
| WO2007094298A1 (ja) * | 2006-02-17 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | フィルタ回路 |
| TWI788728B (zh) * | 2020-11-11 | 2023-01-01 | 瑞昱半導體股份有限公司 | 校正裝置與方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030067347A1 (en) | 2003-04-10 |
| US6791401B2 (en) | 2004-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823092A (en) | MOS transconductance amplifier for active filters | |
| US6559720B1 (en) | GM-controlled current-isolated indirect-feedback instrumentation amplifier | |
| US7193457B2 (en) | Current-mode instrumentation amplifier gain error correction circuitry | |
| Veeravalli et al. | A CMOS transconductance amplifier architecture with wide tuning range for very low frequency applications | |
| US7368987B2 (en) | Circuit configuration having a feedback operational amplifier | |
| CA2196712C (en) | Resistance bridge and its use in conversion systems | |
| US6335655B1 (en) | Filter circuit | |
| US20060130583A1 (en) | Output amplifier circuit and sensor device using the same | |
| JP2003124783A (ja) | Ｇｍ−Ｃフィルタ | |
| US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| US20220057469A1 (en) | High voltage current sensing circuit with adaptive calibration | |
| Hernes et al. | Distortion in single-, two-and three-stage amplifiers | |
| US6737919B2 (en) | Method and apparatus for calibrating a Gm cell utilizing a replica Gm cell | |
| WO2002087072A2 (en) | Bias method and circuit for distortion reduction | |
| Arbel | Analog signal processing and instrumentation | |
| Maundy et al. | Practical voltage/current-controlled grounded resistor with dynamic range extension | |
| JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
| US20040160245A1 (en) | Linear low noise transconductance cell | |
| Arnaud et al. | Bulk linearization techniques | |
| Kuntman | Simple and accurate nonlinear OTA macromodel for simulation of CMOS OTA-C active filters | |
| US4634996A (en) | Operational amplifier | |
| JP4682419B2 (ja) | 可変利得増幅回路 | |
| JP2023506449A (ja) | 微小な電気信号の正確な測定を実現する増幅回路 | |
| JP2004104269A (ja) | 信号切替器及び同信号切替器を備えた可変利得増幅器 | |
| Cuppens et al. | Simulation of large on-chip capacitors and inductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |