TWI788728B - 校正裝置與方法 - Google Patents

校正裝置與方法 Download PDF

Info

Publication number
TWI788728B
TWI788728B TW109139364A TW109139364A TWI788728B TW I788728 B TWI788728 B TW I788728B TW 109139364 A TW109139364 A TW 109139364A TW 109139364 A TW109139364 A TW 109139364A TW I788728 B TWI788728 B TW I788728B
Authority
TW
Taiwan
Prior art keywords
filter circuit
actual
gain
time constant
input signal
Prior art date
Application number
TW109139364A
Other languages
English (en)
Other versions
TW202220377A (zh
Inventor
凃智展
陳志龍
陳家源
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109139364A priority Critical patent/TWI788728B/zh
Priority to US17/395,551 priority patent/US11424733B2/en
Publication of TW202220377A publication Critical patent/TW202220377A/zh
Application granted granted Critical
Publication of TWI788728B publication Critical patent/TWI788728B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/04—Filter calibration method

Landscapes

  • Networks Using Active Elements (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一種校正裝置，包括一訊號產生器以及一處理器。該訊號產生器用以提供一輸入訊號至一濾波器電路，其中，該濾波器電路具有一實際時間常數，並用以接收該輸入訊號以輸出一輸出訊號。該處理器用以根據該輸出訊號與該輸入訊號計算出一實際增益，比對該實際增益以及一目標增益，以得到一比對結果，並根據該比對結果判斷是否要調整該濾波器電路的該實際時間常數。本揭示內容同時提供一種校正方法。

Description

校正裝置與方法
本揭示內容係有關於一種校正裝置與方法，特別是指一種適用於濾波器電路的校正裝置與方法。
一般來說，濾波器為無線通訊系統內不可或缺的一環。然而，濾波器的頻率響應極有可能因為製程變異而與原先設計的設定值產生偏差，進而影響訊號解調的品質。
為解決上述問題，傳統上會額外提供一校正電路，該校正電路具有與待校正之一濾波器電路相同的時間常數。藉由調整該校正電路中電容之電容值，使該校正電路之時間常數達到一目標值。最終，將與該目標值相對應之電容設定提供給該濾波器電路，以完成校正。然而，上述方法僅能補償電容或電阻因製程變異而造成的偏差，並無法進一步地補償其他元件(例如：運算放大器)因製程變異而造成的偏差。因此，有必要對傳統的校正方法進行改善。
本揭示內容的一態樣為一校正裝置。該校正裝置包括一訊號產生器以及一處理器。該訊號產生器用以提供一輸入訊號至一濾波器電路，其中，該濾波器電路具有一實際時間常數，並用以接收該輸入訊號以輸出一輸出訊號。該處理器用以根據該輸出訊號與該輸入訊號計算出一實際增益，比對該實際增益以及一目標增益，以得到一比對結果，並根據該比對結果判斷是否要調整該濾波器電路的該實際時間常數。本揭示內容同時提供一種校正方法。
本揭示內容的另一態樣為一校正方法。該校正方法包括：提供一輸入訊號至一濾波器電路，其中該濾波器電路具有一實際時間常數；接收來自該濾波器電路的一輸出訊號；根據該輸出訊號與該輸入訊號計算出一實際增益；比對該實際增益以及一目標增益，以得到一比對結果；以及根據該比對結果判斷是否要調整該濾波器電路的該實際時間常數。
綜上，本揭示內容的校正裝置以及校正方法，藉由直接比對濾波器電路的實際增益與目標增益，對濾波器電路進行調整，來補償濾波器電路中各種元件(例如：電阻、電容或運算放大器)因製程變異而產生的偏差。如此一來，濾波器電路便可被校正回原先設計的設定值，以利訊號的解調。
下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示之內容中與特殊內容中的平常意義。
另外，關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
請參閱第1圖，本揭示內容的其中一實施例係關於一校正裝置100。校正裝置100包括一訊號產生器102以及一處理器104，並係用以校正受製程變異影響的一濾波器電路10。
於本實施例中，濾波器電路10可為一帶通濾波器，且係被設計以具有一預設中心頻率f 0以及與預設中心頻率f 0對應之一預設時間常數τ 0。然而，在製程變異的影響下，濾波器電路10的時間常數與原先設計的數值產生了差異，進而導致濾波器電路10的頻寬與中心頻率也與原先設計的數值產生了差異。舉例而言，受製程變異影響的濾波器電路10具有不同於預設時間常數τ 0的一實際時間常數τ 1以及不同於預設中心頻率f 0的一實際中心頻率f 1。
結構上，訊號產生器102耦接於濾波器電路10，而處理器104耦接於訊號產生器102與濾波器電路10。於本實施例中，訊號產生器102可包括一晶體振盪器(圖中未示)以及一低通濾波器(圖中未示)，而處理器104可為中央處理單元或計算器晶片。
為能更好地理解本案，將在以下段落中結合附圖討論校正裝置100的操作。如第1圖所示，訊號產生器102根據來自於處理器104的一指令(圖中未示)提供一輸入訊號V IN至濾波器電路10，其中，輸入訊號V IN的一頻率等同於濾波器電路10原先設計的預設中心頻率f 0。
濾波器電路10接收輸入訊號V IN，以輸出一輸出訊號V OUT至處理器104。處理器104接收輸出訊號V OUT，並根據輸出訊號V OUT與輸入訊號V IN計算出一實際增益gm r。具體而言，處理器104將輸出訊號V OUT除以輸入訊號V IN以產生一比值，並將該比值的絕對值作為實際增益gm r。
於本實施例中，濾波器電路10在原先設計的預設中心頻率f 0處具有一目標增益gm 0。可以理解的是，目標增益gm 0即為濾波器電路10在原先設計的預設中心頻率f 0處所應當具有的最大增益值。舉一個實際應用的例子來說，濾波器電路10被設計在300MHz(即預設中心頻率f 0)處的增益值為1.5(即目標增益gm 0)。也就是說，當輸入訊號V IN的該頻率為300MHz時，理想情況下輸出訊號V OUT在300MHz處的強度應為輸入訊號V IN的1.5倍。
然而，受製程變異影響的濾波器電路10具有不同於預設中心頻率f 0的實際中心頻率f 1。也就是說，濾波器電路10的最大增益值變更為發生在實際中心頻率f 1處。此時，若將具有預設中心頻率f 0的輸入訊號V IN輸入至濾波器電路10，處理器104所計算出的實際增益gm r將不會是濾波器電路10原先設計的最大增益值。以上述實際應用的例子來說，輸出訊號V OUT在300MHz處的強度將未達輸入訊號V IN的1.5倍，換言之，實際增益gm r小於1.5(即目標增益gm 0)。
在實際增益gm r計算出來之後，處理器104可用以比對實際增益gm r以及目標增益gm 0，以得到一比對結果。在理想情況下，處理器104藉由比對實際增益gm r與目標增益gm 0，得到在預設中心頻率f 0處的實際增益gm r等於目標增益gm 0的結果。然而，若濾波器電路10受製程變異影響，處理器104藉由比對實際增益gm r與目標增益gm 0，將得到在預設中心頻率f 0處的實際增益gm r不等於目標增益gm 0的結果。
據此，處理器104更可用以根據該比對結果判斷是否要調整濾波器電路10的時間常數，以將濾波器電路10的頻率響應校正至原先設計的數值。
具體而言，請參閱第2A圖，於本實施例中，濾波器電路10的頻率響應(以虛線示意)受製程變異影響，使得實際中心頻率f 1小於預設中心頻率f 0。如第2A圖所示，處理器104比對實際增益gm r與目標增益gm 0，並得到實際增益gm r小於目標增益gm 0的結果。以上述實際應用的例子來說，實際中心頻率f 1可為小於300MHz的100MHz，而實際增益gm r可為小於1.5的0.75。當實際增益gm r小於目標增益gm 0時，處理器104可用以調整濾波器電路10中至少一電容(圖中未示)之電容值(或者濾波器電路10中至少一電阻(圖中未示)之電阻值)，以調整濾波器電路10的實際時間常數τ 1，進而改變濾波器電路10的實際中心頻率f 1與實際增益gm r。
經過數次比對與調整後，實際增益gm r將愈來愈接近目標增益gm 0。舉例來說，處理器104可以數位之方式將該至少一電容之電容值由64法拉(farad)開始依序調整為32法拉、16法拉、8法拉與4法拉。隨著該至少一電容之電容值逐漸變小，濾波器電路10的實際中心頻率f 1與實際增益gm r也會逐漸變大。以上述實際應用的例子來說，隨著該至少一電容之電容值逐漸變小，實際中心頻率f 1可從100MHz逐漸增加至300MHz，而在預設中心頻率f 0處的實際增益gm r可從0.75逐漸增加至1.5。
接著，請參閱第2B圖，當處理器104比對實際增益gm r與目標增益gm 0，並得到實際增益gm r等於目標增益gm 0的結果時，處理器104便不再調整濾波器電路10的實際時間常數τ 1。此時，經過校正的濾波器電路10的實際時間常數τ 1與實際中心頻率f 1剛好等同於原先設計時的預設時間常數τ 0與預設中心頻率f 0。以上述實際應用的例子來說，在濾波器電路10經過校正後，實際中心頻率f 1可為300MHz，而在預設中心頻率f 0處的實際增益gm r可為1.5。值得注意的是，該至少一電容之電容值即為受製程變異影響的濾波器電路10所需的設定值。
請參閱第3圖，於其他部分實施例中，濾波器電路10的頻率響應(以虛線示意)受製程變異影響，使得實際中心頻率f 1大於預設中心頻率f 0。此時，處理器104比對實際增益gm r與目標增益gm 0，仍得到實際增益gm r小於目標增益gm 0的結果。以上述實際應用的例子來說，實際中心頻率f 1可為大於300MHz的500MHz，而實際增益gm r可為小於1.5的0.75。類似地，處理器104可以數位之方式將該至少一電容之電容值逐漸調大(舉例來說，由4法拉開始依序調整為8法拉、16法拉、32法拉與64法拉)，使濾波器電路10的實際中心頻率f 1逐漸變小，且濾波器電路10的實際增益gm r逐漸變大。以上述實際應用的例子來說，隨著該至少一電容之電容值逐漸變大，實際中心頻率f 1可從500MHz逐漸減少至300MHz，而在預設中心頻率f 0處的實際增益gm r可從0.75逐漸增加至1.5。接著，當處理器104得到實際增益gm r等於目標增益gm 0的結果(如第2B圖所示)時，處理器104便不再調整濾波器電路10的實際時間常數τ 1。此時，該至少一電容之電容值即為受製程變異影響的濾波器電路10所需的設定值。
於其他部分實施例中，處理器104可藉由一數位演算法(例如：二位元搜尋演算法)調整該至少一電容之電容值。
請參閱第4圖，於其他部分實施例中，濾波器電路10可為複數帶通濾波器(Complex Bandpass Filter)包括複數個放大器A、複數個電阻R以及複數個電容C。針對如第4圖所示的濾波器電路10，訊號產生器102所產生的輸入訊號V IN包括一第一差動輸入訊號 (包含第一輸入訊號I in +以及第二輸入訊號I in -)以及一第二差動輸入訊號 (包含第三輸入訊號Q in +以及第四輸入訊號Q in -)，其中，該第一差動輸入訊號之相位與該第二差動輸入訊號之相位相差90度。此外，濾波器電路10輸出的輸出訊號V OUT包括一第一差動輸出訊號 (包含第一輸出訊號I out +以及第二輸出訊號I out -)以及一第二差動輸出訊號(包含第三輸出訊號Q out +以及第四輸出訊號Q out -)。其中，校正裝置100校正如第4圖所示的濾波器電路10的說明類似於上述實施例，故不在此贅述。
請參閱第5圖，其繪示本揭示內容的其中一實施例的校正方法200的流程圖。校正方法200可以在如第1圖所示的校正裝置100上執行。
於步驟S210中，提供輸入訊號V IN至受製程影響的濾波器電路10，其中，濾波器電路10具有一實際時間常數τ 1。於步驟S220中，接收來自濾波器電路10的輸出訊號V OUT。於步驟S230中，根據輸入訊號V IN與輸出訊號V OUT計算出實際增益gm r。
於步驟S240~S260中，比對實際增益gm r與目標增益gm 0(即濾波器電路10在原先設計的預設中心頻率f 0處所具有的最大增益值)，以得到一比對結果，並根據該比對結果判斷是否要調整濾波器電路10的實際時間常數τ 1。具體而言，於步驟S240中，比對實際增益gm r是否等於目標增益gm 0。若該比對結果顯示為「否」，則進入步驟S250，調整濾波器電路10的實際時間常數τ 1。
在調整過濾波器電路10的實際時間常數τ 1後，程序回到步驟S210中，提供輸入訊號V IN至被調整過的濾波器電路10，以再次執行步驟S220~S240。簡言之，只要在步驟S240中得到實際增益gm r不等於目標增益gm 0的結果，就會進入步驟S250中調整濾波器電路10的實際時間常數τ 1，並再次執行步驟S210~S240。
若步驟S240之該比對結果顯示為「是」，則進入步驟S260，不調整濾波器電路10的實際時間常數τ 1(此時的實際時間常數τ 1等於濾波器電路10原先設計的預設時間常數τ 0)，並結束校正方法200。
綜上，本揭示內容的校正裝置100以及校正方法200，藉由直接比對濾波器電路10的實際增益gm r與目標增益gm 0，對濾波器電路10進行調整，來補償濾波器電路10中各種元件(例如：電阻、電容或運算放大器)因製程變異而產生的偏差。如此一來，濾波器電路10便可被校正回原先設計的設定值(即，預設中心頻率f 0、預設時間常數τ 0與目標增益gm 0)，以利訊號的解調。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
10:濾波器電路 100:校正裝置 102:訊號產生器 104:處理器 VIN:輸入訊號 VOUT:輸出訊號 gmr:實際增益 gm0:目標增益 f1:實際中心頻率 f0:預設中心頻率 A:放大器 R:電阻 C:電容 Iin +:第一輸入訊號 Iin -:第二輸入訊號 Qin +:第三輸入訊號 Qin -:第四輸入訊號 Iout +:第一輸出訊號 Iout -:第二輸出訊號 Qout +:第三輸出訊號 Qout -:第四輸出訊號 S210,S220,S230,S240,S250,S260:步驟
第1圖係根據本揭示內容之部分實施例繪示一種校正裝置的方塊圖。 第2A圖係根據本揭示內容之部分實施例繪示一種受製程變異影響的濾波器電路的頻率響應示意圖。 第2B圖係根據本揭示內容之部分實施例繪示一種受製程變異影響的濾波器電路經校正過後的頻率響應示意圖。 第3圖係根據本揭示內容之部分實施例繪示另一種受製程變異影響的濾波器電路的頻率響應示意圖。 第4圖係根據本揭示內容之部分實施例繪示一種濾波器電路的電路圖。 第5圖係根據本揭示內容之部分實施例繪示一種校正方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:濾波器電路
100:校正裝置
102:訊號產生器
104:處理器
VIN:輸入訊號
VOUT:輸出訊號

Claims (6)

  1. 一種校正裝置，包括：一訊號產生器，用以提供一輸入訊號至一濾波器電路，其中，該濾波器電路具有一實際時間常數，並用以接收該輸入訊號以輸出一輸出訊號；以及一處理器，用以將該輸出訊號除以該輸入訊號以產生一比值，用以將該比值的絕對值作為一實際增益，用以比對該實際增益以及一目標增益，以得到一比對結果，並用以根據該比對結果判斷是否要調整該濾波器電路的該實際時間常數；其中當該比對結果顯示該實際增益小於該目標增益時，該處理器調整該濾波器電路的該實際時間常數，以調整該實際增益；其中當該比對結果顯示該實際增益等於該目標增益時，該處理器不調整該濾波器電路的該實際時間常數。
  2. 如請求項1所述之校正裝置，其中該處理器藉由一數位演算法調整該濾波器電路中至少一電容之電容值或者該濾波器電路中至少一電阻之電阻值，以調整該濾波器電路的該實際時間常數。
  3. 如請求項1所述之校正裝置，其中該濾波器電路被設計以具有一預設時間常數以及一預設中心頻率，並在該預設中心頻率處具有該目標增益； 當該比對結果顯示該實際增益等於該目標增益時，該濾波器電路的該實際時間常數等於該預設時間常數，該輸入訊號的一頻率等同於該濾波器電路的該預設中心頻率。
  4. 一種校正方法，包括：提供一輸入訊號至一濾波器電路，其中該濾波器電路具有一實際時間常數；接收來自該濾波器電路的一輸出訊號；將該輸出訊號除以該輸入訊號以產生一比值，並將該比值的絕對值作為一實際增益；比對該實際增益以及一目標增益，以得到一比對結果；以及根據該比對結果判斷是否要調整該濾波器電路的該實際時間常數，其中當該比對結果顯示該實際增益小於該目標增益時，調整該濾波器電路的該實際時間常數，以調整該實際增益，其中當該比對結果顯示該實際增益等於該目標增益時，不調整該濾波器電路的該實際時間常數。
  5. 如請求項4所述之校正方法，其中調整該濾波器電路的該實際時間常數包括：藉由一數位演算法調整該濾波器電路中至少一電容之電容值或者該濾波器電路中至少一電阻之電阻值。
  6. 如請求項4所述之校正方法，其中該濾波器 電路被設計以具有一預設時間常數以及一預設中心頻率，並在該預設中心頻率處具有該目標增益；當該比對結果顯示該實際增益等於該目標增益時，該濾波器電路的該實際時間常數等於該預設時間常數，該輸入訊號的一頻率等同於該濾波器電路的該預設中心頻率。
TW109139364A 2020-11-11 2020-11-11 校正裝置與方法 TWI788728B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109139364A TWI788728B (zh) 2020-11-11 2020-11-11 校正裝置與方法
US17/395,551 US11424733B2 (en) 2020-11-11 2021-08-06 Calibration device and calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109139364A TWI788728B (zh) 2020-11-11 2020-11-11 校正裝置與方法

Publications (2)

Publication Number Publication Date
TW202220377A TW202220377A (zh) 2022-05-16
TWI788728B true TWI788728B (zh) 2023-01-01

Family

ID=81453830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139364A TWI788728B (zh) 2020-11-11 2020-11-11 校正裝置與方法

Country Status (2)

Country Link
US (1) US11424733B2 (zh)
TW (1) TWI788728B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124783A (ja) * 2001-10-10 2003-04-25 Mitsubishi Electric Corp Ｇｍ−Ｃフィルタ
US20060245132A1 (en) * 2005-04-28 2006-11-02 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
US20080169948A1 (en) * 2004-12-03 2008-07-17 Kouji Okamoto Filter Adjustment Circuit
US20110025411A1 (en) * 2008-06-19 2011-02-03 Qualcomm Incorporated Apparatus and Method for Tuning a GM-C Filter
US20160269006A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Waveform shaping filter, integrated circuit, radiation detection device, method for adjusting time constant of waveform shaping filter, and method for adjusting gain of waveform shaping filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724934B2 (ja) * 2001-03-23 2011-07-13 パナソニック株式会社 色信号処理装置
US7761067B1 (en) 2003-05-15 2010-07-20 Marvell International Ltd. Iterative filter circuit calibration
GB2427088B (en) * 2005-06-08 2008-12-24 Zarlink Semiconductor Ltd Radio frequency tuner
US9402132B2 (en) * 2013-10-14 2016-07-26 Qualcomm Incorporated Limiting active noise cancellation output

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124783A (ja) * 2001-10-10 2003-04-25 Mitsubishi Electric Corp Ｇｍ−Ｃフィルタ
US20080169948A1 (en) * 2004-12-03 2008-07-17 Kouji Okamoto Filter Adjustment Circuit
US20060245132A1 (en) * 2005-04-28 2006-11-02 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
US20110025411A1 (en) * 2008-06-19 2011-02-03 Qualcomm Incorporated Apparatus and Method for Tuning a GM-C Filter
US20160269006A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Waveform shaping filter, integrated circuit, radiation detection device, method for adjusting time constant of waveform shaping filter, and method for adjusting gain of waveform shaping filter

Also Published As

Publication number Publication date
US11424733B2 (en) 2022-08-23
US20220149820A1 (en) 2022-05-12
TW202220377A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
US3946328A (en) Functionally tunable active filter
US6891439B2 (en) Circuit and a method for controlling the bias current in a switched capacitor circuit
US7932844B1 (en) Circuits and methods for calibrating a frequency response of a filter
US7738904B1 (en) Systems and methods for calibrating power regulated communication circuitry
US10425062B2 (en) Polyphase filter and filter circuit
US20150048896A1 (en) System and Method for Tuning an RF Circuit
WO2016206384A1 (zh) 晶体振荡器电路、晶体振荡器电路的调谐方法及存储介质
US7301392B2 (en) Tunable resonator for use in active-RC continuous-time filters
TWI788728B (zh) 校正裝置與方法
US11189428B2 (en) Systems and methods for calibrating a tunable component
US10749504B2 (en) Circuit and method for automatically calibrating phase interpolator
CN106330134B (zh) 一种晶体振荡器电路及其调谐方法
US8750364B2 (en) Interpolation of filter coefficients
JP2003524950A (ja) 受信機回路
US9948279B1 (en) Electronic device capable of bandwidth compensation and method thereof
CN114513191A (zh) 校正装置与方法
US4675616A (en) Second order all pass network
JP5787551B2 (ja) 信号受信装置及び信号受信方法
TWI559694B (zh) 參數自動調整系統、電腦程式產品及其參數自動調整之方法
TWI819938B (zh) 多增益級電路及相關的校正方法
US10581414B2 (en) Semiconductor integrated circuit device
CN114337599B (zh) 一种可变带宽有源rc滤波器及其rc阵列设置方法
JP6723476B2 (ja) 可変利得増幅器
JP2002100962A (ja) 周波数特性調整回路
JPS61281613A (ja) アクテイブフイルタの自動調整装置