JP4723215B2 - カットオフ周波数の調整を可能にしたフィルタ回路 - Google Patents

Description

本発明は、カットオフ周波数の調整を容易に行うことができるローパスフィルタまたはハイパスフィルタなどのフィルタ回路、及びフィルタ回路のカットオフ周波数測定方法に関する。

ローパスフィルタやハイパスフィルタを集積回路内に内蔵させることで、高周波ノイズ除去などの種々の信号処理が行われる。ローパスフィルタ及びハイパスフィルタは、それを構成するインピーダンス素子の特性値に応じたカットオフ周波数Ｆｃを有する。このカットオフ周波数Ｆｃは、フィルタ回路を構成するインピーダンス素子の容量値や抵抗値に依存する。一方で、集積回路の回路素子は、製造ばらつきの影響を受けるため、その特性値の変動を避けることができない。従って、集積回路内に内蔵されるフィルタ回路には、カットオフ周波数Ｆｃをチューニングする回路が必要である。例えば、特許文献１には、バンドパスフィルタやローパスフィルタのカットオフ周波数を設定することが記載されている。
特開平６−２５１３０３号公報、例えば図１、５、段落［００３５］。

従来の一般的なカットオフ周波数の設定方法は、フィルタの入力に所定の周波数の正弦波を供給し、その出力信号を監視することで、所定の周波数とフィルタのカットオフ周波数との関係をチェックし、最適のカットオフ周波数が得られるようにフィルタ特性をチューニングすることである。

しかしながら、上記の従来方法によれば、所定の周波数の正弦波を入力してその出力信号を監視する工程を、複数の周波数に対して繰り返し行う必要があり、チューニング工数が多くなる欠点がある。また、正弦波を供給するためには、高価なアナログ信号発生回路が必要になり、テスターのコストアップにもなっている。

そこで、本発明の目的は、カットオフ周波数の調整を簡単に行うことができるローパスフィルタ回路及びハイパスフィルタ回路を提供することにある。

更に、本発明の別の目的は、カットオフ周波数を簡単に検出することができるカットオフ周波数測定方法を提供することにある。

上記の目的を達成するために、本発明の第１の側面によれば、選択可能な複数のインピーダンス素子を有し、選択されたインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路において、周波数が連続的に増加または減少する可変周波数パルスをフィルタ回路の入力に供給するパルス発生回路と、当該可変周波数パルスの入力に対応するフィルタ回路の出力パルスの減衰をチェックし基準値以下に減衰するパルスの位置に基づいて前記複数のインピーダンス素子を選択するインピーダンス素子選択ユニットとを有することを特徴とする。

上記の第１の側面において、好ましい実施例では、インピーダンス素子選択ユニットは、初期状態として所定のインピーダンス素子を選択した状態にし、当該初期状態で出力される出力パルスの前記基準値以下に減衰するパルスに基づいて前記インピーダンス素子の選択状態を変更する。

上記の目的を達成するために、本発明の第２の側面によれば、内蔵されるインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路のカットオフ周波数測定方法において、周波数が連続的に増加または減少する可変周波数パルスを前記フィルタ回路の入力に供給する工程と、前記可変周波数パルスの入力に対応する前記フィルタ回路の出力パルスの減衰をチェックし基準値以下に減衰するパルスの位置に基づいて前記カットオフ周波数を検出する工程とを有する。

上記の第２の側面において、好ましい実施例では、フィルタ回路は、選択可能な複数のインピーダンス素子を有し、前記カットオフ周波数は選択されたインピーダンス素子に依存し、更に、前記検出されたカットオフ周波数に応じて、前記複数のインピーダンス素子を選択する工程を有する。

本発明の第１の側面によれば、周波数が連続的に増加または減少する可変周波数パルスをフィルタ回路に供給するパルス発生回路を有するので、当該可変周波数パルスに対応するフィルタ回路の出力パルスの減衰状態に基づいて、複数のインピーダンス素子を選択し、フィルタ回路を所望のカットオフ周波数にチューニングすることができる。

また、本発明の第２の側面によれば、フィルタ回路の入力に周波数が連続的に増加または減少する可変周波数パルスを入力することで、出力パルスの複数のパルスのうち基準値以下に減衰するパルスの位置に基づいてカットオフ周波数を容易に検出することができる。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図１は、一般的なローパスフィルタとハイパスフィルタの回路例と特性例を示す図である。図１（Ａ）には、ローパスフィルタＬＰＦの回路例と特性例が示されている。入力Ｖｉｎにインピーダンス素子として抵抗Ｒが接続され、それとグランドとの間に容量Ｃが接続されている。そして、入力Ｖｉｎが低周波数の時は容量Ｃのインピーダンス１／ｊωＣが大きく、入力信号が減衰することなく出力Ｖoutに出力され、入力Ｖｉｎが高い周波数になると容量Ｃのインピーダンスが小さくなり、入力信号がグランド側に吸収され減衰する。そのカットオフ周波数Ｆｃは、Ｆｃ＝１／２πＲＣで表される。

図１（Ｂ）には、ハイパスフィルタＨＰＦの回路例と特性例が示されている。このハイパスフィルタ回路は、入力Ｖｉｎにインピーダンス素子として抵抗Ｒと容量Ｃとが設けられる。入力Ｖｉｎが低周波数の時は容量Ｃのインピーダンスが大きく、入力信号が減衰して出力される。一方、入力Ｖｉｎが高い周波数になると容量Ｃのインピーダンスが小さくなり、入力信号が減衰することなく出力される。そのカットオフ周波数Ｆｃは、ローパスフィルタと同様に、Ｆｃ＝１／２πＲＣで表される。

いずれのフィルタ回路においても、インピーダンス素子である抵抗Ｒや容量Ｃの抵抗値及び容量値に依存してカットオフ周波数Ｆｃが決定される。従って、カットオフ周波数Ｆｃのチューニングにおいては、インピーダンス素子Ｒ，Ｃの特性値をチューニングすることが必要になる。

図２は、一般的なローパスフィルタのカットオフ周波数のチューニング方法を説明する図である。ローパスフィルタＬＰＦには、インピーダンス素子として複数の抵抗Ｒ１〜Ｒ４が並列に設けられ、調整回路１０の調整信号Ｓ１０により抵抗群のスイッチの導通・非導通が制御されて、最適のカットオフ周波数に対応する抵抗が選択される。一般的なチューニング方法では、入力端子Ｖｉｎに一定の周波数の正弦波が入力され、その出力信号の減衰量がチェックされる。入力正弦波の周波数を変化させて上記の出力信号の減衰量のチェックを繰り返すことにより、カットオフ周波数を検出することができる。そして、その検出したカットオフ周波数に応じて、抵抗群Ｒ１〜Ｒ４の選択を変更し、再度、一定周波数の入力正弦波に対する出力正弦波の減衰量をチェックし、所望のカットオフ周波数に設定されたことを確認する。

図３は、本実施の形態におけるフィルタ回路のカットオフ周波数の測定方法を説明する図である。図中は、一例としてローパスフィルタＬＰＦが示されている。本実施の形態の測定方法では、フィルタ回路ＬＰＦの入力信号Ｖｉｎとして、周波数が連続的に増加する可変周波数パルスＶｉｎを入力する。そして、その入力される可変周波数パルスに対する出力パルスＶｏｕｔの減衰をチェックし、基準値Ｖｒｅｆ以下のパルスＰ３，Ｐ４を検出する。入力される可変周波数パルスＶｉｎのパルスＰ１〜Ｐ４は、順にその周波数が大きくなる特性を有する。つまり、パルスＰ１〜Ｐ４は、その周期が順に小さくなる関係にある。このように周波数が連続的に増加する可変周波数パルスＶｉｎをローパスフィルタＬＰＦに入力すると、カットオフ周波数Ｆｃより周波数の低いパルスＰ１，Ｐ２は、減衰することなく出力されるが、カットオフ周波数Ｆｃより周波数の高いパルスＰ３，Ｐ４は、基準値Ｖｒｅｆ以下に減衰される。従って、出力パルスにおいて基準値Ｖｒｅｆ以下に減衰するパルスの位置をチェックすることで、ローパスフィルタＬＰＦのカットオフ周波数を簡単に検出することができる。上記の可変周波数パルスをハイパスフィルタに入力する場合は、出力パルスは、例えば、パルスＰ１，Ｐ２で基準値Ｖｒｅｆより減衰し、パルスＰ３，Ｐ４で基準値以上になる。

なお、基準値Ｖｒｅｆは、例えば、入力される可変周波数パルスの振幅値の１／√２倍にするのが望ましい。

本実施の形態において、入力する可変周波数パルス信号Ｖｉｎは、パルスＰ１〜Ｐ４の周波数が連続して減少するようにしても良い。つまり、パルスの周期が連続して増加するようにしても良い。その場合は、ローパスフィルタの場合は、出力パルスは、最初のパルスで基準値以下に減衰し、所定番目のパルスから減衰しない。また、ハイパスフィルタの場合は、その逆になる。

なお、入力する可変周波数パルスは、同じ周波数または周期を有するパルスを２回ずつ繰り返しながら、連続してその周波数を増加または減少させるようにしても良い。そのようにすることで、特に、高い周波数の高いつまり周期の短いパルスに対する減衰量を、検出回路が低速で検出することができる。但し、その場合でも、周波数または周期が連続して変化する可変周波数パルスを１回入力するだけで、フィルタ回路のカットオフ周波数を検出することができる。

本実施の形態のカットオフ周波数検出方法によりカットオフ周波数を簡単に検出することができるので、その検出したカットオフ周波数に応じて、フィルタ回路内の複数のインピーダンス素子の選択状態を変更して、所望のカットオフ周波数になるようにチューニングすることができる。

図４は、本実施の形態におけるカットオフ周波数調整可能なフィルタ回路図である。図４の例は、ローパスフィルタ回路の例であるが、ハイパスフィルタ回路にも適用可能である。本実施の形態では、ローパスフィルタＬＰＦに入力する可変周波数パルスＶｉｎを生成する可変周波数パルス発生回路２０を有する。可変周波数パルス発生回路２０は、トリガ信号ＴＲＧに応答して周波数が連続して増加する可変周波数パルス信号を生成し、ローパスフィルタ回路ＬＰＦに入力する。また、可変周波数パルス信号は電圧クリップ回路２１にも供給され、電圧クリップ回路２１は、可変周波数パルス信号Ｖｉｎの振幅値（電圧値）を基準値Ｖｒｅｆにしたレフェレンスパルス信号Ｐｒｅｆを生成する。

ローパスフィルタＬＰＦのインピーダンス素子群ＩＮＰは、所望の設定値Ｔｉｎが格納されたレジスタ２８の値をデコーダ３０でデコードした選択信号により、初期状態に設定されている。今仮に、設定値Ｔｉｎが「３」だったとする。つまり、可変周波数パルスの第３パルスまで減衰せず第４パルス以降で基準値以下に減衰することを目標値とする。

この初期状態のもとで、ローパスフィルタ回路ＬＰＦは、入力された可変周波数パルス信号Ｖｉｎに対応して出力パルス信号Ｖｏｕｔを出力する。そして、ラッチ機能付きコンパレータ２２は、出力パルス信号Ｖｏｕｔとレファレンスパルス信号Ｐｒｅｆとを比較し、比較結果信号ＣＯＭＰを出力する。出力パルス信号Ｖｏｕｔはコンパレータ２２の正入力端に、レファレンスパルス信号Ｐｒｅｆはコンパレータ２２の負入力端にそれぞれ入力され、コンパレータ２２は、正入力が負入力以上の間は、比較結果信号ＣＯＭＰをＨレベルにし、一旦正入力が負入力未満になると比較結果信号ＣＯＭＰをＬレベルにする。このＬレベルはコンパレータ２２内でラッチされ、その後比較結果信号ＣＯＭＰは固定される。カウンタ回路２４は、比較結果信号ＣＯＭＰがＨレベルの間、レファレンスパルスＰｒｅｆのパルスをカウントする。図４に示された例では、出力パルスＶｏｕｔのパルスＰ１，Ｐ２はカウントされ、パルスＰ３の時点で比較結果信号ＣＯＭＰがＬレベルにされるので、カウント値は「２」でストップする。

カウンタ回路２４のカウント値ＣＮＴは、比較回路２６にて、設定値Ｔｉｎと比較される。前述のとおり設定値Ｔｉｎが「３」であったが、カウント値ＣＮＴは「２」であり、目標よりもカットオフ周波数が低いことが判明している。従って、比較回路２６は、レジスタ２８の設定値Ｔｉｎ＝３をカウント値ＣＮＴ＝２に書き換える。この書き換えられたレジスタ値がデコーダ３０によりデコードされ、レジスタ値＝２に対応するインピーダンス素子が選択される。このインピーダンス素子の選択により、カットオフ周波数がより高くなるように調整される。

この後に、再度トリガ信号ＴＲＧにより可変周波数パルス発生回路２０に可変周波数パルス信号Ｖｉｎを生成させ、フィルタ回路の出力パルスＶｏｕｔとレファレンスパルスＰｒｅｆとの比較をコンパレータ２２が行う。コンパレータ２２は、トリガ信号ＴＲＧに応答して内蔵ラッチ回路はリセットされている。カットオフ周波数がより高く調整された結果、カウンタ値ＣＮＴが「３」になったとする。比較回路２６は、カウンタ値ＣＮＴ＝３と設定値Ｔｉｎ＝３とが一致するため、レジスタ２８の値の変更は行わない。この結果、カットオフ周波数の自動チューニングが終了する。

上記の電圧クリップ回路２１と、コンパレータ２２と、カウンタ回路２４と、比較回路２６と、レジスタ２８と、デコーダ３０とにより、インピーダンス選択ユニットが構成される。このインピーダンス選択ユニットは、ローパスフィルタＬＰＦの出力パルス信号Ｖｏｕｔをチェックし、基準値Ｖｒｅｆより減衰したパルスの位置に応じて、ローパスフィルタＬＰＦのインピーダンス素子ＩＮＰを適宜選択する。つまり、検出されたローパスフィルタのカットオフ周波数が低すぎる場合は、カットオフ周波数を高くするようにインピーダンス素子を変更する。逆に、検出されたカットオフ周波数が高すぎる場合は、カットオフ周波数を低くするようにインピーダンス素子を変更する。このように、インピーダンス選択ユニットは、可変周波数パルス信号に対するフィルタ出力のパルスの減衰量をチェックして、フィルタ回路のインピーダンス素子を最適に選択して、カットオフ周波数をチューニングする。

図４において、フィルタ回路がハイパスフィルタの場合は、その出力パルス信号Ｖｏｕｔの減衰は、逆になる。つまり、パルスＰ１，Ｐ２にて基準値Ｖｒｅｆより減衰し、パルスＰ３，Ｐ４で基準値Ｖｒｅｆまでは減衰しない。従って、コンパレータ２２の比較結果信号ＣＯＭＰのＨレベルとＬレベルとは逆になる。その場合は、比較結果信号ＣＯＭＰの反転信号をカウンタ回路２４に供給すればよい。

更に、図４において、可変周波数パルス信号Ｖｉｎがその周波数が連続して減少する場合は、ローパスフィルタであれば、比較結果信号ＣＯＭＰはＨレベルとＬレベルとが逆になる。従って、その反転信号をカウンタ回路２４に供給する必要がある。一方、ハイパスフィルタであれば、比較結果信号ＣＯＭＰは、図示される通りであり、比較結果信号ＣＯＭＰをそのままカウンタ回路２４に供給することができる。

図５は、本実施の形態における可変周波数パルス発生回路の回路図を示す図である。可変周波数パルス発生回路２０は、トリガ信号ＴＲＧに応答して基準クロックＣＬＫを生成する基準クロック生成回路３２と、その基準クロックＣＬＫを分周する分周器３４とを有する。分周器３４は、例えば複数のフリップフロップを縦列に接続した構成であり、各フリップフロップの出力と分周器の出力との間にスイッチが設けられ、デコーダ３８のデコード信号Ｓ３８により導通制御されたスイッチに対応するフリップフロップの出力が出力される。また、カウンタ３６は、基準クロックＣＬＫをカウントし、そのカウント値がデコーダ３８にてデコードされる。

つまり、図５の可変周波数パルス発生回路は、基準クロックＣＬＫのパルスのカウント値の増大に伴って、分周器３４の分周比が連続的に変化し、パルス毎に周波数が増加する可変周波数パルス信号Ｖｉｎが出力される。分周器３４が複数のフリップフロップを縦列に接続した構成の場合は、分周比は１／２，１／４，１／８，１／１６と変化し、周波数は２倍、４倍、８倍１６倍と増加する。デコーダ３８の出力構成を逆にすることで、パルス毎に周波数が減少する可変周波数パルス信号を生成することもできる。

図６は、図５のフィルタ回路のカットオフ周波数Ｆｃのチューニング方法のフローチャート図である。チューニングのためのトリガ信号ＴＲＧに応答して、可変周波数パルス信号が生成され、フィルタ回路に入力される（Ｓ１０）。そして、フィルタ回路の出力Ｖｏｕｔのパルス電圧が基準電圧Ｖｒｅｆ以下か否かが、コンパレータ２２によりチェックされる（Ｓ１２）。基準電圧Ｖｒｅｆ以下に減衰したパルスが検出されると、そのパルスの位置（順番）により、カットオフ周波数Ｆｃが検出される。カウンタ回路２４のカウント値ＣＮＴが所望の設定値Ｔｉｎ＝３と一致するか否かが、比較回路２６にてチェックされ、不一致であれば、フィルタの抵抗値または容量値が変更される（Ｓ１６）。一致していれば、チューニングが終了する。

カウント値ＣＮＴが設定値Ｔｉｎと一致しない場合、フィルタの抵抗値または容量値が変更される。この変更後に比較回路２６によりトリガ信号ＴＲＧが出力制御され、再度、可変周波数パルス信号がフィルタ回路に入力され、上記と同じチューニング動作が繰り返される。この時に、カウント値ＣＮＴが設定値Ｔｉｎと一致すれば、チューニングが終了する。不一致であれば、一致するまで繰り返される。

図７は、本実施の形態におけるローパスフィルタ回路の回路図である。この回路例では、インピーダンス素子である抵抗素子が複数Ｒ１〜Ｒｎ設けられ、デコーダ３０のデコード信号Ｄ１〜Ｄｎにより導通制御されるトランジスタＱ１〜Ｑｎにより、複数の抵抗素子が選択される。つまり、デコード信号Ｄ１〜Ｄｎのいずれか１つのみがＨレベルになり、他のデコード信号は全てＬレベルになる。その結果、トランジスタＱ１〜Ｑｎのいずれか１つのみが導通する。例えば、デコード信号Ｄ３がＨレベルであれば、トランジスタＱ３が導通し、ローパスフィルタ回路の抵抗成分は、抵抗素子Ｒ３〜Ｒｎの直列回路になる。それに対してデコーダ出力Ｄ２がＨレベルになると、トランジスタＱ２が導通し、抵抗素子Ｒ２〜Ｒｎとその抵抗値は高くなり、カットオフ周波数Ｆｃ＝１／２πＲＣは低くなる。逆にデコーダ出力Ｄ４がＨレベルになると、トランジスタＱ４が導通し、カットオフ周波数は高くなる。

前述の例に当てはめれば、最初の設定値Ｔｉｎ＝３がレジスタ２８に設定され、デコーダ出力Ｄ３がＨレベルになったとする。その初期状態でカウント値ＣＮＴ＝２となり、カットオフ周波数Ｆｃが低すぎることが検出されると、カウント値ＣＮＴ＝２がレジスタ２８に設定され、例えばデコード信号Ｄ４がＨレベルになる。その結果、抵抗はＲ４〜Ｒｎの直列回路と低くなり、カットオフ周波数がより高めに設定される。

図８は、本実施の形態におけるローパスフィルタ回路の別の回路図である。この回路例には、インピーダンス素子として複数の抵抗素子Ｒ１１〜Ｒ１ｎが設けられ、デコーダ３０のデコーダ出力Ｄ１〜Ｄｎにより導通制御されるトランジスタＱ１１〜Ｑ１ｎが設けられている。このデコーダ３０は、レジスタ２８の設定値に対応して、デコーダ出力Ｄ１〜Ｄｋ（ｋは１〜ｎの整数）を全てＨレベルにし、デコーダ出力Ｄｋ＋１〜Ｄｎを全てＬレベルにする。その結果、抵抗Ｒ１１〜Ｒ１ｋの直列回路が抵抗成分になる。抵抗成分を大きくすればカットオフ周波数が低下し、抵抗成分を小さくすればカットオフ周波数が増加する。

図９は、本実施の形態におけるローパスフィルタ回路の別の回路図である。この回路例には、インピーダンス素子として複数の容量素子Ｃ１〜Ｃｎが設けられ、デコーダ３０のデコーダ出力Ｄ１〜Ｄｎにより導通制御されるトランジスタＱ２１〜Ｑ２ｎが設けられている。容量素子Ｃ１〜Ｃｎは、例えばＣ１＞Ｃ２＞...＞Ｃｎの関係を有し、デコーダ出力Ｄ１〜Ｄｎの１つだけがＨレベルになり残りは全てＬレベルになる。例えば、デコーダ出力Ｄ３がＨレベルになると、トランジスタＱ２３のみが導通し、容量Ｃ３のみが接続される。それに対して、デコーダ出力Ｄ２がＨレベルになると、トランジスタＱ２２が導通し、容量Ｃ２（＞Ｃ３）となる。その結果、カットオフ周波数は低下する。

前述の例に当てはめれば、最初の設定値Ｔｉｎ＝３がレジスタ２８に設定され、デコーダ出力Ｄ３がＨレベルになったとする。その初期状態でカウント値ＣＮＴ＝２となり、カットオフ周波数Ｆｃが低すぎることが検出されると、カウント値ＣＮＴ＝２がレジスタ２８に設定され、例えばデコード信号Ｄ４がＨレベルになる。その結果、容量はＣ４（＜Ｃ３）と低くなり、カットオフ周波数がより高めに設定される。

図１０は、本実施の形態におけるハイパスフィルタ回路の回路図である。この回路には、インピーダンス素子として複数の抵抗Ｒ３１〜Ｒ３ｎが設けられ、デコーダ出力Ｄ１〜Ｄｎで制御されるトランジスタＱ３１〜Ｑ３ｎが設けられている。デコーダ出力は１つのみＨレベルになり、他の出力は全てＬレベルになる。例えば、デコーダ出力Ｄ３がＨレベルの時は、トランジスタＱ３３のみが導通し、抵抗Ｒ３３〜Ｒ３ｎの直流回路が抵抗成分となる。デコーダ出力Ｄ４がＨレベルになると、トランジスタＱ３４のみが導通し、抵抗Ｒ３４〜Ｒ３ｎの直流回路が抵抗成分となり、抵抗成分は減少して、カットオフ周波数は増加する。複数の抵抗素子は、図８に示したようなトランジスタ回路により選択される構成にすることもできる。

図１１は、本実施の形態におけるハイパスフィルタ回路の別の回路図である。この回路には、インピーダンス素子として複数の容量素子Ｃ４１〜Ｃ４ｎが設けられ、デコーダ３０のデコーダ出力Ｄ１〜Ｄｎにより導通制御されるトランジスタＱ４１〜Ｑ４ｎが設けられている。容量素子Ｃ４１〜Ｃ４ｎは、例えばＣ４１＞Ｃ４２＞...＞Ｃ４ｎの関係を有し、デコーダ出力Ｄ１〜Ｄｎの１つだけがＨレベルになり残りは全てＬレベルになる。例えば、デコーダ出力Ｄ３がＨレベルになると、トランジスタＱ４３のみが導通し、容量Ｃ４３のみが接続される。それに対して、デコーダ出力Ｄ２がＨレベルになると、トランジスタＱ４２が導通し、容量Ｃ４２（＞Ｃ４３）となる。その結果、カットオフ周波数は低下する。

以上、本実施の形態によれば、フィルタ回路のカットオフ周波数を簡単に検出することができる。また、カットオフ周波数を測定するために、周波数が連続して増加または減少する可変周波数パルス信号をフィルタ回路に与えるだけであり、測定工程の工数が少ない。またパルス信号を生成する回路は、デジタル回路で構成され、従来のような正弦波を生成するアナログ回路よりも低コスト化することができる。

更に、本実施の形態によれば、フィルタ回路に可変周波数パルス発生回路と、インピーダンス素子選択ユニットを設けることで、自動的にフィルタ回路のカットオフ周波数をチューニングすることができる。

なお、上記の実施の形態において、可変周波数パルスに代えて、周波数が連続的に増加または減少する正弦波をフィルタ回路に入力しても、同様にカットオフ周波数を検出することができる。その場合は、フィルタ回路の出力信号も正弦波になるが、その振幅値は、ローパスフィルタであればカットオフ周波数を超える周波数では減衰する。したがって、出力正弦波の振幅が減衰する位置を検出することで、フィルタ回路のカットオフ周波数を検出することができる。また、出力正弦波の振幅が減衰する位置に基づいて、フィルタ回路のインピーダンス素子の選択を変更することで、フィルタ回路を所望のカットオフ周波数にチューニングすることもできる。

以上の実施の形態をまとめると、以下の付記の通りである。

（付記１）選択可能な複数のインピーダンス素子を有し、選択されたインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路において、
前記カットオフ周波数に基づく周波数領域の信号を通過するフィルタ処理回路と、
周波数が連続的に増加または減少する可変周波数パルスを前記フィルタ処理回路の入力に供給するパルス発生回路と、
当該可変周波数パルスの入力に対応する前記フィルタ処理回路の出力パルスの減衰をチェックし、基準値以下に減衰するパルスの位置に基づいて前記複数のインピーダンス素子を選択するインピーダンス素子選択ユニットとを有することを特徴とするフィルタ回路。

（付記２）付記１において、前記インピーダンス素子は、抵抗素子または容量素子であることを特徴とするフィルタ回路。

（付記３）付記１において、前記インピーダンス素子選択ユニットは、前記フィルタ処理回路の出力パルスの振幅値を基準値と比較するコンパレータを有し、当該コンパレータの比較結果が変化するパルスの位置を検出することを特徴とするフィルタ回路。

（付記４）付記３において、前記インピーダンス素子選択ユニットは、前記入力される可変周波数パルス信号の振幅値を前記基準値にした比較パルス信号を生成し、前記コンパレータは、前記フィルタ処理回路の出力パルスの振幅値と前記比較パルス信号の振幅値とを比較することを特徴とするフィルタ回路。

（付記５）付記１において、前記インピーダンス素子選択ユニットは、前記検出したパルスの位置に基づき、前記カットオフ周波数を所望の周波数に変更するように前記複数のインピーダンス素子の選択状態を変更することを特徴とするフィルタ回路。

（付記６）付記１において、前記インピーダンス素子選択ユニットは、初期状態として所定のインピーダンス素子を選択した状態にし、当該初期状態で出力される出力パルスの前記基準値以下に減衰するパルスに基づいて前記インピーダンス素子の選択状態を変更することを特徴とするフィルタ回路。

（付記７）付記１において、前記フィルタ処理回路は、前記カットオフ周波数より低い周波数領域の信号を通過させ高い周波数領域の信号を減衰させるローパスフィルタ、または前記カットオフ周波数より高い周波数領域の信号を通過させ低い周波数領域の信号を減衰させるハイパスフィルタであることを特徴とするフィルタ回路。

（付記８）付記１において、前記可変周波数パルスは、周波数が連続的に変化する複数のパルス群を有し、当該パルス群は同じ周波数を有する複数のパルスを有することを特徴とするフィルタ回路。

（付記９）内蔵されるインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路のカットオフ周波数測定方法において、
周波数が連続的に増加または減少する可変周波数パルスを前記フィルタ回路の入力に供給する工程と、
前記可変周波数パルスの入力に対応するフィルタ回路の出力パルスの減衰をチェックし、基準値以下に減衰するパルスの位置に基づいて前記カットオフ周波数を検出する工程とを有することを特徴とするフィルタ回路のカットオフ周波数測定方法。

（付記１０）付記９において、前記フィルタ回路は、選択可能な複数のインピーダンス素子を有し、前記カットオフ周波数は選択されたインピーダンス素子に依存し、
更に、前記検出されたカットオフ周波数に応じて、前記複数のインピーダンス素子を選択する工程を有することを特徴とするフィルタ回路のカットオフ周波数測定方法。

（付記１１）選択可能な複数のインピーダンス素子を有し、選択されたインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路において、
前記カットオフ周波数に基づく周波数領域の信号を通過するフィルタ回路と、
周波数が連続的に増加または減少する可変周波数信号を前記フィルタ回路の入力に供給するパルス発生回路と、
当該可変周波数信号の入力に対応する前記フィルタ回路の出力信号の減衰をチェックし、基準値以下に減衰する前記出力信号の位置に基づいて前記複数のインピーダンス素子を選択するインピーダンス素子選択ユニットとを有することを特徴とするフィルタ回路。

（付記１２）付記１１において、前記可変周波数信号は、周波数が連続的に変化する正弦波または周波数が連続的に変化するパルス信号であることを特徴とするフィルタ回路。

一般的なローパスフィルタとハイパスフィルタの回路例と特性例を示す図である。 一般的なローパスフィルタのカットオフ周波数のチューニング方法を説明する図である。 本実施の形態におけるフィルタ回路のカットオフ周波数の測定方法を説明する図である。 本実施の形態におけるカットオフ周波数調整可能なフィルタ回路図である。 本実施の形態における可変周波数パルス発生回路の回路図を示す図である。 図５のフィルタ回路のカットオフ周波数Ｆｃのチューニング方法のフローチャート図である。 本実施の形態におけるローパスフィルタ回路の回路図である。 本実施の形態におけるローパスフィルタ回路の別の回路図である。 本実施の形態におけるローパスフィルタ回路の別の回路図である。 本実施の形態におけるハイパスフィルタ回路の回路図である。 本実施の形態におけるハイパスフィルタ回路の別の回路図である。

符号の説明

ＬＰＦ：ローパスフィルタ回路、フィルタ回路、ＩＮＰ：インピーダンス素子群
Ｖｉｎ：可変周波数パルス信号、Ｖｏｕｔ：出力パルス信号
２０：可変周波数パルス発生回路、２２：コンパレータ、ＣＯＭＰ：比較結果信号
２４：カウンタ回路、ＣＮＴ：カウント値

Claims (9)

1. 選択可能な複数のインピーダンス素子を有し、選択されたインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路において、
   前記カットオフ周波数に基づく周波数領域の信号を通過するフィルタ処理回路と、
   各パルスの周期が順番に減少して該各パルスの周波数が連続的に増加する、もしくは前記各パルスの周期が順番に増加して該各パルスの周波数が連続的に減少する複数のパルスを有する可変周波数パルスを前記フィルタ処理回路の入力に供給するパルス発生回路と、
   当該複数のパルスを有する可変周波数パルスの入力に対応する前記フィルタ処理回路から出力される複数の出力パルスの減衰をチェックし、基準値以下に減衰するパルスの前記複数の出力パルス内における位置に基づいて前記複数のインピーダンス素子を選択するインピーダンス素子選択ユニットとを有することを特徴とするフィルタ回路。
2. 請求項１において、前記インピーダンス素子選択ユニットは、前記フィルタ処理回路の出力パルスの振幅値を基準値と比較するコンパレータを有し、当該コンパレータの比較結果が変化するパルスの位置を検出することを特徴とするフィルタ回路。
3. 請求項２において、前記インピーダンス素子選択ユニットは、前記入力される可変周波数パルス信号の振幅値を前記基準値にした比較パルス信号を生成し、前記コンパレータは、前記フィルタ処理回路の出力パルスの振幅値と前記比較パルス信号の振幅値とを比較することを特徴とするフィルタ回路。
4. 請求項１において、前記インピーダンス素子選択ユニットは、前記検出したパルスの位置に基づき、前記カットオフ周波数を所望の周波数に変更するように前記複数のインピーダンス素子の選択状態を変更することを特徴とするフィルタ回路。
5. 請求項１において、前記インピーダンス素子選択ユニットは、初期状態として所定のインピーダンス素子を選択した状態にし、当該初期状態で出力される出力パルスの前記基準値以下に減衰するパルスに基づいて前記インピーダンス素子の選択状態を変更することを特徴とするフィルタ回路。
6. 請求項１において、前記フィルタ処理回路は、前記カットオフ周波数より低い周波数領域の信号を通過させ高い周波数領域の信号を減衰させるローパスフィルタ、または前記カットオフ周波数より高い周波数領域の信号を通過させ低い周波数領域の信号を減衰させるハイパスフィルタであることを特徴とするフィルタ回路。
7. 内蔵されるインピーダンス素子に依存するカットオフ周波数を有するフィルタ回路のカットオフ周波数測定方法において、
   各パルスの周期が順番に減少して該各パルスの周波数が連続的に増加する、もしくは前記各パルスの周期が順番に増加して該各パルスの周波数が連続的に減少する複数のパルスを有する可変周波数パルスを前記フィルタ回路の入力に供給する工程と、
   前記複数のパルスを有する可変周波数パルスの入力に対応する前記フィルタ回路から出力される複数の出力パルスの減衰をチェックし、基準値以下に減衰するパルスの前記複数の出力パルス内における位置に基づいて前記カットオフ周波数を検出する工程とを有することを特徴とするフィルタ回路のカットオフ周波数測定方法。
8. 請求項７において、前記フィルタ回路は、選択可能な複数のインピーダンス素子を有し、前記カットオフ周波数は選択されたインピーダンス素子に依存し、
   更に、前記検出されたカットオフ周波数に応じて、前記複数のインピーダンス素子を選択する工程を有することを特徴とするフィルタ回路のカットオフ周波数測定方法。
9. 請求項２において、前記コンパレータの前記比較結果が前記基準値以上である期間をカウントし、前記比較結果が前記基準値以下になった時点でカウントを終了し、カウント値に基づいて前記複数のインピーダンス素子を選択することを特徴とするフィルタ回路。

Images