JP2000013168A - ９０度移相回路 - Google Patents
９０度移相回路Info
- Publication number
- JP2000013168A JP2000013168A JP10174350A JP17435098A JP2000013168A JP 2000013168 A JP2000013168 A JP 2000013168A JP 10174350 A JP10174350 A JP 10174350A JP 17435098 A JP17435098 A JP 17435098A JP 2000013168 A JP2000013168 A JP 2000013168A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- output
- variable
- phase shift
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 振幅誤差低減のためのリミッタアンプを不要
とし、位相誤差及び振幅誤差がともに小さく且つ高精度
な９０度移相回路を提供する。 【解決手段】 ハイパスフィルタ２２及びローパスフィ
ルタ２３を有するＣＲ−ＲＣ型の９０度移相回路２１に
おいて、ハイパスフィルタ２２及びローパスフィルタ２
３の各出力相互のレベル差を検出するレベル比較回路２
４を配設し、このレベル比較回路２４によって検出され
たレベル差でハイパスフィルタ２２及びローパスフィル
タ２３の遮断周波数をフィードバック制御する。これに
より、製造バラツキがあるような場合でも、ハイパスフ
ィルタ２２及びローパスフィルタ２３の各出力相互の位
相誤差及び振幅差を抑制することができる。
とし、位相誤差及び振幅誤差がともに小さく且つ高精度
な９０度移相回路を提供する。 【解決手段】 ハイパスフィルタ２２及びローパスフィ
ルタ２３を有するＣＲ−ＲＣ型の９０度移相回路２１に
おいて、ハイパスフィルタ２２及びローパスフィルタ２
３の各出力相互のレベル差を検出するレベル比較回路２
４を配設し、このレベル比較回路２４によって検出され
たレベル差でハイパスフィルタ２２及びローパスフィル
タ２３の遮断周波数をフィードバック制御する。これに
より、製造バラツキがあるような場合でも、ハイパスフ
ィルタ２２及びローパスフィルタ２３の各出力相互の位
相誤差及び振幅差を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、９０度移相回路に
関し、特に、無線通信システムにおける直交変復調器で
使用される高精度なＣＲ−ＲＣ型の９０度移相回路に関
する。
関し、特に、無線通信システムにおける直交変復調器で
使用される高精度なＣＲ−ＲＣ型の９０度移相回路に関
する。
【０００２】
【従来の技術】図６は、従来の９０度移相回路を示すブ
ロック図である。９０度移相回路１１は、夫々が容量Ｃ
及び抵抗Ｒから成るハイパスフィルタ１２及びローパス
フィルタ１３と、ハイパスフィルタ１２の出力に接続さ
れたリミッタアンプ１４と、ローパスフィルタ１３の出
力に接続されたリミッタアンプ１５とを備えている。ハ
イパスフィルタ１１及びローパスフィルタ１２に共通の
入力端子から入力された角周波数ωの信号は、ハイパス
フィルタ１２を通過すると位相が進み、また、ローパス
フィルタ１３を通過すると位相が遅れる。ハイパスフィ
ルタ１２の出力電圧Ｖ１とローパスフィルタ１３の出力
電圧Ｖ２との比は、簡単な計算により、 Ｖ１／Ｖ２ ＝ ｊ・ω・Ｃ・Ｒ となる。
ロック図である。９０度移相回路１１は、夫々が容量Ｃ
及び抵抗Ｒから成るハイパスフィルタ１２及びローパス
フィルタ１３と、ハイパスフィルタ１２の出力に接続さ
れたリミッタアンプ１４と、ローパスフィルタ１３の出
力に接続されたリミッタアンプ１５とを備えている。ハ
イパスフィルタ１１及びローパスフィルタ１２に共通の
入力端子から入力された角周波数ωの信号は、ハイパス
フィルタ１２を通過すると位相が進み、また、ローパス
フィルタ１３を通過すると位相が遅れる。ハイパスフィ
ルタ１２の出力電圧Ｖ１とローパスフィルタ１３の出力
電圧Ｖ２との比は、簡単な計算により、 Ｖ１／Ｖ２ ＝ ｊ・ω・Ｃ・Ｒ となる。
【０００３】すなわち、出力電圧Ｖ１とＶ２との位相差
は、角周波数ωに依存せずに９０度となる。実際の位相
誤差は、Ｃの相対精度並びにＲの相対精度で決まるが、
半導体集積回路技術を適用すれば、これらの相対精度は
通常高く、位相誤差を低く抑えることが可能である。一
方、出力電圧Ｖ１及びＶ２の振幅比は、次式 ω・Ｃ・Ｒ ＝ １ を満足するωでのみ一致する。したがって、所望の周波
数における振幅誤差は、Ｃの絶対精度、並びにＲの絶対
精度で決まることになる。そこで、上記従来の９０度移
相回路では、ハイパスフィルタ１２及びローパスフィル
タ１３の各出力にリミッタアンプ１４、１５を挿入して
出力振幅の差を吸収し、ある程度の製造バラツキが生じ
た場合でも振幅誤差を低く抑えていた。
は、角周波数ωに依存せずに９０度となる。実際の位相
誤差は、Ｃの相対精度並びにＲの相対精度で決まるが、
半導体集積回路技術を適用すれば、これらの相対精度は
通常高く、位相誤差を低く抑えることが可能である。一
方、出力電圧Ｖ１及びＶ２の振幅比は、次式 ω・Ｃ・Ｒ ＝ １ を満足するωでのみ一致する。したがって、所望の周波
数における振幅誤差は、Ｃの絶対精度、並びにＲの絶対
精度で決まることになる。そこで、上記従来の９０度移
相回路では、ハイパスフィルタ１２及びローパスフィル
タ１３の各出力にリミッタアンプ１４、１５を挿入して
出力振幅の差を吸収し、ある程度の製造バラツキが生じ
た場合でも振幅誤差を低く抑えていた。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の９
０度移相回路では、リミッタアンプ１４、１５の出力位
相が入力振幅依存性（いわゆるＡＭ／ＰＭ変換誤差）を
少なからず有しているため、振幅誤差は吸収できるもの
の、その際に位相誤差を生じる。これにより、リミッタ
アンプ１４及び１５の存在が、新たな位相誤差を引き起
こす結果を招く。
０度移相回路では、リミッタアンプ１４、１５の出力位
相が入力振幅依存性（いわゆるＡＭ／ＰＭ変換誤差）を
少なからず有しているため、振幅誤差は吸収できるもの
の、その際に位相誤差を生じる。これにより、リミッタ
アンプ１４及び１５の存在が、新たな位相誤差を引き起
こす結果を招く。
【０００５】本発明は、上記に鑑み、従来の９０度移相
回路における振幅誤差低減のためのリミッタアンプを不
要とし、位相誤差及び振幅誤差がともに小さく且つ高精
度な９０度移相回路を提供することを目的とする。
回路における振幅誤差低減のためのリミッタアンプを不
要とし、位相誤差及び振幅誤差がともに小さく且つ高精
度な９０度移相回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の９０度移相回路は、ハイパスフィルタ及び
ローパスフィルタを有するＣＲ−ＲＣ型の９０度移相回
路において、前記ハイパスフィルタ及び前記ローパスフ
ィルタの各出力相互のレベル差を検出するレベル比較回
路を備え、前記レベル比較回路によって検出されたレベ
ル差で、前記ハイパスフィルタ及び前記ローパスフィル
タの遮断周波数をフィードバック制御することを特徴と
する。
に、本発明の９０度移相回路は、ハイパスフィルタ及び
ローパスフィルタを有するＣＲ−ＲＣ型の９０度移相回
路において、前記ハイパスフィルタ及び前記ローパスフ
ィルタの各出力相互のレベル差を検出するレベル比較回
路を備え、前記レベル比較回路によって検出されたレベ
ル差で、前記ハイパスフィルタ及び前記ローパスフィル
タの遮断周波数をフィードバック制御することを特徴と
する。
【０００７】本発明の９０度移相回路では、ローパスフ
ィルタの同相出力及びハイパスフィルタの直交出力のレ
ベルを相互に比較し、相互のレベル差で、ハイパスフィ
ルタ及びローパスフィルタの遮断周波数をフィードバッ
ク制御する。これにより、製造バラツキがあるような場
合でも、ローパスフィルタ及びハイパスフィルタの各出
力相互の位相誤差及び振幅差を抑制することができる。
ィルタの同相出力及びハイパスフィルタの直交出力のレ
ベルを相互に比較し、相互のレベル差で、ハイパスフィ
ルタ及びローパスフィルタの遮断周波数をフィードバッ
ク制御する。これにより、製造バラツキがあるような場
合でも、ローパスフィルタ及びハイパスフィルタの各出
力相互の位相誤差及び振幅差を抑制することができる。
【０００８】ここで、前記ハイパスフィルタが、入出力
間に直列接続された第１可変容量及び並列接続された第
１固定抵抗から成り、前記ローパスフィルタが、入出力
間に直列接続された第２固定抵抗及び並列接続された第
２可変容量から成り、前記レベル比較回路の出力が前記
第１及び第２可変容量の各制御端子に夫々接続されるこ
とが好ましい。この場合、第１及び第２可変容量の値を
夫々変更することによって、ハイパスフィルタ及びロー
パスフィルタの遮断周波数を制御することができる。
間に直列接続された第１可変容量及び並列接続された第
１固定抵抗から成り、前記ローパスフィルタが、入出力
間に直列接続された第２固定抵抗及び並列接続された第
２可変容量から成り、前記レベル比較回路の出力が前記
第１及び第２可変容量の各制御端子に夫々接続されるこ
とが好ましい。この場合、第１及び第２可変容量の値を
夫々変更することによって、ハイパスフィルタ及びロー
パスフィルタの遮断周波数を制御することができる。
【０００９】或いは、上記に代えて、前記ハイパスフィ
ルタが、入出力間に直列接続された第１固定容量及び並
列接続された第１可変抵抗から成り、前記ローパスフィ
ルタが、入出力間に直列接続された第２可変抵抗及び並
列接続された第２固定容量から成り、前記レベル比較回
路の出力が前記第１及び第２可変抵抗の各制御端子に夫
々接続されることも好ましい態様である。この場合に
も、第１及び第２可変抵抗の値を夫々変更することによ
って、ハイパスフィルタ及びローパスフィルタの遮断周
波数を制御することができる。
ルタが、入出力間に直列接続された第１固定容量及び並
列接続された第１可変抵抗から成り、前記ローパスフィ
ルタが、入出力間に直列接続された第２可変抵抗及び並
列接続された第２固定容量から成り、前記レベル比較回
路の出力が前記第１及び第２可変抵抗の各制御端子に夫
々接続されることも好ましい態様である。この場合に
も、第１及び第２可変抵抗の値を夫々変更することによ
って、ハイパスフィルタ及びローパスフィルタの遮断周
波数を制御することができる。
【００１０】また、上記に代えて、前記ハイパスフィル
タが、入出力間に直列接続された第１可変容量及び並列
接続された第１可変抵抗から成り、前記ローパスフィル
タが、入出力間に直列接続された第２可変抵抗及び並列
接続された第２可変容量から成り、前記レベル比較回路
の出力が、前記第１及び第２可変容量、並びに前記第１
及び第２可変抵抗の各制御端子に夫々接続されることも
好ましい態様である。これによると、可変容量のみ或い
は可変抵抗のみを制御する場合に比して、より広い周波
数範囲で遮断周波数を調整でき、より大きな製造バラツ
キに対処することができる。
タが、入出力間に直列接続された第１可変容量及び並列
接続された第１可変抵抗から成り、前記ローパスフィル
タが、入出力間に直列接続された第２可変抵抗及び並列
接続された第２可変容量から成り、前記レベル比較回路
の出力が、前記第１及び第２可変容量、並びに前記第１
及び第２可変抵抗の各制御端子に夫々接続されることも
好ましい態様である。これによると、可変容量のみ或い
は可変抵抗のみを制御する場合に比して、より広い周波
数範囲で遮断周波数を調整でき、より大きな製造バラツ
キに対処することができる。
【００１１】更に、前記第１及び第２可変容量は、入力
端子と出力端子との間に相互に並列に配設され且つ相互
に静電容量が異なる複数の補正用固定容量と、前記複数
の補正用固定容量の内の所定数の固定容量と該所定数の
補正用固定容量に夫々対応する入力端子又は出力端子と
の間に夫々配設されたスイッチと、前記各スイッチを所
定の組合わせでオン／オフする切換え手段とを備えるこ
とことが好ましい。この場合、補正用固定容量の各静電
容量を小さく設定し、且つ切換え手段による切換えパタ
ーンを増加させれば、広い周波数範囲で遮断周波数を一
層精度良く設定し、より大きな製造バラツキに対しても
対処することができる。
端子と出力端子との間に相互に並列に配設され且つ相互
に静電容量が異なる複数の補正用固定容量と、前記複数
の補正用固定容量の内の所定数の固定容量と該所定数の
補正用固定容量に夫々対応する入力端子又は出力端子と
の間に夫々配設されたスイッチと、前記各スイッチを所
定の組合わせでオン／オフする切換え手段とを備えるこ
とことが好ましい。この場合、補正用固定容量の各静電
容量を小さく設定し、且つ切換え手段による切換えパタ
ーンを増加させれば、広い周波数範囲で遮断周波数を一
層精度良く設定し、より大きな製造バラツキに対しても
対処することができる。
【００１２】或いは、上記に代えて、前記第１及び第２
可変抵抗は、入力端子と出力端子との間に相互に並列に
配設され且つ相互に抵抗値が異なる複数の補正用固定抵
抗と、前記複数の補正用固定抵抗の内の所定数の固定抵
抗と該所定数の補正用固定抵抗に夫々対応する入力端子
又は出力端子との間に夫々配設されたスイッチと、前記
各スイッチを所定の組合わせでオン／オフする切換え手
段とを備えることも好ましい態様である。この場合に
も、広い周波数範囲で遮断周波数を一層精度良く設定
し、より大きな製造バラツキに対しても対処することが
できる。
可変抵抗は、入力端子と出力端子との間に相互に並列に
配設され且つ相互に抵抗値が異なる複数の補正用固定抵
抗と、前記複数の補正用固定抵抗の内の所定数の固定抵
抗と該所定数の補正用固定抵抗に夫々対応する入力端子
又は出力端子との間に夫々配設されたスイッチと、前記
各スイッチを所定の組合わせでオン／オフする切換え手
段とを備えることも好ましい態様である。この場合に
も、広い周波数範囲で遮断周波数を一層精度良く設定
し、より大きな製造バラツキに対しても対処することが
できる。
【００１３】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
ＣＲ−ＲＣ型の９０度移相回路を示すブロック図であ
る。９０度移相回路２１は、ハイパスフィルタ２２、ロ
ーパスフィルタ２３、及びレベル比較回路２４とから構
成されている。
に説明する。図１は、本発明の第１実施形態例における
ＣＲ−ＲＣ型の９０度移相回路を示すブロック図であ
る。９０度移相回路２１は、ハイパスフィルタ２２、ロ
ーパスフィルタ２３、及びレベル比較回路２４とから構
成されている。
【００１４】９０度移相回路２１は、夫々が容量Ｃ及び
抵抗Ｒから成るハイパスフィルタ２２及びローパスフィ
ルタ２３と、レベル比較回路２４とを有している。ハイ
パスフィルタ２２に入力された信号は位相が進み、出力
Ｑが得られる。一方、ローパスフィルタ２３に入力され
た信号は位相が遅れ、出力Ｉが得られる。出力Ｑと出力
Ｉとの位相差は、次式 Ｖ１／Ｖ２ ＝ ｊ・ω・Ｃ・Ｒ により常に９０度となる。ハイパスフィルタ２１及びロ
ーパスフィルタ２２の遮断周波数が製造バラツキにより
所望の周波数より高くなった場合に、出力Ｉの振幅が出
力Ｑの振幅よりも大きくなる。逆に、ハイパスフィルタ
２２及びローパスフィルタ２３の遮断周波数が所望の周
波数より低くなった場合に、出力Ｑの振幅が出力Ｉの振
幅より大きくなる。
抵抗Ｒから成るハイパスフィルタ２２及びローパスフィ
ルタ２３と、レベル比較回路２４とを有している。ハイ
パスフィルタ２２に入力された信号は位相が進み、出力
Ｑが得られる。一方、ローパスフィルタ２３に入力され
た信号は位相が遅れ、出力Ｉが得られる。出力Ｑと出力
Ｉとの位相差は、次式 Ｖ１／Ｖ２ ＝ ｊ・ω・Ｃ・Ｒ により常に９０度となる。ハイパスフィルタ２１及びロ
ーパスフィルタ２２の遮断周波数が製造バラツキにより
所望の周波数より高くなった場合に、出力Ｉの振幅が出
力Ｑの振幅よりも大きくなる。逆に、ハイパスフィルタ
２２及びローパスフィルタ２３の遮断周波数が所望の周
波数より低くなった場合に、出力Ｑの振幅が出力Ｉの振
幅より大きくなる。
【００１５】これらの振幅をレベル比較回路２４に入力
し、このレベル比較回路２４で検出されたレベル差で、
ｆｃ=１／２πＲＣで定義されるハイパスフィルタ２２
及びローパスフィルタ２３の各遮断周波数をフィードバ
ック制御する。つまり、ハイパスフィルタ２２及びロー
パスフィルタ２３の各出力Ｑ、Ｉをレベル比較回路２４
に夫々入力し、出力Ｉの振幅が出力Ｑの振幅より大きい
場合には、遮断周波数を低くするようにフィルタ２２、
２３にフィードバックする。一方、出力Ｑの振幅が出力
Ｉの振幅より大きい場合には、遮断周波数を高くするよ
うにフィルタ２２、２３にフィードバックする。これに
より、製造バラツキがある場合でも、相互に振幅が等し
く且つ位相差が９０度の出力Ｑ及び出力Ｉを得ることが
できる。
し、このレベル比較回路２４で検出されたレベル差で、
ｆｃ=１／２πＲＣで定義されるハイパスフィルタ２２
及びローパスフィルタ２３の各遮断周波数をフィードバ
ック制御する。つまり、ハイパスフィルタ２２及びロー
パスフィルタ２３の各出力Ｑ、Ｉをレベル比較回路２４
に夫々入力し、出力Ｉの振幅が出力Ｑの振幅より大きい
場合には、遮断周波数を低くするようにフィルタ２２、
２３にフィードバックする。一方、出力Ｑの振幅が出力
Ｉの振幅より大きい場合には、遮断周波数を高くするよ
うにフィルタ２２、２３にフィードバックする。これに
より、製造バラツキがある場合でも、相互に振幅が等し
く且つ位相差が９０度の出力Ｑ及び出力Ｉを得ることが
できる。
【００１６】
【実施例】実施例１ 図２は、本実施例における９０度移相回路を示すブロッ
ク図である。９０度移相回路２１ａは、入出力間に直列
接続された可変容量２６と並列接続された固定抵抗２７
とから成るハイパスフィルタ２２と、入出力間に直列接
続された固定抵抗２８と並列接続された可変容量２９と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
ク図である。９０度移相回路２１ａは、入出力間に直列
接続された可変容量２６と並列接続された固定抵抗２７
とから成るハイパスフィルタ２２と、入出力間に直列接
続された固定抵抗２８と並列接続された可変容量２９と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
【００１７】ハイパスフィルタ２２及びローパスフィル
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数を低くするために、可変容量２６、２９を増大させ
る。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大きいと
きには、遮断周波数を高くするために、可変容量２６、
２９を減少させる。このフィードバック効果により、製
造バラツキがある場合でも、所望の周波数で振幅が等し
く且つ９０度の位相差を有する出力Ｑ及び出力Ｉを得る
ことができる。
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数を低くするために、可変容量２６、２９を増大させ
る。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大きいと
きには、遮断周波数を高くするために、可変容量２６、
２９を減少させる。このフィードバック効果により、製
造バラツキがある場合でも、所望の周波数で振幅が等し
く且つ９０度の位相差を有する出力Ｑ及び出力Ｉを得る
ことができる。
【００１８】実施例２ 図３は、本実施例における９０度移相回路を示すブロッ
ク図である。９０度移相回路２１ｂは、入出力間に直列
接続された固定容量３０と並列接続された可変抵抗３１
とから成るハイパスフィルタ２２と、入出力間に直列接
続された可変抵抗３２と並列接続された固定容量３３と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
ク図である。９０度移相回路２１ｂは、入出力間に直列
接続された固定容量３０と並列接続された可変抵抗３１
とから成るハイパスフィルタ２２と、入出力間に直列接
続された可変抵抗３２と並列接続された固定容量３３と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
【００１９】ハイパスフィルタ２２及びローパスフィル
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数が低くなるように、可変抵抗３１、３２を増大させ
る。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大きいと
きには、遮断周波数が高くなるように、可変抵抗３１、
３２を減少させる。このフィードバック効果により、製
造バラツキがある場合でも、所望の周波数で振幅が等し
く且つ９０度の位相差を有する出力Ｑ及び出力Ｉを得る
ことができる。
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数が低くなるように、可変抵抗３１、３２を増大させ
る。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大きいと
きには、遮断周波数が高くなるように、可変抵抗３１、
３２を減少させる。このフィードバック効果により、製
造バラツキがある場合でも、所望の周波数で振幅が等し
く且つ９０度の位相差を有する出力Ｑ及び出力Ｉを得る
ことができる。
【００２０】実施例３ 図４は、本実施例における９０度移相回路を示すブロッ
ク図である。９０度移相回路２１ｃは、入出力間に直列
接続された可変容量３４と並列接続された可変抵抗３５
とから成るハイパスフィルタ２２と、入出力間に直列接
続された可変抵抗３６と並列接続された可変容量３７と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
ク図である。９０度移相回路２１ｃは、入出力間に直列
接続された可変容量３４と並列接続された可変抵抗３５
とから成るハイパスフィルタ２２と、入出力間に直列接
続された可変抵抗３６と並列接続された可変容量３７と
から成るローパスフィルタ２３と、レベル比較回路２４
とを有する。
【００２１】ハイパスフィルタ２２及びローパスフィル
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数を低くするように、可変容量（３４、３７）、及
び、可変抵抗（３５、３６）の内の少なくとも一方を増
大させる。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大
きいときには、遮断周波数を高くするように、可変容量
（３４、３７）、及び、可変抵抗（３５、３６）の内の
少なくとも一方を減少させる。このフィードバック効果
により、製造バラツキが生じた場合でも、所望の周波数
で振幅が等しく且つ９０度の位相差を有する出力Ｑ及び
出力Ｉを得ることができる。
タ２３の各出力Ｑ、Ｉをレベル比較回路２４に夫々入力
する。この際に、出力Ｉの振幅が出力Ｑの振幅よりも大
きいときには、ｆｃ=１／２πＲＣで定義される遮断周
波数を低くするように、可変容量（３４、３７）、及
び、可変抵抗（３５、３６）の内の少なくとも一方を増
大させる。逆に、出力Ｑの振幅が出力Ｉの振幅よりも大
きいときには、遮断周波数を高くするように、可変容量
（３４、３７）、及び、可変抵抗（３５、３６）の内の
少なくとも一方を減少させる。このフィードバック効果
により、製造バラツキが生じた場合でも、所望の周波数
で振幅が等しく且つ９０度の位相差を有する出力Ｑ及び
出力Ｉを得ることができる。
【００２２】本実施例においては、可変容量（３４、３
７）、及び、可変抵抗（３５、３６）の少なくとも１組
を制御するので、実施例１において可変容量２６、２９
のみを制御し、或いは、実施例２において可変抵抗３
１、３２のみを制御する場合に比して、より広い周波数
範囲で遮断周波数を調整することができる。従って、一
層大きな製造バラツキに対処することができる。
７）、及び、可変抵抗（３５、３６）の少なくとも１組
を制御するので、実施例１において可変容量２６、２９
のみを制御し、或いは、実施例２において可変抵抗３
１、３２のみを制御する場合に比して、より広い周波数
範囲で遮断周波数を調整することができる。従って、一
層大きな製造バラツキに対処することができる。
【００２３】可変容量や可変抵抗を実現する手段として
は、バラクタダイオードやバリスタダイオードなどを用
い、連続的な制御電圧によって連続的な容量値又は抵抗
値を得るアナログ的方式と、デジタル制御によって離散
的な容量値又は抵抗値を得るデジタル的方式とがある。
は、バラクタダイオードやバリスタダイオードなどを用
い、連続的な制御電圧によって連続的な容量値又は抵抗
値を得るアナログ的方式と、デジタル制御によって離散
的な容量値又は抵抗値を得るデジタル的方式とがある。
【００２４】図５は、デジタル的方式によって可変容量
を実現した構成例を示すブロック図である。この可変容
量３９は、入力端子４１と出力端子４２との間に相互に
並列に配設され且つ相互に静電容量が異なる補正用固定
容量Ｃ０、δＣ、２・δＣ、４・δＣと、各補正用固定
容量δＣ、２・δＣ、４・δＣと出力端子４２との間に
夫々挿入されたスイッチ０、１、２と、切換え手段を構
成する３ビットカウンタ４０とを有する。補正容量固定
容量δＣ、２・δＣ及び４・δＣは夫々、スイッチ０、
１及び２を介して容量Ｃ０に並列に接続される。また、
３ビットカウンタ４０は、レベル比較回路２４（図１〜
図４）から入力されるクロック信号に対応して、出力Ｄ
０〜Ｄ２からスイッチ０〜３の各制御端子に、例えば
「０１１」や「０１０」等のビット信号を出力する。
を実現した構成例を示すブロック図である。この可変容
量３９は、入力端子４１と出力端子４２との間に相互に
並列に配設され且つ相互に静電容量が異なる補正用固定
容量Ｃ０、δＣ、２・δＣ、４・δＣと、各補正用固定
容量δＣ、２・δＣ、４・δＣと出力端子４２との間に
夫々挿入されたスイッチ０、１、２と、切換え手段を構
成する３ビットカウンタ４０とを有する。補正容量固定
容量δＣ、２・δＣ及び４・δＣは夫々、スイッチ０、
１及び２を介して容量Ｃ０に並列に接続される。また、
３ビットカウンタ４０は、レベル比較回路２４（図１〜
図４）から入力されるクロック信号に対応して、出力Ｄ
０〜Ｄ２からスイッチ０〜３の各制御端子に、例えば
「０１１」や「０１０」等のビット信号を出力する。
【００２５】次に、上記デジタル方式による可変容量３
９の動作を説明する。ハイパスフィルタ２２及びローパ
スフィルタ２８の各出力Ｑ、Ｉ相互のレベル差がレベル
比較回路２４で検出されて、ある基準以上のレベル差が
検出されると、このレベル差に対応したクロック信号が
レベル比較回路２４から３ビットカウンタ４０に送出さ
れる。
９の動作を説明する。ハイパスフィルタ２２及びローパ
スフィルタ２８の各出力Ｑ、Ｉ相互のレベル差がレベル
比較回路２４で検出されて、ある基準以上のレベル差が
検出されると、このレベル差に対応したクロック信号が
レベル比較回路２４から３ビットカウンタ４０に送出さ
れる。
【００２６】３つのスイッチ０、１、２が夫々、送られ
るクロック信号の“０”又は“１”に対応して開閉する
ため、スイッチ０〜２への“０、１”の８種の各組合わ
せに対応して補正用固定容量Ｃ０に導通する他の容量δ
Ｃ等の分解能で、入力端子４１及び出力端子４２間にお
ける容量の総和が変更される。これにより、可変容量３
９からは、Ｃ０、Ｃ０＋δＣ、Ｃ０＋２・δＣ、Ｃ０＋
３・δＣ、Ｃ０Ｃ０＋４・δＣ、Ｃ０＋５・δＣ、Ｃ０
＋６・δＣ、Ｃ０＋７・δＣの８種類の容量値が得られ
る。出力Ｑと出力Ｉのレベル差が基準値を下回った段階
でレベル比較回路２４のクロック送出を停止すれば、所
望の遮断周波数を得ることができる。
るクロック信号の“０”又は“１”に対応して開閉する
ため、スイッチ０〜２への“０、１”の８種の各組合わ
せに対応して補正用固定容量Ｃ０に導通する他の容量δ
Ｃ等の分解能で、入力端子４１及び出力端子４２間にお
ける容量の総和が変更される。これにより、可変容量３
９からは、Ｃ０、Ｃ０＋δＣ、Ｃ０＋２・δＣ、Ｃ０＋
３・δＣ、Ｃ０Ｃ０＋４・δＣ、Ｃ０＋５・δＣ、Ｃ０
＋６・δＣ、Ｃ０＋７・δＣの８種類の容量値が得られ
る。出力Ｑと出力Ｉのレベル差が基準値を下回った段階
でレベル比較回路２４のクロック送出を停止すれば、所
望の遮断周波数を得ることができる。
【００２７】ここでは、簡単のために３ビット構成で動
作を説明したが、δＣを小さく設定しカウンタのビット
数を増加させれば、広い周波数範囲で遮断周波数をより
精度良く設定でき、より大きな製造バラツキに対しての
対応も可能である。以上、デジタル方式による可変容量
の構成及び動作について説明したが、デジタル方式によ
る可変抵抗の構成及び動作も、可変容量の場合と同様に
設定することができる。
作を説明したが、δＣを小さく設定しカウンタのビット
数を増加させれば、広い周波数範囲で遮断周波数をより
精度良く設定でき、より大きな製造バラツキに対しての
対応も可能である。以上、デジタル方式による可変容量
の構成及び動作について説明したが、デジタル方式によ
る可変抵抗の構成及び動作も、可変容量の場合と同様に
設定することができる。
【００２８】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の９０度移相回路は、上記実
施形態例の構成にのみ限定されるものではなく、上記実
施形態例の構成から種々の修正及び変更を施した９０度
移相回路も、本発明の範囲に含まれる。
づいて説明したが、本発明の９０度移相回路は、上記実
施形態例の構成にのみ限定されるものではなく、上記実
施形態例の構成から種々の修正及び変更を施した９０度
移相回路も、本発明の範囲に含まれる。
【００２９】
【発明の効果】以上説明したように、本発明の９０度移
相回路によると、従来の９０度移相回路における振幅誤
差低減のためのリミッタアンプを不要とし、位相誤差及
び振幅誤差をともに小さくし且つ高精度にできる構成を
得ることができる。
相回路によると、従来の９０度移相回路における振幅誤
差低減のためのリミッタアンプを不要とし、位相誤差及
び振幅誤差をともに小さくし且つ高精度にできる構成を
得ることができる。
【図１】図１は、本発明の第１実施形態例における９０
度移相回路を示すブロック図である。
度移相回路を示すブロック図である。
【図２】実施例１における９０度移相回路を示すブロッ
ク図である。
ク図である。
【図３】実施例２における９０度移相回路を示すブロッ
ク図である。
ク図である。
【図４】実施例３における９０度移相回路を示すブロッ
ク図である。
ク図である。
【図５】デジタル的方式によって可変容量を実現した構
成例を示すブロック図である。
成例を示すブロック図である。
【図６】従来の９０度移相回路を示すブロック図であ
る。
る。
０、１、２：スイッチ ２１、２１ａ、２１ｂ：９０度移相回路 ２１ｃ：９０度移相回路 ２２：ハイパスフィルタ ２３：ローパスフィルタ ２４：レベル比較回路 ２６、２９、３４、３７、３９：可変容量 ２７、２８：固定抵抗 ３０、３３：固定容量 ３１、３２、３５、３６：可変抵抗 ４０：３ビットカウンタ Ｃ０、δＣ、２・δＣ、４・δＣ：補正用固定容量
Claims (6)
- 【請求項１】 ハイパスフィルタ及びローパスフィルタ
を有するＣＲ−ＲＣ型の９０度移相回路において、 前記ハイパスフィルタ及び前記ローパスフィルタの各出
力相互のレベル差を検出するレベル比較回路を備え、 前記レベル比較回路によって検出されたレベル差で、前
記ハイパスフィルタ及び前記ローパスフィルタの遮断周
波数をフィードバック制御することを特徴とする９０度
移相回路。 - 【請求項２】 前記ハイパスフィルタが、入出力間に直
列接続された第１可変容量及び並列接続された第１固定
抵抗から成り、前記ローパスフィルタが、入出力間に直
列接続された第２固定抵抗及び並列接続された第２可変
容量から成り、 前記レベル比較回路の出力が前記第１及び第２可変容量
の各制御端子に夫々接続されることを特徴とする請求項
１に記載の９０度移相回路。 - 【請求項３】 前記ハイパスフィルタが、入出力間に直
列接続された第１固定容量及び並列接続された第１可変
抵抗から成り、前記ローパスフィルタが、入出力間に直
列接続された第２可変抵抗及び並列接続された第２固定
容量から成り、 前記レベル比較回路の出力が前記第１及び第２可変抵抗
の各制御端子に夫々接続されることを特徴とする請求項
１に記載の９０度移相回路。 - 【請求項４】 前記ハイパスフィルタが、入出力間に直
列接続された第１可変容量及び並列接続された第１可変
抵抗から成り、前記ローパスフィルタが、入出力間に直
列接続された第２可変抵抗及び並列接続された第２可変
容量から成り、 前記レベル比較回路の出力が、前記第１及び第２可変容
量、並びに前記第１及び第２可変抵抗の各制御端子に夫
々接続されることを特徴とする請求項１に記載の９０度
移相回路。 - 【請求項５】 前記第１及び第２可変容量は、入力端子
と出力端子との間に相互に並列に配設され且つ相互に静
電容量が異なる複数の補正用固定容量と、 前記複数の補正用固定容量の内の所定数の固定容量と該
所定数の補正用固定容量に夫々対応する入力端子又は出
力端子との間に夫々配設されたスイッチと、 前記各スイッチを所定の組合わせでオン／オフする切換
え手段とを備えることを特徴とする請求項２乃至４の内
の何れか１項に記載の９０度移相回路。 - 【請求項６】 前記第１及び第２可変抵抗は、入力端子
と出力端子との間に相互に並列に配設され且つ相互に抵
抗値が異なる複数の補正用固定抵抗と、 前記複数の補正用固定抵抗の内の所定数の固定抵抗と該
所定数の補正用固定抵抗に夫々対応する入力端子又は出
力端子との間に夫々配設されたスイッチと、 前記各スイッチを所定の組合わせでオン／オフする切換
え手段とを備えることを特徴とする請求項２乃至４の内
の何れか１項に記載の９０度移相回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10174350A JP2000013168A (ja) | 1998-06-22 | 1998-06-22 | ９０度移相回路 |
| US09/335,503 US6172543B1 (en) | 1998-06-22 | 1999-06-18 | 90° phase shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10174350A JP2000013168A (ja) | 1998-06-22 | 1998-06-22 | ９０度移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000013168A true JP2000013168A (ja) | 2000-01-14 |
Family
ID=15977114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10174350A Pending JP2000013168A (ja) | 1998-06-22 | 1998-06-22 | ９０度移相回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6172543B1 (ja) |
| JP (1) | JP2000013168A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011250056A (ja) * | 2010-05-26 | 2011-12-08 | Seiko Epson Corp | 周波数変換回路、周波数変換方法及び電子機器 |
| JP2014103668A (ja) * | 2012-11-19 | 2014-06-05 | Tektronix Inc | 直交回路網及び直交信号生成方法 |
| JP6242553B1 (ja) * | 2016-02-17 | 2017-12-06 | 三菱電機株式会社 | ポリフェーズフィルタおよびフィルタ回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068987B2 (en) | 2000-10-02 | 2006-06-27 | Conexant, Inc. | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture |
| US6891440B2 (en) * | 2000-10-02 | 2005-05-10 | A. Michael Straub | Quadrature oscillator with phase error correction |
| GB2394847B (en) * | 2002-11-02 | 2005-09-07 | Zarlink Semiconductor Ltd | Digital receiver |
| TW595221B (en) * | 2003-04-17 | 2004-06-21 | Realtek Semiconductor Corp | Analog front-end device having filtering function with tunable bandwidth |
| KR100652809B1 (ko) * | 2005-11-03 | 2006-12-04 | 삼성전자주식회사 | 가변 저항 및 가변 용량을 이용한 광대역 다상 필터 |
| US10951202B2 (en) * | 2018-07-20 | 2021-03-16 | Futurewei Technologies, Inc. | Method and apparatus for RC/CR phase error calibration of measurement receiver |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648563A (en) * | 1987-06-30 | 1989-01-12 | Toshiba Corp | Track counter |
| JPH03121610A (ja) | 1989-10-04 | 1991-05-23 | Nec Ic Microcomput Syst Ltd | フィルタ回路 |
| FR2654308B1 (fr) | 1989-11-13 | 1993-11-26 | Roquette Freres | Composition edulcorante concentree utilisable dans les produits alimentaires. |
| US5608796A (en) * | 1995-02-10 | 1997-03-04 | Lucent Technologies Inc. | Balanced phase splitting circuit |
-
1998
- 1998-06-22 JP JP10174350A patent/JP2000013168A/ja active Pending
-
1999
- 1999-06-18 US US09/335,503 patent/US6172543B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011250056A (ja) * | 2010-05-26 | 2011-12-08 | Seiko Epson Corp | 周波数変換回路、周波数変換方法及び電子機器 |
| JP2014103668A (ja) * | 2012-11-19 | 2014-06-05 | Tektronix Inc | 直交回路網及び直交信号生成方法 |
| JP6242553B1 (ja) * | 2016-02-17 | 2017-12-06 | 三菱電機株式会社 | ポリフェーズフィルタおよびフィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6172543B1 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180364B2 (en) | Filter apparatus including slave gm-C filter with frequency characteristics automatically tuned by master circuit | |
| JPS60500395A (ja) | 同調可能なアクテイブ・フイルタ | |
| JP3114680B2 (ja) | アクティブフィルタ | |
| US20060250181A1 (en) | Bandwidth-adjustable filter | |
| JPH07245546A (ja) | アクティブローパスフィルタ | |
| JP2000013168A (ja) | ９０度移相回路 | |
| JPWO2011117911A1 (ja) | 周波数可変フィルタ | |
| Lahiri | Low-frequency quadrature sinusoidal oscillators using current differencing buffered amplifiers | |
| US9106202B2 (en) | Poly-phase filter with phase tuning | |
| JP2007504762A (ja) | 高精度のマスター−スレーブ較正システム | |
| US6963238B2 (en) | Level shift circuit | |
| CN105814819B (zh) | 用于校准模拟滤波器的方法和系统 | |
| US7639069B2 (en) | Tunable balanced loss compensation in an electronic filter | |
| JP4227320B2 (ja) | 複素バンドパスフィルタ | |
| JPH08237028A (ja) | 発振回路 | |
| JPH04297110A (ja) | 可制御発振器回路 | |
| JPS6115627Y2 (ja) | ||
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JP3147102B2 (ja) | 遮断周波数制御回路 | |
| JP6771695B2 (ja) | ポリフェーズフィルタ | |
| Banu et al. | On-chip automatic tuning for a CMOS continuous-time filter | |
| JPS60173922A (ja) | 変換回路 | |
| JP2000174570A (ja) | 多機能演算回路 | |
| JP3484845B2 (ja) | 高インピーダンス電位設定回路と電子回路 | |
| JP3219218B2 (ja) | 変調回路 |