WO2017002374A1 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- WO2017002374A1 WO2017002374A1 PCT/JP2016/003166 JP2016003166W WO2017002374A1 WO 2017002374 A1 WO2017002374 A1 WO 2017002374A1 JP 2016003166 W JP2016003166 W JP 2016003166W WO 2017002374 A1 WO2017002374 A1 WO 2017002374A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- terminal
- transistor
- tia
- current source
- amplifier
- Prior art date
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
Definitions
- the present invention relates to an amplifier, and more particularly to an amplifier applied to a transimpedance amplifier that converts a current signal converted from an optical signal by a light receiving element into a voltage signal in an optical receiver.
- a transimpedance amplifier (TIA) is used in an optical receiver, and amplifies signal intensity while converting a signal converted from an optical signal into a current signal by a light receiving element into a voltage signal. Since it is desired that the optical receiver can receive a minute optical signal, it is desirable that the optical receiver has low noise as a characteristic of the TIA.
- FIG. 1 shows the configuration of a conventional grounded emitter TIA.
- the grounded emitter TIA includes a transistor Q3 inserted between the input terminal IN and the negative power supply voltage VEE, an amplification stage including a transistor Q1 and resistors R1 and R2, an output stage including a transistor Q2 and a resistor R3, A feedback resistor R4 inserted between the output terminal OUT and the input terminal IN is provided.
- the transistor Q3 functions as a variable current source, and controls the DC operating point of the amplifier by controlling the amount of current. DC operating point control by a variable current source is used for an offset compensation function, for example (see Non-Patent Document 1, for example).
- FIG. 2 shows the configuration of a conventional base-grounded TIA.
- the grounded base type TIA includes a transistor Q2 inserted between the input terminal IN and the negative power supply voltage VEE, and an amplification stage including the transistor Q1 and the resistor R1.
- the transistor Q2 controls a DC current flowing through the transistor Q1 as a variable current source and a DC component of the input signal current (see, for example, Non-Patent Document 2).
- FIG. 3 shows the configuration of a conventional RGC (Regulated Cascode) TIA. Similar to the grounded base type TIA, the transistor Q2 controls the DC current flowing through the transistor Q1 of the amplification stage as a variable current source and the DC component of the input signal current.
- an amplifier applied to TIA includes a current source formed of a transistor.
- An object of the present invention is to provide an amplifier that is applied to TIA and that suppresses noise generated by a current source.
- the present invention is an amplifier constituting a transimpedance amplifier, in which an inductor element is inserted between a current source connected to an input terminal of an amplification stage and a power supply voltage line. It is characterized by being.
- the current source includes a first transistor having a base terminal connected to a current control bias and a collector terminal connected to the input terminal, and the inductor element includes an emitter terminal of the first transistor and the power supply voltage. It is inserted between the lines.
- FIG. 1 is a diagram showing a configuration of a conventional grounded emitter TIA.
- FIG. 2 is a diagram showing a configuration of a conventional base-grounded TIA
- FIG. 3 is a diagram showing a configuration of a conventional RGC type TIA.
- FIG. 4 is a diagram for explaining the internal resistance of the MOSFET.
- FIG. 5 is a diagram showing a TIA chip structure.
- FIG. 6 is a diagram showing a configuration of a grounded base type TIA according to the first embodiment of the present invention;
- FIG. 7 is a diagram showing a configuration of a grounded base TIA according to the second embodiment of the present invention;
- FIG. 8 is a diagram showing a configuration of a grounded base type TIA according to a third embodiment of the present invention
- FIG. 9A is a diagram showing a resonance circuit formed in a TIA chip
- FIG. 9B is a diagram showing a resonance circuit formed in the TIA chip
- FIG. 10 is a diagram showing a configuration of a grounded base type TIA according to a fourth embodiment of the present invention
- FIG. 11 is a diagram showing a result of simulating Zt and Ieq characteristics of a base-grounded TIA.
- FIG. 12 is a diagram showing a result of simulating Zt and Ieq characteristics of a base-grounded TIA.
- FIG. 13 is a diagram showing a configuration of a grounded-emitter TIA according to the fifth embodiment of the present invention
- FIG. 14 is a diagram showing a simulation result of Zt and Ieq characteristics of a grounded emitter TIA.
- FIG. 15 is a diagram showing a configuration of an RGC type TIA according to the sixth embodiment of the present invention.
- an inductor element is connected to the emitter terminal of a transistor serving as a current source.
- the current source is an ideal current source and an internal resistor R connected in parallel, the current noise per unit frequency generated by the current source is
- the current noise decreases as the internal resistance R increases.
- the internal impedance is infinite and the current noise is zero.
- noise generated by the current source degrades the noise characteristics of the TIA. For example, as shown in FIG. 4, when an internal resistance R of a current source configured by connecting an element of impedance Z S to the source terminal of the MOSFET is obtained by an equation,
- r o is the drain resistance of a single transistor
- g m is the mutual conductance. From this equation, the internal impedance of the current source can be increased by using a transistor having a large impedance connected to the source terminal as the current source.
- an inductor element is connected to the emitter terminal of a transistor serving as a current source, so that a current source having a large internal impedance in a high frequency band while keeping a bias necessary for driving the current source low. Is realized. Thereby, the total amount of current noise generated from the current source can be kept small.
- the inductor element having a larger inductance is used, a current source having a larger internal impedance can be realized, and a greater noise reduction effect can be obtained. It is also conceivable to insert a resistor in series with the inductor element.
- the inductor element used in this embodiment has a larger effect when the inductance value is larger.
- the inductor element used in this embodiment has a larger effect when the inductance value is larger.
- a wideband TIA having a signal band exceeding 10 GHz it is necessary to obtain a noise reduction effect at least at a frequency on the order of GHz.
- an inductor element having an inductance value of nH order or more is required for the current source of TIA.
- Broadband TIA is often manufactured on a semiconductor integrated circuit.
- an inductor element on an integrated circuit a planar structure using only a wiring formed in the uppermost wiring layer is widely used.
- Fig. 5 shows the TIA chip structure.
- a TIA 11 is mounted on the TIA chip 10, and the TIA 11 is connected to the electrode pad 13 a for the input terminal IN and the electrode pad 13 b for the output terminal OUT. Furthermore, an electrode pad 13c for the positive power supply voltage VCC, an electrode pad 13d for the negative power supply voltage VEE, an electrode pad 13d for the inductor element 12, and the like are provided and connected to the TIA 11.
- the chip size is determined by the size of the electrode pads and the number of necessary electrode pads.
- the size of the inductor element needs to be equal to or smaller than that of the electrode pad in order not to increase the size of the integrated circuit. Therefore, by using an inductor element having a three-dimensional structure, an inductance value of nH order or more can be obtained, and a greater noise reduction effect can be obtained.
- FIG. 6 shows a configuration of a grounded-base TIA according to the first embodiment of the present invention.
- the grounded base type TIA includes a transistor Q2 and an inductor L1, and an amplification stage including a transistor Q1 and a resistor R1, which are inserted in series between the input terminal IN and the negative power supply voltage VEE.
- the base terminal of the transistor Q2 is connected to a current control bias and controls the DC current flowing through the transistor Q1 and the DC component of the input signal current.
- FIG. 7 shows the configuration of a base grounded TIA according to the second embodiment of the present invention.
- a resistor R2 is further inserted in series with the negative power supply voltage VEE at the emitter terminal of the transistor Q2 serving as a current source.
- VEE negative power supply voltage
- bipolar transistor having a base terminal, a collector terminal, and an emitter terminal
- some or all of the transistors can be replaced with FET elements having a gate terminal, a drain terminal, and a source terminal.
- FIG. 8 shows a configuration of a base-grounded TIA according to the third embodiment of the present invention.
- a capacitive element C is further connected in parallel. By adding the capacitive element C, the impedance Z seen in the VEE direction from the emitter terminal of Q2 constituting the current source is
- the impedance seen from the emitter terminal in the VEE direction does not increase to ⁇ due to the resistance component parasitic on the inductor L1, the impedance can be increased near the resonance point.
- the third embodiment is effective when an inductor having a sufficiently large inductance cannot be formed inside the amplifier. Further, by designing the LC resonance point within the TIA band, a particularly large internal impedance can be obtained.
- FIG. 9A and 9B show a resonance circuit formed in the TIA chip.
- FIG. 9A is a bird's-eye view of a three-dimensional inductor element formed on a TIA chip. Spiral wiring lacking a part is formed in a plurality of wiring layers on the substrate 21, and wiring between each wiring layer is connected in cascade so as to form a continuous wiring, thereby forming an inductor element 22. Yes. Note that illustration of each wiring layer is omitted.
- an LC parallel circuit using the parasitic capacitance 23 between the wirings can be configured as shown in FIG. 9B. Therefore, it has a large inductance value and can also function as an LC resonance circuit, and a larger noise reduction effect can be obtained.
- FIG. 10 shows a configuration of a grounded-base TIA according to the fourth embodiment of the present invention.
- a transistor Q3 is added to form a cascode type, and a second current source comprising a transistor Q4 and an inductor L2 is provided between the positive power supply voltage VCC and the collector terminal of the transistor Q1.
- the second current source including the transistor Q4 and the inductor L2
- the current flowing through the transistor Q1 in the amplification stage is increased, and a wider band operation is possible than the conventional TIA shown in FIG.
- the transistor Q3 to form a cascode type, it is possible to obtain the effect of preventing the band deterioration caused by the parasitic capacitance associated with the second current source.
- FIG. 11 shows the simulation result of the transimpedance gain Zt and input equivalent noise current density Ieq characteristics of the base-grounded TIA.
- Reference symbol A indicates the grounded base type TIA of the fourth embodiment shown in FIG. 10 (there are inductors L1 and L2), and reference symbol B indicates the grounded base type TIA (first embodiment) shown in FIG.
- the reference C indicates a base-grounded TIA in which only the inductor L2 is present without the inductor L1 in the modification of the fourth embodiment, and the reference D indicates the conventional base shown in FIG.
- a grounded TIA no inductors L1 and L2 is shown.
- the present invention is applicable not only to the current source inserted between the input terminal IN and the negative power supply voltage VEE but also to a current source constituted by the transistor Q4 and the inductor L2 in the cascode type TIA. Therefore, the present embodiment is not limited to a current source inserted between the input terminal IN and the negative power supply voltage VEE in a TIA including a current source.
- Reference numeral A indicates the base-grounded TIA of the third embodiment shown in FIG. 8 (there is a resistor R, an inductor L1, and a capacitive element C), and reference numeral B indicates that of the second embodiment shown in FIG. A base-grounded TIA (only the resistor R and the inductor L1 are present) is shown, and a symbol C indicates the conventional base-grounded TIA (no inductors L1 and L2) shown in FIG.
- FIG. 13 shows the configuration of a grounded-emitter TIA according to the fifth embodiment of the present invention.
- the grounded emitter TIA includes an amplifier stage including a transistor Q3 and an inductor L1, a transistor Q1 and resistors R1 and R2, and a transistor Q2 and a resistor R3, which are inserted in series between the input terminal IN and the negative power supply voltage VEE. And an output resistor (emitter follower) and a feedback resistor R4 inserted between the output terminal OUT and the input terminal IN.
- the base terminal of the transistor Q3 is connected to a current control bias and controls the DC current flowing through the transistor Q1 and the DC component of the input signal current.
- the base terminal of the transistor Q1 in the amplification stage is connected to the input terminal IN, the emitter terminal is connected to the negative power supply voltage VEE via the resistor R2, and the collector terminal is connected to the base terminal of the transistor Q2 in the output stage. .
- the collector terminal of the transistor Q2 in the output stage is connected to the positive power supply voltage VCC, and the emitter terminal is connected to the negative power supply voltage VEE via the resistor R3. Since the collector terminal of the transistor Q1 is connected to the emitter follower of the output stage, it can be considered equivalently connected to the output terminal OUT.
- FIG. 14 shows the simulation result of the transimpedance gain Zt and the input equivalent noise current density Ieq characteristics of the grounded emitter TIA.
- Reference numeral A indicates the grounded-emitter TIA of the fifth embodiment shown in FIG. 13 (there is an inductor L1), and reference B indicates the conventional grounded-emitter TIA (no inductor L1) shown in FIG. ing.
- the input equivalent noise current density Ieq can be improved without changing the transimpedance gain Zt.
- a configuration may be adopted in which a resistor is inserted in series with the inductor element, as in the base-grounded TIA.
- bipolar transistors instead of bipolar transistors, some or all of the transistors can be replaced with FET elements.
- the current source is not limited to the current source inserted between the input terminal IN and the negative power supply voltage VEE.
- FIG. 15 shows a configuration of an RGC type TIA according to the sixth embodiment of the present invention.
- An amplifying stage including the transistor Q1 and the resistor R1 includes the transistor Q2 and the resistor R2, and the transistor Q2 and the inductor R1 inserted between the input terminal IN and the negative power supply voltage VEE.
- the base terminal of the transistor Q2 is connected to a current control bias and controls the DC current flowing through the transistor Q1 and the DC component of the input signal current.
- a configuration may be adopted in which a resistor is inserted in series with the inductor element, similarly to the base-grounded TIA.
- a resistor is inserted in series with the inductor element, similarly to the base-grounded TIA.
- some or all of the transistors can be replaced with FET elements.
- the current source is not limited to the current source inserted between the input terminal IN and the negative power supply voltage VEE.
- the first to sixth embodiments it is possible to realize a current source having a large internal impedance by connecting an inductor element to an emitter terminal of a transistor serving as a current source, which is an amplifier applied to TIA. it can. As a result, the noise generated by the current source can be kept small, and a low-noise TIA can be realized.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
TIAに適用される増幅器であって、電流源によって生じるノイズを抑制する。トランスインピーダンスアンプを構成する増幅器であって、増幅段の入力端子に接続された電流源と電源電圧線との間にインダクタ素子が挿入されていることを特徴とする。前記電流源は、ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記入力端子に接続された第1のトランジスタを含み、前記インダクタ素子は、前記第1のトランジスタのエミッタ端子と前記電源電圧線との間に挿入されている。
Description
本発明は、増幅器に関し、より詳細には、光受信器において受光素子によって光信号から変換された電流信号を電圧信号に変換するトランスインピーダンスアンプに適用される増幅器に関する。
トランスインピーダンスアンプ(TIA)は、光受信器に用いられ、受光素子によって光信号から電流信号に変換された信号を、電圧信号に変換しながら信号強度を増幅する。光受信器は、微小な光信号を受信できることが望まれるため、TIAの特性として、低ノイズであることが望まれる。
図1に、従来のエミッタ接地型TIAの構成を示す。エミッタ接地型TIAは、入力端子INと負側電源電圧VEEとの間に挿入されたトランジスタQ3と、トランジスタQ1および抵抗R1、R2からなる増幅段と、トランジスタQ2および抵抗R3からなる出力段と、出力端子OUTと入力端子INとの間に挿入された帰還抵抗R4とを備えている。トランジスタQ3は、可変電流源として機能し、その電流量を制御することにより、増幅器のDC動作点を制御する。可変電流源によるDC動作点制御は、例えばオフセット補償機能に用いられる(例えば、非特許文献1参照)。
図2に、従来のベース接地型TIAの構成を示す。ベース接地型TIAは、入力端子INと負側電源電圧VEEとの間に挿入されたトランジスタQ2と、トランジスタQ1および抵抗R1からなる増幅段とを備えている。トランジスタQ2は、可変電流源としてトランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する(例えば、非特許文献2参照)。
図3に、従来のRGC(Regulated Cascode)型TIAの構成を示す。ベース接地型TIAと同様に、トランジスタQ2が、可変電流源として増幅段のトランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。このように、TIAに適用される増幅器には、トランジスタで形成される電流源を備えている。
しかしながら、増幅器の内部に電流源を備える場合、その電流源によって生じる雑音が大きく、TIAのノイズ特性を劣化させるという問題があった。特に、上述したTIAのように、入力端子に電流源が接続されている場合には、入力信号を増幅する前段において雑音が影響を及ぼすため、ノイズ特性の劣化は極めて顕著である。
Chia-Ming Tsai, "A 40 mW 3 Gb/s Self-Compensated Differential Transimpedance Amplifier With Enlarged Input Capacitance Tolerance in 0.18μm CMOS Technology," IEEE Journal of Solid-State Circuits, Vol. 44, No. 10, pp. 2671-2677, Oct. 2009.
Rania H. Mekky et al., "Ultra Low-Power Low-Noise Transimpedance Amplifier for MEMS-Based Reference Oscillators," IEEE International Conference on Electronics, Circuits, and Systems 2013.
本発明の目的は、TIAに適用される増幅器であって、電流源によって生じるノイズを抑制した増幅器を提供することにある。
本発明は、このような目的を達成するために、トランスインピーダンスアンプを構成する増幅器であって、増幅段の入力端子に接続された電流源と電源電圧線との間にインダクタ素子が挿入されていることを特徴とする。
前記電流源は、ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記入力端子に接続された第1のトランジスタを含み、前記インダクタ素子は、前記第1のトランジスタのエミッタ端子と前記電源電圧線との間に挿入されている。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態におけるTIAは、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続している。
電流源を理想電流源と内部抵抗Rの並列接続と考えると、その電流源によって生じる単位周波数あたりの電流ノイズは、
一方、電流源の内部インピーダンスを増加させるために、大きな抵抗値の抵抗素子を用いた場合、抵抗によって大きな電圧降下が生じる。このような構成では、電流源を駆動する時に、ゲート端子およびドレイン端子に必要なバイアスが大きくなり、使用用途が制限されてしまう。このことは、バイポーラトランジスタについても同じことが言える。
そこで、本実施形態では、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続することにより、電流源を駆動するのに必要なバイアスを低く保ったまま、高周波帯での内部インピーダンスが大きな電流源を実現する。これにより、電流源から発生する電流ノイズの総量を小さく抑えることができる。本実施形態では、インダクタンスの大きなインダクタ素子を用いるほど、より大きな内部インピーダンスを有する電流源を実現することができ、より大きなノイズ低減効果を得ることができる。また、インダクタ素子と直列に抵抗を挿入することも考えられる。
(インダクタンス素子)
本実施形態で用いるインダクタ素子について、インダクタンス値が大きい方が大きな効果が得られる事は前述した通りである。例えば、信号帯域が10GHzを超えるような広帯域TIAでは、少なくともGHzオーダの周波数でノイズ低減効果が得られる必要が有る。このとき、TIAの電流源には、nHオーダ以上のインダクタンス値を持つインダクタ素子が必要となる。
本実施形態で用いるインダクタ素子について、インダクタンス値が大きい方が大きな効果が得られる事は前述した通りである。例えば、信号帯域が10GHzを超えるような広帯域TIAでは、少なくともGHzオーダの周波数でノイズ低減効果が得られる必要が有る。このとき、TIAの電流源には、nHオーダ以上のインダクタンス値を持つインダクタ素子が必要となる。
広帯域TIAは、半導体集積回路上に作製されることが多い。集積回路上のインダクタ素子としては、最上層の配線層に形成された配線のみを用いたプレーナ型構造が広く使われている。しかしながら、nHオーダ以上のインダクタンス値を持つインダクタ素子を、小型化した上で実装するためには、下層の配線層も用いた三次元構造のインダクタ素子を用いることが望ましい。
図5に、TIAのチップ構造を示す。TIAチップ10には、TIA11が搭載され、TIA11と、入力端子IN用の電極パッド13aおよび出力端子OUT用の電極パッド13bとが接続されている。さらに、正側電源電圧VCC用の電極パッド13cおよび負側電源電圧VEE用の電極パッド13dと、インダクタ素子12用の電極パッド13d等が設けられ、TIA11と接続される。
TIAに代表される高周波アナログ集積回路の場合、チップサイズは、電極パッドのサイズと必要な電極パッドの個数によって律速される。インダクタ素子を集積回路に搭載する場合、集積回路のサイズが拡大しないようにするためには、インダクタ素子のサイズを、電極パッドと同程度のサイズまたはそれ以下に収める必要が有る。従って、三次元構造のインダクタ素子を用いることにより、nHオーダ以上のインダクタンス値を得ることができ、より大きなノイズ低減効果を得ることができる。
以下にベース接地型、エミッタ接地型、RGC型TIAの構成を例に、それぞれ実施例を説明するが、電流源を搭載するTIAであれば本発明を適応することができ、TIAの構成はこれに限るものでは無い。
(ベース接地型TIA)
図6に、本発明の第1の実施形態にかかるベース接地型TIAの構成を示す。ベース接地型TIAは、入力端子INと負側電源電圧VEEとの間に直列に挿入された、トランジスタQ2およびインダクタL1と、トランジスタQ1および抵抗R1からなる増幅段とを備えている。トランジスタQ2のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ2のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
図6に、本発明の第1の実施形態にかかるベース接地型TIAの構成を示す。ベース接地型TIAは、入力端子INと負側電源電圧VEEとの間に直列に挿入された、トランジスタQ2およびインダクタL1と、トランジスタQ1および抵抗R1からなる増幅段とを備えている。トランジスタQ2のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ2のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
図7に、本発明の第2の実施形態にかかるベース接地型TIAの構成を示す。電流源となるトランジスタQ2のエミッタ端子には、インダクタL1に加えて、さらに抵抗R2が負側電源電圧VEEとの間に直列に挿入されている。第1の実施形態と比較して、より大きな内部インピーダンスを有する電流源を実現することができる。
ここでは、ベース端子、コレクタ端子、エミッタ端子を有するバイポーラトランジスタを用いた構成で説明したが、一部または全てのトランジスタを、ゲート端子、ドレイン端子、ソース端子を有するFET素子に置き換えることもできる。
図8に、本発明の第3の実施形態にかかるベース接地型TIAの構成を示す。図7に示したベース接地型TIAにおいて、インダクタL1に加えて、さらに容量素子Cを並列に接続した。容量素子Cを加えることにより、電流源を構成するQ2のエミッタ端子からVEE方向に見えるインピーダンスZは、
実際には、インダクタL1に寄生する抵抗成分等によって、エミッタ端子からVEE方向に見えるインピーダンスは∞まで大きくはならないが、共振点付近においてインピーダンスを大きく見せることができる。第3の実施形態は、増幅器の内部に、充分に大きなインダクタンスのインダクタを形成することができない場合に有効である。また、LCの共振点を、TIAの帯域内に設計することにより、特に大きな内部インピーダンスを得ることができる。
図9Aおよび9Bに、TIAチップに形成された共振回路を示す。図9Aは、TIAチップに形成された三次元構造のインダクタ素子の鳥瞰図である。基板21上の複数の配線層に、一部が欠けたスパイラル状の配線を形成し、各配線層間の配線を、一続きの配線となるように縦続接続して、インダクタ素子22を形成している。なお、各配線層の図示は省略している。
ここで、隣接する配線層に形成された配線が一部重なるようにすると、図9Bに示したように、配線間の寄生容量23を利用したLC並列回路を構成することができる。従って、大きなインダクタンス値を有し、かつLC共振回路としても機能させることができ、より大きなノイズ低減効果を得ることができる。
図10に、本発明の第4の実施形態にかかるベース接地型TIAの構成を示す。図6に示したベース接地型TIAにおいて、トランジスタQ3を追加してカスコード型とし、正側電源電圧VCCとトランジスタQ1のコレクタ端子との間に、トランジスタQ4およびインダクタL2からなる第2の電流源を備えた。トランジスタQ4およびインダクタL2からなる第2の電流源をさらに備えることにより、増幅段のトランジスタQ1に流れる電流を増加させ、図2に示した従来のTIAよりも広帯域動作が可能となる。また、トランジスタQ3を追加してカスコード型とすることにより、第2の電流源に付随する寄生容量によって生ずる帯域劣化を防ぐ効果が得られる。
図11に、ベース接地型TIAのトランスインピーダンス利得Zt、入力換算雑音電流密度Ieq特性をシミュレーションした結果を示す。符号Aは、図10に示した第4の実施形態のベース接地型TIA(インダクタL1、L2が存在)を示し、符号Bは、図6に示した第1の実施形態のベース接地型TIA(インダクタL1のみ存在)を示し、符号Cは、第4の実施形態の変形でインダクタL1が無く、インダクタL2のみが存在するベース接地型TIAを示し、符号Dは、図2に示した従来のベース接地型TIA(インダクタL1、L2ともに無し)を示している。
図11から明らかなように、インダクタL1、L2を挿入することにより、トランスインピーダンス利得Ztを変化させること無く、入力換算雑音電流密度Ieqを改善することができる。また、入力端子INと負側電源電圧VEEとの間に挿入された電流源に限らず、カスコード型のTIAにおけるトランジスタQ4およびインダクタL2により構成される電流源にも適応可能であることが分かる。従って、本実施形態は、電流源を備えるTIAにおいて、入力端子INと負側電源電圧VEEとの間に挿入された電流源に限定されるものでは無い。
さらに、図12にシミュレーション結果を示す。符号Aは、図8に示した第3の実施形態のベース接地型TIA(抵抗R、インダクタL1、容量素子Cが存在)を示し、符号Bは、図7に示した第2の実施形態のベース接地型TIA(抵抗R、インダクタL1のみ存在)を示し、符号Cは、図2に示した従来のベース接地型TIA(インダクタL1、L2ともに無し)を示している。
図12から明らかなように、容量素子Cを挿入することにより、トランスインピーダンス利得Ztを変化させること無く、入力換算雑音電流密度Ieqを改善することができ、TIAの帯域内において、電流源によって生じるノイズを小さく抑えことができる。
(エミッタ接地型TIA)
図13に、本発明の第5の実施形態にかかるエミッタ接地型TIAの構成を示す。エミッタ接地型TIAは、入力端子INと負側電源電圧VEEとの間に直列に挿入された、トランジスタQ3およびインダクタL1と、トランジスタQ1および抵抗R1、R2からなる増幅段と、トランジスタQ2および抵抗R3からなる出力段(エミッタフォロワ)と、出力端子OUTと入力端子INとの間に挿入された帰還抵抗R4とを備えている。トランジスタQ3のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ3のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
図13に、本発明の第5の実施形態にかかるエミッタ接地型TIAの構成を示す。エミッタ接地型TIAは、入力端子INと負側電源電圧VEEとの間に直列に挿入された、トランジスタQ3およびインダクタL1と、トランジスタQ1および抵抗R1、R2からなる増幅段と、トランジスタQ2および抵抗R3からなる出力段(エミッタフォロワ)と、出力端子OUTと入力端子INとの間に挿入された帰還抵抗R4とを備えている。トランジスタQ3のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ3のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
増幅段のトランジスタQ1のベース端子は入力端子INに接続され、エミッタ端子は抵抗R2を介して負側電源電圧VEEに接続され、コレクタ端子は、出力段のトランジスタQ2のベース端子に接続されている。出力段のトランジスタQ2のコレクタ端子は正側電源電圧VCCに接続され、エミッタ端子は抵抗R3を介して負側電源電圧VEEに接続されている。トランジスタQ1のコレクタ端子は、出力段のエミッタフォロワに接続されているので、等価的には、出力端子OUTに接続されているとみなせる。
図14に、エミッタ接地型TIAのトランスインピーダンス利得Zt、入力換算雑音電流密度Ieq特性をシミュレーションした結果を示す。符号Aは、図13に示した第5の実施形態のエミッタ接地型TIA(インダクタL1が存在)を示し、符号Bは、図1に示した従来のエミッタ接地型TIA(インダクタL1無し)を示している。
図14から明らかなように、インダクタL1を挿入することにより、トランスインピーダンス利得Ztを変化させること無く、入力換算雑音電流密度Ieqを改善することができる。本実施形態においても、ベース接地型TIAと同様に、インダクタ素子と直列に抵抗を挿入した構成としてもよい。また、バイポーラトランジスタの代わりに、一部または全てのトランジスタをFET素子に置き換えることもできる。さらに、電流源を備えるTIAにおいて、入力端子INと負側電源電圧VEEとの間に挿入された電流源に限定されるものでは無い。
(RGC型TIA)
図15に、本発明の第6の実施形態にかかるRGC型TIAの構成を示す。トランジスタQ1および抵抗R1からなる増幅段に、トランジスタQ2および抵抗R2をカスコード接続し、入力端子INと負側電源電圧VEEとの間に挿入された、トランジスタQ2およびインダクタL1とを備えている。トランジスタQ2のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ2のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
図15に、本発明の第6の実施形態にかかるRGC型TIAの構成を示す。トランジスタQ1および抵抗R1からなる増幅段に、トランジスタQ2および抵抗R2をカスコード接続し、入力端子INと負側電源電圧VEEとの間に挿入された、トランジスタQ2およびインダクタL1とを備えている。トランジスタQ2のベース端子は、電流制御用バイアスに接続され、トランジスタQ1に流れるDC電流と入力信号電流のDC成分とを制御する。トランジスタQ2のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるTIAのノイズ特性の劣化を抑えている。
本実施形態においても、ベース接地型TIAと同様に、インダクタ素子と直列に抵抗を挿入した構成としてもよい。また、バイポーラトランジスタの代わりに、一部または全てのトランジスタをFET素子に置き換えることもできる。さらに、電流源を備えるTIAにおいて、入力端子INと負側電源電圧VEEとの間に挿入された電流源に限定されるものでは無い。
第1~第6の実施形態によれば、TIAに適用される増幅器であって、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスが大きな電流源を実現することができる。これにより、電流源によって生じるノイズを小さく抑え、低ノイズのTIAを実現することができる。
Claims (9)
- トランスインピーダンスアンプを構成する増幅器であって、増幅段の入力端子に接続された電流源と電源電圧線との間にインダクタ素子が挿入されていることを特徴とする増幅器。
- 前記電流源は、ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記入力端子に接続された第1のトランジスタを含み、
前記インダクタ素子は、前記第1のトランジスタのエミッタ端子と前記電源電圧線との間に挿入されていることを特徴とする請求項1に記載の増幅器。 - 前記増幅段は、エミッタ端子が前記入力端子に接続され、コレクタ端子が出力端子に接続され、ベース端子が電流制御用バイアスに接続された第2のトランジスタを含むことを特徴とする請求項2に記載の増幅器。
- ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記第2のトランジスタのコレクタ端子に接続された第3のトランジスタを含み、
前記第3のトランジスタのエミッタ端子と電源電圧線との間に第2のインダクタ素子が挿入されていることを特徴とする請求項3に記載の増幅器。 - エミッタ端子が前記電源電圧線に接続され、コレクタ端子が前記第2のトランジスタのベース端子に接続され、ベース端子が前記入力端子に接続された第3のトランジスタを含むことを特徴とする請求項3に記載の増幅器。
- 前記増幅段は、ベース端子が前記入力端子に接続され、コレクタ端子が出力端子に接続され、エミッタ端子が前記電源電圧線に接続された第2のトランジスタを含むことを特徴とする請求項2に記載の増幅器。
- 前記電流源と前記電源電圧線との間に、さらに抵抗素子が挿入されていることを特徴とする請求項1ないし6のいずれかに記載の増幅器。
- 前記インダクタ素子と並列に、さらに容量素子が挿入されていることを特徴とする請求項1ないし7のいずれかに記載の増幅器。
- ベース端子、コレクタ端子およびエミッタ端子を有するトランジスタの一部または全てが、ゲート端子、ドレイン端子およびソース端子を有するFETであることを特徴とする請求項2ないし8のいずれかに記載の増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/735,553 US10892716B2 (en) | 2015-07-01 | 2016-07-01 | Amplifier |
CN201680035555.7A CN107683566B (zh) | 2015-07-01 | 2016-07-01 | 放大器 |
EP16817484.5A EP3319231A4 (en) | 2015-07-01 | 2016-07-01 | Amplifier |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015133047A JP6397374B2 (ja) | 2015-07-01 | 2015-07-01 | 増幅器 |
JP2015-133047 | 2015-07-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2017002374A1 true WO2017002374A1 (ja) | 2017-01-05 |
Family
ID=57608496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/003166 WO2017002374A1 (ja) | 2015-07-01 | 2016-07-01 | 増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10892716B2 (ja) |
EP (1) | EP3319231A4 (ja) |
JP (1) | JP6397374B2 (ja) |
CN (1) | CN107683566B (ja) |
WO (1) | WO2017002374A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3844871A4 (en) * | 2018-08-31 | 2021-09-08 | Texas Instruments Incorporated | METHOD AND DEVICE FOR VOLTAGE BUFFERING |
JP2020077956A (ja) * | 2018-11-07 | 2020-05-21 | 住友電気工業株式会社 | 光受信回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260973A (ja) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | 差動増幅器 |
JP2000040203A (ja) * | 1998-07-06 | 2000-02-08 | Hewlett Packard Co <Hp> | 磁気抵抗型ヘッド読取り増幅器 |
JP2001251150A (ja) * | 2000-03-08 | 2001-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 単相信号/差動信号変換型の電圧増幅器 |
JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
JP2009290520A (ja) * | 2008-05-29 | 2009-12-10 | Hitachi Ltd | トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3331028A (en) * | 1965-01-21 | 1967-07-11 | Avco Corp | Multistage transistor amplifier in which the impedances of the various stages are successively varied to control gain |
CA2021380C (en) * | 1989-07-21 | 1994-05-10 | Takuji Yamamoto | Equalizing and amplifying circuit in an optical signal receiving apparatus |
DE4104980C3 (de) * | 1991-02-19 | 1996-02-08 | Telefunken Microelectron | Verstärkerstufe für niederohmige Wechselspannungs-Quellen |
US5945878A (en) * | 1998-02-17 | 1999-08-31 | Motorola, Inc. | Single-ended to differential converter |
US20060034620A1 (en) | 2004-08-12 | 2006-02-16 | Triaccess Technologies, Inc. | Low noise optical receiver |
TWI340537B (en) * | 2006-02-14 | 2011-04-11 | Richwave Technology Corp | Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology |
WO2010050193A1 (ja) | 2008-10-30 | 2010-05-06 | 住友ベークライト株式会社 | 多層配線基板およびその製造方法 |
EP2736168B1 (en) | 2010-03-09 | 2015-05-06 | Marvell World Trade Ltd. | Class AB amplifiers |
US8487702B2 (en) * | 2011-09-21 | 2013-07-16 | Realtek Semiconductor Corp. | Transimpedance amplifier and method thereof |
EP2869465B1 (en) | 2013-11-01 | 2016-05-25 | Nxp B.V. | RF amplifier |
-
2015
- 2015-07-01 JP JP2015133047A patent/JP6397374B2/ja active Active
-
2016
- 2016-07-01 WO PCT/JP2016/003166 patent/WO2017002374A1/ja active Application Filing
- 2016-07-01 CN CN201680035555.7A patent/CN107683566B/zh active Active
- 2016-07-01 EP EP16817484.5A patent/EP3319231A4/en not_active Withdrawn
- 2016-07-01 US US15/735,553 patent/US10892716B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260973A (ja) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | 差動増幅器 |
JP2000040203A (ja) * | 1998-07-06 | 2000-02-08 | Hewlett Packard Co <Hp> | 磁気抵抗型ヘッド読取り増幅器 |
JP2001251150A (ja) * | 2000-03-08 | 2001-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 単相信号/差動信号変換型の電圧増幅器 |
JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
JP2009290520A (ja) * | 2008-05-29 | 2009-12-10 | Hitachi Ltd | トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3319231A4 * |
Also Published As
Publication number | Publication date |
---|---|
CN107683566A (zh) | 2018-02-09 |
US10892716B2 (en) | 2021-01-12 |
US20200036344A1 (en) | 2020-01-30 |
EP3319231A4 (en) | 2018-12-05 |
EP3319231A1 (en) | 2018-05-09 |
JP2017017558A (ja) | 2017-01-19 |
CN107683566B (zh) | 2021-08-20 |
JP6397374B2 (ja) | 2018-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420423B2 (en) | Active balun device | |
JP4481590B2 (ja) | アクティブインダクタンス回路及び差動アンプ回路 | |
JP5479284B2 (ja) | 電子回路 | |
TWI523414B (zh) | 電力放大器 | |
US8884655B2 (en) | Low-power voltage mode high speed driver | |
US8823458B2 (en) | Circuit and power amplifier | |
KR101327551B1 (ko) | 저잡음 증폭기 | |
US7843268B2 (en) | Modified distributed amplifier to improve low frequency efficiency and noise figure | |
WO2007049391A1 (ja) | 分布型増幅器および集積回路 | |
JP2009165100A (ja) | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 | |
WO2017002374A1 (ja) | 増幅器 | |
US10965256B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
US20050035819A1 (en) | CMOS differential buffer circuit | |
US7282993B2 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
JP6272102B2 (ja) | カスコード増幅器 | |
JP2008103889A (ja) | 低雑音増幅器 | |
KR100513970B1 (ko) | 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기 | |
JP4255703B2 (ja) | カスコード電力増幅器 | |
JP2009077142A (ja) | 低雑音増幅回路 | |
US20100127772A1 (en) | Feedback amplifier and audio system thererof | |
JP2008236354A (ja) | 増幅器 | |
CN110661494A (zh) | 高频放大电路及半导体设备 | |
JP5752515B2 (ja) | 増幅器 | |
US8847687B2 (en) | Multi-path broadband amplifier | |
JP2011188343A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16817484 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2016817484 Country of ref document: EP |