JPH09260973A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH09260973A JPH09260973A JP7077396A JP7077396A JPH09260973A JP H09260973 A JPH09260973 A JP H09260973A JP 7077396 A JP7077396 A JP 7077396A JP 7077396 A JP7077396 A JP 7077396A JP H09260973 A JPH09260973 A JP H09260973A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- constant current
- differential amplifier
- circuit
- current circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波ノイズによるオフセットの発生を防止
する。 【解決手段】 一対の入力トランジスタＴｒ１，Ｔｒ２
の共通エミッタは、定電流回路ＣＳを介し、グランドに
接続されている。ここで、この定電流回路ＣＳの上流
側、または／および下流側に直流成分に対し低インピー
ダンスで、高周波ノイズに対し高インピーダンスとなる
素子１０を配置する。これによって、高周波ノイズが定
電流回路ＣＳを介しグランドにリークするのを防止する
ことができ、差動増幅器の入力オフセットの発生を防止
することができる。
する。 【解決手段】 一対の入力トランジスタＴｒ１，Ｔｒ２
の共通エミッタは、定電流回路ＣＳを介し、グランドに
接続されている。ここで、この定電流回路ＣＳの上流
側、または／および下流側に直流成分に対し低インピー
ダンスで、高周波ノイズに対し高インピーダンスとなる
素子１０を配置する。これによって、高周波ノイズが定
電流回路ＣＳを介しグランドにリークするのを防止する
ことができ、差動増幅器の入力オフセットの発生を防止
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器の入力
端子から高周波ノイズが印加された場合の誤動作、特に
オフセット電圧の発生を防止に関するものである。
端子から高周波ノイズが印加された場合の誤動作、特に
オフセット電圧の発生を防止に関するものである。
【０００２】
【従来の技術】従来より、アナログ回路の基本的回路と
して、オペアンプがある。このオペアンプは、信号の増
幅のみならず信号変換、演算、信号発生など幅広い用途
に用いられ、アナログの代表的な回路で、かつ重要な回
路である。そして、差動増幅器は、主にオペアンプの初
段に用いられ、アナログ回路の中では基本的な回路であ
る。
して、オペアンプがある。このオペアンプは、信号の増
幅のみならず信号変換、演算、信号発生など幅広い用途
に用いられ、アナログの代表的な回路で、かつ重要な回
路である。そして、差動増幅器は、主にオペアンプの初
段に用いられ、アナログ回路の中では基本的な回路であ
る。
【０００３】このようなオペアンプにおいて、高周波ノ
イズによる誤動作が問題となってきている。特に問題と
なる誤動作は、入力端子から混入した高周波ノイズがオ
ペアンプ内部でＤＣ（直流）成分に変換され、出力にＤ
Ｃ電圧誤差が発生すること、すなわちオフセット電圧が
発生する現象である。
イズによる誤動作が問題となってきている。特に問題と
なる誤動作は、入力端子から混入した高周波ノイズがオ
ペアンプ内部でＤＣ（直流）成分に変換され、出力にＤ
Ｃ電圧誤差が発生すること、すなわちオフセット電圧が
発生する現象である。
【０００４】ここで、差動増幅器への高周波印加による
オフセット電圧の発生現象を図２、図３を用いて説明す
る。図２において、点線で囲んだ部分が差動増幅器であ
る。図は最も基本的な差動増幅器の構成を示しており、
電源ＶＣＣと抵抗Ｒ１、Ｒ２、トランジスタＴｒ１、Ｔ
ｒ２および定電流回路ＣＳ（電流Ｉ）からなっている。
差動増幅器の入力端子は、であり、出力端子はＯ
１、Ｏ２（出力電圧ＶＯ１、ＶＯ２）である。図２で
は、差動増幅器の入力、にそれぞれＶ１、Ｖ２のＤ
Ｃ入力信号電圧を印加し、かつ高周波ノイズに相当する
高周波信号を一方の入力端子から印加した場合の回路
構成を示している。
オフセット電圧の発生現象を図２、図３を用いて説明す
る。図２において、点線で囲んだ部分が差動増幅器であ
る。図は最も基本的な差動増幅器の構成を示しており、
電源ＶＣＣと抵抗Ｒ１、Ｒ２、トランジスタＴｒ１、Ｔ
ｒ２および定電流回路ＣＳ（電流Ｉ）からなっている。
差動増幅器の入力端子は、であり、出力端子はＯ
１、Ｏ２（出力電圧ＶＯ１、ＶＯ２）である。図２で
は、差動増幅器の入力、にそれぞれＶ１、Ｖ２のＤ
Ｃ入力信号電圧を印加し、かつ高周波ノイズに相当する
高周波信号を一方の入力端子から印加した場合の回路
構成を示している。
【０００５】ここで、この回路において、ＶＣＣ＝１２
Ｖ、Ｉ＝２ｍＡ、Ｖ２＝２Ｖ、Ｒ１＝Ｒ２＝４ｋΩの条
件で、Ｖ１を０から４Ｖまで変化させた場合の高周波信
号印加の有無による出力特性を測定した。その結果を図
３に示す。（ａ）が印加しない場合、（ｂ）が５０ＭＨ
ｚ、１０ｄＢｍの高周波信号を印加した場合の出力特性
である。図３において横軸は、ＤＣ入力電圧の差（Ｖ１
−Ｖ２）を、縦軸はＤＣ出力電圧ＶＯ１、ＶＯ２を示し
ている。
Ｖ、Ｉ＝２ｍＡ、Ｖ２＝２Ｖ、Ｒ１＝Ｒ２＝４ｋΩの条
件で、Ｖ１を０から４Ｖまで変化させた場合の高周波信
号印加の有無による出力特性を測定した。その結果を図
３に示す。（ａ）が印加しない場合、（ｂ）が５０ＭＨ
ｚ、１０ｄＢｍの高周波信号を印加した場合の出力特性
である。図３において横軸は、ＤＣ入力電圧の差（Ｖ１
−Ｖ２）を、縦軸はＤＣ出力電圧ＶＯ１、ＶＯ２を示し
ている。
【０００６】高周波信号を印加しない（ａ）の場合、入
力信号の差が０（図中、（Ｖ１−Ｖ２）＝０すなわちＶ
１＝２Ｖ、Ｖ２＝２Ｖ）の時、ＶＯ１とＶＯ２は８Ｖと
等しい値になっている。従って、出力信号差、すなわち
差動増幅器としてのＤＣ出力は０になっていることがわ
かる。一方、高周波信号を印加した（ｂ）の場合、入力
信号差が０の時に、出力電圧ＶＯ１は４Ｖ、ＶＯ２は１
２Ｖと電圧差が発生している。このように入力信号差が
０の時に、出力に現れるＤＣ電圧が出力オフセット電圧
であり、図より高周波信号印加により、オフセット電圧
が発生していることがわかる。
力信号の差が０（図中、（Ｖ１−Ｖ２）＝０すなわちＶ
１＝２Ｖ、Ｖ２＝２Ｖ）の時、ＶＯ１とＶＯ２は８Ｖと
等しい値になっている。従って、出力信号差、すなわち
差動増幅器としてのＤＣ出力は０になっていることがわ
かる。一方、高周波信号を印加した（ｂ）の場合、入力
信号差が０の時に、出力電圧ＶＯ１は４Ｖ、ＶＯ２は１
２Ｖと電圧差が発生している。このように入力信号差が
０の時に、出力に現れるＤＣ電圧が出力オフセット電圧
であり、図より高周波信号印加により、オフセット電圧
が発生していることがわかる。
【０００７】また図３（ｂ）より、出力電圧差が０にな
る入力信号電圧、すなわちＶＯ１とＶＯ２が交差する点
の入力信号電圧（Ｖ１−Ｖ２）は、約−１．３Ｖである
ことがわかる。このことは、出力を０にするためには、
最初に入力（Ｖ１−Ｖ２）に１．３Ｖ印加しておかなけ
ればならないことを示している。このように出力を０に
するために入力に与えておく電圧のことを入力オフセッ
ト電圧と呼ぶ。
る入力信号電圧、すなわちＶＯ１とＶＯ２が交差する点
の入力信号電圧（Ｖ１−Ｖ２）は、約−１．３Ｖである
ことがわかる。このことは、出力を０にするためには、
最初に入力（Ｖ１−Ｖ２）に１．３Ｖ印加しておかなけ
ればならないことを示している。このように出力を０に
するために入力に与えておく電圧のことを入力オフセッ
ト電圧と呼ぶ。
【０００８】なお、図３では高周波信号を入力端子か
ら印加した場合の結果を示したが、入力端子から高周
波信号を印加した場合には、入力オフセット電圧の大き
さはから印加した場合と同じであるが、その符号は
の場合と逆になる。
ら印加した場合の結果を示したが、入力端子から高周
波信号を印加した場合には、入力オフセット電圧の大き
さはから印加した場合と同じであるが、その符号は
の場合と逆になる。
【０００９】
【発明が解決しようとする課題】このような高周波ノイ
ズに対するオフセット電圧発生防止回路として、次のよ
うな回路が用いられてきた。
ズに対するオフセット電圧発生防止回路として、次のよ
うな回路が用いられてきた。
【００１０】図４は、その回路の一例（従来技術
（１））であり、差動増幅器の入力端子、それぞれ
に高周波ノイズを取り除くフィルタ回路を接続したもの
である。しかし、この構成では、両入力端子にフィルタ
回路を設けなければならず、回路規模が大きくなるとい
う問題点があった。また、それぞれの入力に異なるノイ
ズが入ってきた場合にフィルタ効果が異なり、完全にノ
イズを除去できない可能性があるという問題点もあっ
た。
（１））であり、差動増幅器の入力端子、それぞれ
に高周波ノイズを取り除くフィルタ回路を接続したもの
である。しかし、この構成では、両入力端子にフィルタ
回路を設けなければならず、回路規模が大きくなるとい
う問題点があった。また、それぞれの入力に異なるノイ
ズが入ってきた場合にフィルタ効果が異なり、完全にノ
イズを除去できない可能性があるという問題点もあっ
た。
【００１１】また、これ以外の例（従来技術（２））と
して、図５に示す差動増幅器の入力端子間にコンデンサ
Ｃを接続した回路がある。この回路では、コンデンサに
より入力端子間を高周波的に結合し、両入力に等しく高
周波ノイズを印加することで誤動作を防止しようとする
ものである。しかし、この回路構成では挿入するコンデ
ンサＣの値によっては、回路の安定性がそこなわれ発振
を生じるという問題点があった。
して、図５に示す差動増幅器の入力端子間にコンデンサ
Ｃを接続した回路がある。この回路では、コンデンサに
より入力端子間を高周波的に結合し、両入力に等しく高
周波ノイズを印加することで誤動作を防止しようとする
ものである。しかし、この回路構成では挿入するコンデ
ンサＣの値によっては、回路の安定性がそこなわれ発振
を生じるという問題点があった。
【００１２】本発明は上記問題点を解決することを課題
としてなされたものであり、高周波ノイズが入力端子か
ら印加された場合にオフセット電圧の発生を効果的に抑
制することができる差動増幅器を提供することを目的と
する。
としてなされたものであり、高周波ノイズが入力端子か
ら印加された場合にオフセット電圧の発生を効果的に抑
制することができる差動増幅器を提供することを目的と
する。
【００１３】
【課題を解決するための手段】まず、差動増幅器の入力
端子から高周波ノイズを印加した場合のオフセット電圧
の発生要因については、まだ報告例がない。そこで、我
々はこの要因を独自に解析することにした。
端子から高周波ノイズを印加した場合のオフセット電圧
の発生要因については、まだ報告例がない。そこで、我
々はこの要因を独自に解析することにした。
【００１４】解析手法として、ハーモニックバランス法
によるシミュレーションを検討した。その結果、図２に
示す回路の寄生成分を測定し、それらを取り込んだ回路
でシミュレーションを行うことにより、実測値をほぼ実
現できることを明らかにした。ここでの寄生成分とは、
図２の回路図上には現れてこない配線の抵抗成分や抵抗
の浮遊容量、トランジスタの接合容量などをさす。
によるシミュレーションを検討した。その結果、図２に
示す回路の寄生成分を測定し、それらを取り込んだ回路
でシミュレーションを行うことにより、実測値をほぼ実
現できることを明らかにした。ここでの寄生成分とは、
図２の回路図上には現れてこない配線の抵抗成分や抵抗
の浮遊容量、トランジスタの接合容量などをさす。
【００１５】シミュレーションが実測結果を再現できる
というこの結果から、シミュレーションを用いて、オフ
セット電圧の発生要因について検討した。その結果、こ
の要因として、高周波信号の印加により、定電流回路Ｃ
Ｓに流れ込む電流が、一定ではなく時間的に変動し、そ
のため差動増幅器の両入力トランジスタのエミッタ電流
の振幅に差が生じているためであることを明らかにし
た。
というこの結果から、シミュレーションを用いて、オフ
セット電圧の発生要因について検討した。その結果、こ
の要因として、高周波信号の印加により、定電流回路Ｃ
Ｓに流れ込む電流が、一定ではなく時間的に変動し、そ
のため差動増幅器の両入力トランジスタのエミッタ電流
の振幅に差が生じているためであることを明らかにし
た。
【００１６】図６、図７を用いてそれを説明する。図６
は、定電流回路ＣＳに流れ込む電流ＩＥ、各入力トラン
ジスタのエミッタ電流ＩＥ１、ＩＥ２のモニタ個所を示
している。図７は、寄生成分を取り込んだ回路でのシミ
ュレーション結果である。図７（ａ）は、出力特性、図
７（ｂ）は、出力特性の（Ｖ１−Ｖ２）＝０の点、すな
わちＶ１＝２Ｖ、Ｖ２＝２Ｖの点で入力端子から高周
波信号を印加した場合の各電流波形のシミュレーション
結果である。
は、定電流回路ＣＳに流れ込む電流ＩＥ、各入力トラン
ジスタのエミッタ電流ＩＥ１、ＩＥ２のモニタ個所を示
している。図７は、寄生成分を取り込んだ回路でのシミ
ュレーション結果である。図７（ａ）は、出力特性、図
７（ｂ）は、出力特性の（Ｖ１−Ｖ２）＝０の点、すな
わちＶ１＝２Ｖ、Ｖ２＝２Ｖの点で入力端子から高周
波信号を印加した場合の各電流波形のシミュレーション
結果である。
【００１７】オフセット電圧が発生している場合、図７
（ｂ）に示すように、定電流回路ＣＳに流れ込む電流Ｉ
Ｅが、時間的に変動していることがわかる。この電流
は、理想的には時間的に変動せず一定であるべき電流で
ある。このＩＥが変動しているため、ＩＥ１とＩＥ２の
振幅に差が生じていることがわかる。このＩＥ１とＩＥ
２の波形の平均値が、ＩＥ１とＩＥ２の直流の値になる
が、図よりこの直流値も異なっていることが明らかであ
る。出力電圧ＶＯ１、ＶＯ２は、ＶＯ１＝〜ＶＣＣ−Ｒ
１×ＩＥ１、ＶＯ２＝〜ＶＣＣ−Ｒ２×ＩＥ２で表され
る（ここで、＝〜はニアリーイコールを意味する）。Ｒ
１＝Ｒ２であるから、ＩＥ１とＩＥ２に差があれば、こ
れらの式より、ＶＯ１とＶＯ２の値は異なることにな
る。したがって図７（ａ）に示すようなオフセット電圧
が発生することになる。
（ｂ）に示すように、定電流回路ＣＳに流れ込む電流Ｉ
Ｅが、時間的に変動していることがわかる。この電流
は、理想的には時間的に変動せず一定であるべき電流で
ある。このＩＥが変動しているため、ＩＥ１とＩＥ２の
振幅に差が生じていることがわかる。このＩＥ１とＩＥ
２の波形の平均値が、ＩＥ１とＩＥ２の直流の値になる
が、図よりこの直流値も異なっていることが明らかであ
る。出力電圧ＶＯ１、ＶＯ２は、ＶＯ１＝〜ＶＣＣ−Ｒ
１×ＩＥ１、ＶＯ２＝〜ＶＣＣ−Ｒ２×ＩＥ２で表され
る（ここで、＝〜はニアリーイコールを意味する）。Ｒ
１＝Ｒ２であるから、ＩＥ１とＩＥ２に差があれば、こ
れらの式より、ＶＯ１とＶＯ２の値は異なることにな
る。したがって図７（ａ）に示すようなオフセット電圧
が発生することになる。
【００１８】このような定電流の変動は、定電流回路の
寄生成分により、高周波信号がリークしているために発
生していると考えられる。定電流回路は一般にトランジ
スタで構成される。バイポーラトランジスタの場合を例
にとると、エミッタ・ベース、ベース・コレクタ間に
は、接合容量が存在する。この接合容量が、寄生成分で
ある。これはトランジスタの構造上、必ず存在する。接
合容量は、高周波ではインピーダンスが低くなる。その
ため、高周波信号は、定電流回路を構成するトランジス
タの接合容量を介した経路を通って、ＧＮＤに流れ込む
のである。これが定電流回路での高周波信号のリークで
ある。
寄生成分により、高周波信号がリークしているために発
生していると考えられる。定電流回路は一般にトランジ
スタで構成される。バイポーラトランジスタの場合を例
にとると、エミッタ・ベース、ベース・コレクタ間に
は、接合容量が存在する。この接合容量が、寄生成分で
ある。これはトランジスタの構造上、必ず存在する。接
合容量は、高周波ではインピーダンスが低くなる。その
ため、高周波信号は、定電流回路を構成するトランジス
タの接合容量を介した経路を通って、ＧＮＤに流れ込む
のである。これが定電流回路での高周波信号のリークで
ある。
【００１９】定電流回路の寄生成分のため、ＩＥが変動
することによってオフセット電圧が発生していることを
確認するため、定電流回路を全く理想的な回路として、
高周波信号を同様に印加した場合の出力特性およびＩ
Ｅ、ＩＥ１、ＩＥ２波形をシミュレーションにより求め
た。結果を図８に示す。図７の結果と比較すると、図８
（ａ）から、オフセット電圧は発生していないことがわ
かる。また、この場合の電流波形は、（ｂ）に示すよう
にＩＥは理想的定電流回路ＣＳであるから、時間的に変
動せず一定となっており、ＩＥ１とＩＥ２は逆相でほぼ
同一振幅で流れていることがわかる。
することによってオフセット電圧が発生していることを
確認するため、定電流回路を全く理想的な回路として、
高周波信号を同様に印加した場合の出力特性およびＩ
Ｅ、ＩＥ１、ＩＥ２波形をシミュレーションにより求め
た。結果を図８に示す。図７の結果と比較すると、図８
（ａ）から、オフセット電圧は発生していないことがわ
かる。また、この場合の電流波形は、（ｂ）に示すよう
にＩＥは理想的定電流回路ＣＳであるから、時間的に変
動せず一定となっており、ＩＥ１とＩＥ２は逆相でほぼ
同一振幅で流れていることがわかる。
【００２０】以上の結果から、定電流回路に流れ込む電
流を時間的に変動させない構成にすれば、オフセット電
圧の発生は抑制できるものと考えられる。
流を時間的に変動させない構成にすれば、オフセット電
圧の発生は抑制できるものと考えられる。
【００２１】そこで、本発明においては、定電流の流れ
るラインのインピーダンスを高周波ノイズに対して大き
くなるような回路を挿入することにより、定電流回路で
の高周波信号のリークを防ぐ構成を設けた。
るラインのインピーダンスを高周波ノイズに対して大き
くなるような回路を挿入することにより、定電流回路で
の高周波信号のリークを防ぐ構成を設けた。
【００２２】すなわち、本発明は、一対の入力トランジ
スタと、この一対の入力トランジスタのエミッタが接続
され、両入力トランジスタからの電流をグランドに流す
定電流回路とを含む差動増幅器において、両入力トラン
ジスタと定電流回路の間、または定電流回路とグランド
の間、またはこの両方に、直流成分に対して低インピー
ダンスで、高周波ノイズに対して高インピーダンスとな
る素子を設けたことを特徴とする。
スタと、この一対の入力トランジスタのエミッタが接続
され、両入力トランジスタからの電流をグランドに流す
定電流回路とを含む差動増幅器において、両入力トラン
ジスタと定電流回路の間、または定電流回路とグランド
の間、またはこの両方に、直流成分に対して低インピー
ダンスで、高周波ノイズに対して高インピーダンスとな
る素子を設けたことを特徴とする。
【００２３】このような構成によって、高周波ノイズが
定電流回路の寄生成分に起因してグランドにリークし、
これによって定電流回路に流れる電流が変動することを
防止できる。従って、差動増幅器における誤差、特にオ
フセット電圧の発生を効果的に防止することができる。
定電流回路の寄生成分に起因してグランドにリークし、
これによって定電流回路に流れる電流が変動することを
防止できる。従って、差動増幅器における誤差、特にオ
フセット電圧の発生を効果的に防止することができる。
【００２４】また、上記直流成分に対し低インピーダン
スで、高周波ノイズに対して高インピーダンスとなる素
子としては、インダクタンス素子や磁性体を利用した抵
抗変化型素子を用いる。これら素子により、簡単な構成
で高周波ノイズのグランドへのリークを減少し、差動増
幅器におけるオフセット電圧の発生を防止できる。
スで、高周波ノイズに対して高インピーダンスとなる素
子としては、インダクタンス素子や磁性体を利用した抵
抗変化型素子を用いる。これら素子により、簡単な構成
で高周波ノイズのグランドへのリークを減少し、差動増
幅器におけるオフセット電圧の発生を防止できる。
【００２５】
【発明の実施の形態】以下、本発明に好適な実施の形態
（以下、実施形態という）について、図面に基づいて説
明する。
（以下、実施形態という）について、図面に基づいて説
明する。
【００２６】＜第１実施形態＞図１は、実施形態の３つ
の構成例を示すものである。電源ＶＣＣには抵抗Ｒ１，
Ｒ２を介し、入力トランジスタＴｒ１，Ｔｒ２のコレク
タが接続されている。そして、両入力トランジスタＴｒ
１，Ｔｒ２のエミッタは、定電流回路ＣＳを介し、グラ
ンドに接続されている。そして、入力トランジスタＴｒ
１，Ｔｒ２のベースが２つの信号入力端、に接続さ
れている。また、入力トランジスタＴｒ１，Ｔｒ２のコ
レクタ側が、それぞれ出力端Ｏ１，Ｏ２に接続されてい
る。
の構成例を示すものである。電源ＶＣＣには抵抗Ｒ１，
Ｒ２を介し、入力トランジスタＴｒ１，Ｔｒ２のコレク
タが接続されている。そして、両入力トランジスタＴｒ
１，Ｔｒ２のエミッタは、定電流回路ＣＳを介し、グラ
ンドに接続されている。そして、入力トランジスタＴｒ
１，Ｔｒ２のベースが２つの信号入力端、に接続さ
れている。また、入力トランジスタＴｒ１，Ｔｒ２のコ
レクタ側が、それぞれ出力端Ｏ１，Ｏ２に接続されてい
る。
【００２７】そして、本実施形態においては、高周波ノ
イズに対し、インピーダンスが大きい素子１０を有して
いる。すなわち、図１（ａ）の例では、素子１０が入力
トランジスタＴｒ１，Ｔｒ２の共通エミッタと、定電流
回路ＣＳの間に配置されており、図１（ｂ）の例では、
素子１０が定電流回路ＣＳとグランドの間に配置されて
おり、図１（ｃ）の例では、素子１０が入力トランジス
タＴｒ１，Ｔｒ２の共通エミッタと定電流回路ＣＳの間
および素子１０が定電流回路ＣＳとグランドの間の両方
に配置されている。
イズに対し、インピーダンスが大きい素子１０を有して
いる。すなわち、図１（ａ）の例では、素子１０が入力
トランジスタＴｒ１，Ｔｒ２の共通エミッタと、定電流
回路ＣＳの間に配置されており、図１（ｂ）の例では、
素子１０が定電流回路ＣＳとグランドの間に配置されて
おり、図１（ｃ）の例では、素子１０が入力トランジス
タＴｒ１，Ｔｒ２の共通エミッタと定電流回路ＣＳの間
および素子１０が定電流回路ＣＳとグランドの間の両方
に配置されている。
【００２８】この素子１０としては、直流成分に対しイ
ンピーダンスが小さいが、高周波成分に対してはインピ
ーダンスが大きい特性を有しているもの、例えばコイル
が採用される。
ンピーダンスが小さいが、高周波成分に対してはインピ
ーダンスが大きい特性を有しているもの、例えばコイル
が採用される。
【００２９】このような回路において、基本的には、定
電流回路ＣＳに定電流が流れる。そこで、入力トランジ
スタＴｒ１，Ｔｒ２に流れる電流の和は、定電流回路Ｃ
Ｓに流れる。そして、信号入力端、に信号が入力さ
れると、この入力信号の差に応じて、入力トランジスタ
Ｔｒ１，Ｔｒ２に流れる電流が変化し、出力電圧ＶＯ
１，ＶＯ２が変化し、差動増幅が達成される。
電流回路ＣＳに定電流が流れる。そこで、入力トランジ
スタＴｒ１，Ｔｒ２に流れる電流の和は、定電流回路Ｃ
Ｓに流れる。そして、信号入力端、に信号が入力さ
れると、この入力信号の差に応じて、入力トランジスタ
Ｔｒ１，Ｔｒ２に流れる電流が変化し、出力電圧ＶＯ
１，ＶＯ２が変化し、差動増幅が達成される。
【００３０】そして、この回路においては、素子１０が
入力トランジスタＴｒ１，Ｔｒ２とグランドの間（定電
流回路ＣＳの上流側および／または下流側）に設けられ
ている。従って、この素子１０の存在によって、高周波
ノイズ分が定電流回路の寄生成分に起因してグランドの
流れることが防止される。従って、入力トランジスタＴ
ｒ１，Ｔｒ２に流れる電流の和の変動を抑制することが
でき、これによって高周波ノイズが混入したときのオフ
セットの発生を効果的に防止することができる。
入力トランジスタＴｒ１，Ｔｒ２とグランドの間（定電
流回路ＣＳの上流側および／または下流側）に設けられ
ている。従って、この素子１０の存在によって、高周波
ノイズ分が定電流回路の寄生成分に起因してグランドの
流れることが防止される。従って、入力トランジスタＴ
ｒ１，Ｔｒ２に流れる電流の和の変動を抑制することが
でき、これによって高周波ノイズが混入したときのオフ
セットの発生を効果的に防止することができる。
【００３１】図１（ａ）の差動増幅器においては、素子
１０が入力トランジスタＴｒ１，Ｔｒ２の共通エミッタ
と、定電流回路ＣＳの間に配置されている。従って、信
号入力ラインなどから侵入した高周波ノイズが定電流回
路ＣＳの手前で止められる。そこで、高周波ノイズがグ
ランドに向けてリークすることを防止できる。
１０が入力トランジスタＴｒ１，Ｔｒ２の共通エミッタ
と、定電流回路ＣＳの間に配置されている。従って、信
号入力ラインなどから侵入した高周波ノイズが定電流回
路ＣＳの手前で止められる。そこで、高周波ノイズがグ
ランドに向けてリークすることを防止できる。
【００３２】次に、図１（ｂ）の差動増幅器において
は、素子１０が定電流回路ＣＳとグランドの間に配置さ
れている。従って、信号入力ラインなどから侵入した高
周波ノイズは、グランドに至ることができず、高周波ノ
イズがグランドに向けてリークすることを防止できる。
は、素子１０が定電流回路ＣＳとグランドの間に配置さ
れている。従って、信号入力ラインなどから侵入した高
周波ノイズは、グランドに至ることができず、高周波ノ
イズがグランドに向けてリークすることを防止できる。
【００３３】さらに、図２（ｃ）の差動増幅器では、素
子１０が入力トランジスタＴｒ１，Ｔｒ２の共通エミッ
タと定電流回路ＣＳの間および素子１０が定電流回路Ｃ
Ｓとグランドの間の両方に配置されている。従って、よ
り確実な高周波ノイズのリーク防止を達成できる。
子１０が入力トランジスタＴｒ１，Ｔｒ２の共通エミッ
タと定電流回路ＣＳの間および素子１０が定電流回路Ｃ
Ｓとグランドの間の両方に配置されている。従って、よ
り確実な高周波ノイズのリーク防止を達成できる。
【００３４】そして、これらの差動増幅器により、簡単
な構成で高周波ノイズのリークを防止し、オフセット電
圧の発生を防止することができる。
な構成で高周波ノイズのリークを防止し、オフセット電
圧の発生を防止することができる。
【００３５】＜実施形態２＞図９に、本発明の差動増幅
器の一例を示す。この差動増幅器では、上述の第１実施
形態と同様に、抵抗Ｒ１，Ｒ２および入力トランジスタ
Ｔｒ１，Ｔｒ２、定電流回路ＣＳを有している。そし
て、直流成分に対しては、低インピーダンスで、高周波
ノイズに対し、高インピーダンスとなる素子として、コ
イルＬを採用し、これを入力トランジスタＴｒ１，ＴＲ
２のエミッタと定電流回路ＣＳの間に配置している。
器の一例を示す。この差動増幅器では、上述の第１実施
形態と同様に、抵抗Ｒ１，Ｒ２および入力トランジスタ
Ｔｒ１，Ｔｒ２、定電流回路ＣＳを有している。そし
て、直流成分に対しては、低インピーダンスで、高周波
ノイズに対し、高インピーダンスとなる素子として、コ
イルＬを採用し、これを入力トランジスタＴｒ１，ＴＲ
２のエミッタと定電流回路ＣＳの間に配置している。
【００３６】また、定電流回路ＣＳとしては、カスコー
ド型のものが採用されている。すなわち、ＶＣＣには、
抵抗Ｒ、ダイオード接続された２つのトランジスタＴｒ
３，Ｔｒ４が順次接続され、トランジスタＴｒ４のエミ
ッタがグランドに接続されている。一方、トランジスタ
Ｔｒ３のベースにはコレクタがコイルＬに接続されたト
ランジスタＴｒ５のベースが接続され、トランジスタＴ
ｒ４のベースにはコレクタがトランジスタＴｒ５のエミ
ッタに接続されたトランジスタＴｒ６のベースが接続さ
れ、トランジスタＴｒ６のエミッタがグランドに接続さ
れている。
ド型のものが採用されている。すなわち、ＶＣＣには、
抵抗Ｒ、ダイオード接続された２つのトランジスタＴｒ
３，Ｔｒ４が順次接続され、トランジスタＴｒ４のエミ
ッタがグランドに接続されている。一方、トランジスタ
Ｔｒ３のベースにはコレクタがコイルＬに接続されたト
ランジスタＴｒ５のベースが接続され、トランジスタＴ
ｒ４のベースにはコレクタがトランジスタＴｒ５のエミ
ッタに接続されたトランジスタＴｒ６のベースが接続さ
れ、トランジスタＴｒ６のエミッタがグランドに接続さ
れている。
【００３７】従って、この定電流回路ＣＳによって、抵
抗Ｒ、トランジスタＴｒ３、Ｔｒ４の直列接続によって
決定される電流がトランジスタＴｒ５，Ｔｒ６に流れ、
従ってコイルＬに流れる電流、すなわち入力トランジス
タＴＲ１，Ｔｒ２に流れる電流の和が定電流になる。
抗Ｒ、トランジスタＴｒ３、Ｔｒ４の直列接続によって
決定される電流がトランジスタＴｒ５，Ｔｒ６に流れ、
従ってコイルＬに流れる電流、すなわち入力トランジス
タＴＲ１，Ｔｒ２に流れる電流の和が定電流になる。
【００３８】この回路は、上述の図１（ａ）の回路と同
様に動作するが、図９においては、高周波ノイズを印加
するテストのための構成も記載してある。すなわち、図
９では入力端子は、電源Ｖ２に接続されている。ま
た、入力端子には、可変電源Ｖ１をコイルを介し接続
すると共に、高周波信号源を直流カット用のコンデンサ
Ｃａを介し接続している。
様に動作するが、図９においては、高周波ノイズを印加
するテストのための構成も記載してある。すなわち、図
９では入力端子は、電源Ｖ２に接続されている。ま
た、入力端子には、可変電源Ｖ１をコイルを介し接続
すると共に、高周波信号源を直流カット用のコンデンサ
Ｃａを介し接続している。
【００３９】この構成によれば、可変電源Ｖ１の電圧を
変更することによって、差動増幅器に入力信号の差（Ｖ
１−Ｖ２）が入力され、かつ高周波信号源からの高周波
信号が高周波ノイズとして、入力トランジスタＴｒ１の
ベースに印加される。
変更することによって、差動増幅器に入力信号の差（Ｖ
１−Ｖ２）が入力され、かつ高周波信号源からの高周波
信号が高周波ノイズとして、入力トランジスタＴｒ１の
ベースに印加される。
【００４０】なお、この図９の回路でテストを行う際、
Ｖｃｃ＝１２Ｖ、Ｖ１＝０〜４Ｖ、Ｖ２＝２Ｖ、Ｒ１＝
４ｋΩ、Ｒ２＝４ｋΩとした。また、高周波信号源から
の高周波信号は、従来例と同様に、５０ＭＨｚ、１０ｄ
Ｂｍとした。
Ｖｃｃ＝１２Ｖ、Ｖ１＝０〜４Ｖ、Ｖ２＝２Ｖ、Ｒ１＝
４ｋΩ、Ｒ２＝４ｋΩとした。また、高周波信号源から
の高周波信号は、従来例と同様に、５０ＭＨｚ、１０ｄ
Ｂｍとした。
【００４１】図１０に高周波信号を印加した場合のコイ
ル挿入の有無による出力特性と定電流源に流れ込む電流
ＩＥの波形の測定結果を示す。図１０（ａ）、（ｂ）
は、コイルを挿入しない場合、（ｃ）、（ｄ）はコイル
を挿入した場合の結果である。コイルを挿入しない場
合、定電流回路ＣＳに流れる電流ＩＥは時間的に大きく
変動し、またオフセット電圧も発生していることがわか
る。一方、コイルを挿入した場合、ＩＥの変動は抑えら
れ、オフセット電圧は、ほぼ０に抑制されていることが
わかる。
ル挿入の有無による出力特性と定電流源に流れ込む電流
ＩＥの波形の測定結果を示す。図１０（ａ）、（ｂ）
は、コイルを挿入しない場合、（ｃ）、（ｄ）はコイル
を挿入した場合の結果である。コイルを挿入しない場
合、定電流回路ＣＳに流れる電流ＩＥは時間的に大きく
変動し、またオフセット電圧も発生していることがわか
る。一方、コイルを挿入した場合、ＩＥの変動は抑えら
れ、オフセット電圧は、ほぼ０に抑制されていることが
わかる。
【００４２】このように、本実施形態により、高周波ノ
イズのグランドへのリークを防止して、オフセット電圧
の発生を効果的に防止できることが理解される。
イズのグランドへのリークを防止して、オフセット電圧
の発生を効果的に防止できることが理解される。
【００４３】＜その他の構成＞また、直流成分に対し低
インピーダンスで、高周波ノイズに対し高インピーダン
スの素子としては、コイルだけでなく、スパイラル型イ
ンダクタやミアンダ型インダクタなどを用いることもで
きる。これらのインダクタを用いれば、ＩＣ（Integrat
ed Circuit) 上で素子を作製することができ、ＩＣ上で
の対策が可能となる。
インピーダンスで、高周波ノイズに対し高インピーダン
スの素子としては、コイルだけでなく、スパイラル型イ
ンダクタやミアンダ型インダクタなどを用いることもで
きる。これらのインダクタを用いれば、ＩＣ（Integrat
ed Circuit) 上で素子を作製することができ、ＩＣ上で
の対策が可能となる。
【００４４】さらに、直流成分に対し低インピーダンス
で、高周波ノイズに対し高インピーダンスになる素子と
しては、インダクタ素子以外でもよい。例えば、磁性体
を利用した抵抗変化型素子（高周波で抵抗値が増加する
素子）を用いた場合にも、上述と同様の効果が得られ
る。
で、高周波ノイズに対し高インピーダンスになる素子と
しては、インダクタ素子以外でもよい。例えば、磁性体
を利用した抵抗変化型素子（高周波で抵抗値が増加する
素子）を用いた場合にも、上述と同様の効果が得られ
る。
【００４５】本発明は、差動増幅器の入力トランジスタ
のエミッタ（ＭＯＳやＪＦＥＴを用いた場合はソース）
とグランドの間（定電流回路の上流側または／および下
流側）に挿入するものであり、定電流回路および差動増
幅器の回路構成は限定されず、どのような構成において
も適用でき、高い汎用性を有する。
のエミッタ（ＭＯＳやＪＦＥＴを用いた場合はソース）
とグランドの間（定電流回路の上流側または／および下
流側）に挿入するものであり、定電流回路および差動増
幅器の回路構成は限定されず、どのような構成において
も適用でき、高い汎用性を有する。
【図１】 本発明の回路構成を示す図である。
【図２】 従来回路の特性を評価するための回路構成を
示す図である。
示す図である。
【図３】 高周波信号印加による出力特性の変化を示す
図である。
図である。
【図４】 従来技術（１）の回路構成を示す図である。
【図５】 従来技術（２）の回路構成を示す図である。
【図６】 電流のモニタ箇所を示す図である。
【図７】 定電流回路の寄生成分を考慮した場合の特性
を示す図である。
を示す図である。
【図８】 規制成分のない理想的な定電流回路とした場
合の特性を示す図である。
合の特性を示す図である。
【図９】 本発明の回路の一例を示す図である。
【図１０】 本発明の回路の効果を示す特性図である。
ＣＳ 定電流回路、Ｒ１，Ｒ２ 抵抗、Ｔｒ１，Ｔｒ２
入力トランジスタ、Ｔｒ３〜Ｔｒ６ トランジスタ。
入力トランジスタ、Ｔｒ３〜Ｔｒ６ トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 貴敏 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 只野 博 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内
Claims (5)
- 【請求項１】 一対の入力トランジスタと、この一対の
入力トランジスタに接続され、両入力トランジスタから
の電流をグランドに流す定電流回路とを含む差動増幅器
において、 両入力トランジスタと定電流回路の間に、直流成分に対
しては低インピーダンスで、高周波ノイズに対して高イ
ンピーダンスとなる素子を設けたことを特徴とする差動
増幅器。 - 【請求項２】 一対の入力トランジスタと、この一対の
入力トランジスタに接続され、両入力トランジスタから
の電流をグランドに流す定電流回路とを含む差動増幅器
において、 定電流回路とグランドとの間に、直流成分に対しては低
インピーダンスで、高周波ノイズに対して高インピーダ
ンスとなる素子を設けたことを特徴とする差動増幅器。 - 【請求項３】 一対の入力トランジスタと、この一対の
入力トランジスタに接続され、両入力トランジスタから
の電流をグランドに流す定電流回路とを含む差動増幅器
において、 両入力トランジスタと定電流回路との間および定電流回
路とグランドとの間の両方に、直流成分に対しては低イ
ンピーダンスで、高周波ノイズに対して高インピーダン
スとなる素子を設けたことを特徴とする差動増幅器。 - 【請求項４】 請求項１〜３のいずれか１つに記載の差
動増幅器において、 上記高周波ノイズに対して高インピーダンスとなる素子
として、インダクタンス素子を用いたことを特徴する差
動増幅器。 - 【請求項５】 請求項１〜３のいずれか１つに記載の差
動増幅器において、 上記高周波ノイズに対して高インピーダンスとなる素子
として、 磁性体を利用した抵抗変化型素子を用いたことを特徴す
る差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077396A JPH09260973A (ja) | 1996-03-26 | 1996-03-26 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077396A JPH09260973A (ja) | 1996-03-26 | 1996-03-26 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260973A true JPH09260973A (ja) | 1997-10-03 |
Family
ID=13441185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7077396A Pending JPH09260973A (ja) | 1996-03-26 | 1996-03-26 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
| US7561426B2 (en) | 2005-04-12 | 2009-07-14 | Samsung Sdi Co., Ltd. | Display module |
| WO2017002374A1 (ja) * | 2015-07-01 | 2017-01-05 | 日本電信電話株式会社 | 増幅器 |
-
1996
- 1996-03-26 JP JP7077396A patent/JPH09260973A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207874A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 周波数変換器及び無線通信端末装置 |
| US7561426B2 (en) | 2005-04-12 | 2009-07-14 | Samsung Sdi Co., Ltd. | Display module |
| WO2017002374A1 (ja) * | 2015-07-01 | 2017-01-05 | 日本電信電話株式会社 | 増幅器 |
| JP2017017558A (ja) * | 2015-07-01 | 2017-01-19 | 日本電信電話株式会社 | 増幅器 |
| US10892716B2 (en) | 2015-07-01 | 2021-01-12 | Nippon Telegraph And Telephone Corporation | Amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8648623B2 (en) | High side current sense amplifier | |
| US8143944B2 (en) | Method and apparatus for sensing a current for varying impedance loads | |
| KR0130466B1 (ko) | 드레인 바이어스형 전달저항 장치 | |
| Veeravalli et al. | A CMOS transconductance amplifier architecture with wide tuning range for very low frequency applications | |
| US7411451B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US4887047A (en) | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity | |
| US20230013952A1 (en) | Analog front-end circuit for bioelectric sensor | |
| JPH0344447B2 (ja) | ||
| US5926060A (en) | Mirror model for designing a continuous-time filter with reduced filter noise | |
| Redouté et al. | EMI-resistant CMOS differential input stages | |
| US6731165B1 (en) | Electronic amplifier | |
| US10727797B2 (en) | Amplitude control with signal swapping | |
| JPH09260973A (ja) | 差動増幅器 | |
| US5404050A (en) | Single-to-differential converter | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
| JPH07326936A (ja) | 差動増幅器 | |
| TW202303165A (zh) | 電流感測電路 | |
| GB2615138A (en) | A single-ended to differential converter | |
| JPS6378612A (ja) | レベルシフト回路 | |
| TW202127792A (zh) | 線性放大器 | |
| CN219247808U (zh) | 一种具有运算放大器带宽频率扩展功能的电路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| CN113533829B (zh) | 电流检测电路及方法 | |
| JPH04172004A (ja) | 差動回路 |