CN117914270A - 一种差分缓冲器 - Google Patents

Abstract

本发明公开了一种差分缓冲器，本发明通过反馈电容构建反馈回路，可以通过提高高频环路增益而大大降低差分缓冲器输出高频内阻，从而提高差分缓冲器驱动能力，并且反馈电容隔直流的作用不仅可以解耦直流特性而避免放大晶体管进入线性区，还可以保证个节点的大信号摆幅范围。

Description

一种差分缓冲器

技术领域

本发明涉及一种差分缓冲器，属于驱动领域。

背景技术

差分缓冲器常常集成在电路内用以提高驱动能力，以驱动后级重的负载，如大电容、小电阻等。目前提高差分缓冲器驱动能力的办法常常是并联更多的差分缓冲器单元、或提高晶体管的宽长比。但这样也伴随着功耗升高的问题，即随着宽长比的增加，差分缓冲器的功耗也会成比例快速增加，这将带来难以承受的代价。因此现在急需新的提高差分缓冲器驱动能力的办法。

发明内容

本发明提供了一种差分缓冲器，解决了背景技术中披露的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

一种差分缓冲器，包括结构一致的第一反馈回路和第二反馈回路；第一反馈回路和第二反馈回路均包括源极跟随器、反馈电容和回路放大器，源极跟随器的等效栅极外接差分激励信号，源极跟随器的等效源极作为输出端，源极跟随器的等效漏极依次通过反馈电容和回路放大器连接输出端；第一反馈回路输入的差分激励信号和第二反馈回路输入的差分激励信号为以交流耦合的方式注入的差分激励信号。

源极跟随器为FVF结构；源极跟随器中，相邻两个晶体管的栅极之间连接耦合电容，每个晶体管的栅极外接偏置电压，源极跟随器第一端的晶体管的漏极作为源极跟随器的等效漏极，源极跟随器第二端的晶体管的源极作为源极跟随器的等效源极，差分激励信号从源极跟随器第二端的晶体管的栅极输入。

源极跟随器包括串联的三个晶体管。

反馈回路还包括电流源偏置晶体管，电流源偏置晶体管的漏极连接源极跟随器的等效漏极，电流源偏置晶体管的源极接供电电源电压，电流源偏置晶体管的栅极接偏置电压。

回路放大器为晶体管，回路放大器的漏极连接源极跟随器的等效源极，回路放大器的源极接地，回路放大器的栅极连接反馈电容。

差分缓冲器还包括共模反馈电路，共模反馈电路包括误差放大器、第一电阻、第二电阻、第三电阻和第四电阻；

第一电阻的一端连接第一反馈回路源极跟随器的等效漏极，第一电阻的另一端连接误差放大器的正输入端，第三电阻的一端连接第二反馈回路源极跟随器的等效漏极，第三电阻的另一端连接误差放大器的正输入端，误差放大器的输出端分别连接第二电阻的一端和第四电阻的一端，第二电阻的另一端连接第一反馈回路中反馈电容和回路放大器的连接处，第四电阻的另一端连接第二反馈回路中反馈电容和回路放大器的连接处，误差放大器的负输入端外接参考电压。

本发明所达到的有益效果：本发明通过反馈电容构建反馈回路，可以通过提高高频环路增益而大大降低差分缓冲器输出高频内阻，从而提高差分缓冲器驱动能力，并且反馈电容隔直流的作用不仅可以解耦直流特性而避免放大晶体管进入线性区，还可以保证个节点的大信号摆幅范围。

附图说明

图1为差分缓冲器的电路图；

图2为传统的源极跟随器；

图3为FVF结构的源极跟随器；

图4为多层堆叠的FVF结构源极跟随器；

图5为环路增益的幅频曲线；

图6为环路增益的相频特性曲线。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，一种差分缓冲器，包括共模反馈电路F2、结构一致的第一反馈回路和第二反馈回路。

第一反馈回路和第二反馈回路均包括源极跟随器F1、反馈电容C2、回路放大器G2和电流源偏置晶体管G1，源极跟随器F1的等效栅极外接差分激励信号，即图中的Vip和Vin，Vip和Vin为以交流耦合的方式注入的差分激励信号，源极跟随器F1的等效源极作为输出端，即图中的Vop和Von，源极跟随器F1的等效漏极连接电流源偏置晶体管G1的漏极。

电流源偏置晶体管G1由外界偏置电压提供偏置，形成电流源，为相应支路提供电流偏置，具体是电流源偏置晶体管G1的源极接供电电源电压，电流源偏置晶体管G1的栅极接偏置电压，这里的偏置电压由电流镜提供，即图1最右侧电流镜。

源极跟随器F1的等效漏极依次通过反馈电容C2和回路放大器G2连接输出端，其中，回路放大器G2为晶体管，回路放大器G2的漏极连接源极跟随器F1的等效源极，回路放大器G2的源极接地，回路放大器G2的栅极连接反馈电容C2；高频时反馈电容C2接近短路，从而建立了交流反馈回路；因此可通过提高高频环路增益(环路增益代表的物理意义是：信号从差分输入端到输出端再回到反相输入端，这个反馈回来的信号与原本的差分输入信号之间的大小关系)而大大降低差分缓冲器输出高频内阻，从而提高差分缓冲器驱动能力，而且反馈电容C2的隔直流的作用不仅可以解耦直流特性而避免放大晶体管进入线性区，还可以保证个节点的大信号摆幅范围。

源极跟随器F1为FVF结构；源极跟随器F1中，相邻两个晶体管的栅极之间连接耦合电容C1，每个晶体管的栅极外接偏置电压，源极跟随器F1第一端的晶体管的漏极作为源极跟随器F1的等效漏极，源极跟随器F1第二端的晶体管的源极作为源极跟随器F1的等效源极，差分激励信号从源极跟随器F1第二端的晶体管的栅极输入；其中，源极跟随器F1具体采用三个晶体管，即源极跟随器F1由三个堆叠串联的晶体管组成，以降低沟道调制失真，提高放大单元的线性度，其组成的整体可以简单等效为具有良好线性度的单个源极跟随器F1(即共漏极放大器)。

共模反馈电路F2分别与第一反馈回路的反馈电容C2和第二反馈回路的反馈电容C2并联，为回路放大器G2提供共模偏置与电流源共同偏置环路静态电流。

共模反馈电路F2，共模反馈电路F2包括误差放大器D1、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；第一电阻R1的一端连接第一反馈回路源极跟随器F1的等效漏极，第一电阻R1的另一端连接误差放大器D1的正输入端，第三电阻R3的一端连接第二反馈回路源极跟随器F1的等效漏极，第三电阻R3的另一端连接误差放大器D1的正输入端，误差放大器D1的输出端分别连接第二电阻R2的一端和第四电阻R4的一端，第二电阻R2的另一端连接第一反馈回路中反馈电容C2和回路放大器G2的连接处，第四电阻R4的另一端连接第二反馈回路中反馈电容C2和回路放大器G2的连接处，误差放大器D1的负输入端外接参考电压，即图中的Vref。

最常见的差分缓冲器就是单管的源极跟随器F1，见图2，其输出阻抗具有高的输入阻抗Z_in：

式中，j是虚数符号，ω为角频率，C_gs表示晶体管的栅极与源极间的寄生电容。

其输出端的阻抗Z_out为：

式中，g_m为晶体管的跨导系数。

其电压传递增益A为：

式中，A_V＝g_mr₀表示晶体管的本征增益，r₀为晶体管的输出阻抗。

需要进一步降低输出阻抗，只能通过提高跨导其中，μ_n/p分别表示NMOS或PMOS晶体管的电子或空穴的迁移率，C_ox为单位面积的栅氧化层电容，W和L分别为CMOS管子的宽与长，I_ds为流经晶体管漏源的电流，V_gs为其栅源间的电压，V_th为晶体管阈值电压。而为了提高跨导g_m，往往伴随着消耗的电流成比例的提高。

通过建立简单的环路可以大大提高等效的跨导，采用FVF(Flipped VoltageFollower)结构可以大大降低输出内阻，见图3：

环路增益为：

LG＝(A_V1·r_o2)·g_m2

式中，A_V1为一个放大晶体管的本征增益，r_o2和g_m2分别为另一晶体管的输出阻抗和跨导。

相应的输入输出电压增益变为：

式中，A_V2为另一晶体管的本征增益。

当然可以进一步采用多级FVF结构进一步降低输出内阻，见图4，即：

式中，A_V1、A_V2、A_Vn-1为堆叠晶体管(即n-1个串联晶体管)的本征增益。

在原来的g_m前乘以更多本征增益A_V系数，也即提高环路增益，可以极大的改善降低差分缓冲器的输出内阻。然而，进一步多级FVF结构的DC偏置将成为问题。由于电压裕度不够，部分晶体管将进入线性区。

因此本发明采用多级FVF结构的源极跟随器F1、反馈电容C2、回路放大器G2构建反馈回路，反馈电容C2有效解除了反馈同类中的直流耦合，而在高频处反馈电容C2呈现交流短路的趋势，达到降低交流输出阻抗的目的。相应的环路增益(Loop Gain)为：

式中，C₂为交流耦合电容的容值。

见图5和图6，从幅频曲线图可以看出，负载阻抗与电容相乘的倒数即得到第一零点，而乘积了多个A_V系数后，往往极高的阻抗与大的反馈电容C2使得第一零点足够低。这也使得该曲线在除极低频外，很大程度上近似于传统熟知的幅频曲线结果。对比查看相频特性曲线，和传统的多级结构一样，该结构同样能通过保障足够的相位裕度来确保系统的环路稳定性。

当不考虑回路放大器G2的栅极寄生电容时，反馈电容C2接回路放大器G2栅极处阻抗无限大，导致流过反馈电容C2的交流电流也为零，这将使得反馈电容C2两端的压降为0，即反馈电容C2实际上可以实现理想的交流短路的特性，即在交流下，采用电容反馈与直接连接的方式完全一样，则输出内阻也与直接连接的形式一致，也将为：

该方法同样可以大大降低交流输出阻抗，起到有限差分缓冲器的作用。并且解决了直流偏置晶体管阈值电压不够的难题。采用电容耦合的另外一个好处是由于直流的解耦后，各节点可以偏置在自身合适的电位，这样相应节点上的电压波动也允许有宽的动态范围。

由于反馈电容C2接回路放大器G2的栅极，则其栅极电压直流性能将要悬空，需要外界提供直流电压进行偏置。如果采用直接单独地供直流电压偏置的方法对回路放大器G2栅极进行偏置，那么由回路放大器G2形成的偏置和电流源偏置晶体管G1容易形成流经它们的静态电流发生冲突。

所以在本发明中进一步补充共模反馈电路F2，将回路放大器G2的栅极通过回路确定下来，并在误差放大器D1输出端形成一个被动偏置电压。共模反馈电路F2将电流源偏置晶体管G1的漏极共模电压与Vref有限的误差被高增益的误差放大器D1放大后，通过电阻输出给回路放大器G2的栅极进行偏置，而参考电压可以由外部的cascode结构的中间点轻易产生，并无需额外构造。这样，电流源偏置晶体管G1的漏极将被锁定为参考电压Vref，回路放大器G2栅极电压被误差放大器D1输出，其真实值由第三电流源(即电流源偏置晶体管G1)的电流决定。共模反馈电路F2中电阻起到交流信号求和取共模部分的作用，值得注意的是，共模反馈电路F2只会对共模信号产生作用，理论上对差模信号是不构成回路的，这是因为误差放大器D1的正输入端和输出端对差模信号是交流虚地点，无法传递差模信号，从而不构成回路影响。

上述差分缓冲器的工作过程如下：

Vbcast、Vbcas、Vbi分别由外界偏置模块对源极跟随器F1中各晶体管的栅极提供偏置电压，Vip和Vin为以交流耦合的方式注入的差分激励信号，该信号还将通过差分两组耦合电容C1组传递到源极跟随器F1中各晶体管的栅极输入，一方面，其差分输入的电压信号通过源极跟随器F1的输出端输出，即Vop和Von输出，另一方面，电压信号通过源极跟随器F1的等效漏极，再通过反馈电容C2和回路放大器G2的放大到输出端。

差分缓冲器中，环路的建立可以极大地降低差分缓冲器地输出内阻，从而有效地提高其驱动能力，改善差分驱动缓冲放大器的线性度；环路中利用反馈电容C2传递交流耦合信号并解耦直流通路，避免了难以兼顾直流偏置或部分晶体管进入线性区的问题。差分缓冲器中，通过建立的共模反馈回路可以在不受直流限制的情况下给回路放大器G2提供有效的栅极偏压，避免其栅极悬空；电流源偏置晶体管G1的漏极通过共模反馈电路F2中的运算放大器钳位到由外界提供电压，该电压可以选择由Cascode中间节点提供的Vref，采用该偏置方式还可以确保电流源偏置晶体管G1的漏电压和电流镜漏极电压保持一致，具有提高电流镜精度的优势。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (6)

1.一种差分缓冲器，其特征在于，包括结构一致的第一反馈回路和第二反馈回路；第一反馈回路和第二反馈回路均包括源极跟随器、反馈电容和回路放大器，源极跟随器的等效栅极外接差分激励信号，源极跟随器的等效源极作为输出端，源极跟随器的等效漏极依次通过反馈电容和回路放大器连接输出端；第一反馈回路输入的差分激励信号和第二反馈回路输入的差分激励信号为以交流耦合的方式注入的差分激励信号。

2.根据权利要求1所述的差分缓冲器，其特征在于，源极跟随器为FVF结构；源极跟随器中，相邻两个晶体管的栅极之间连接耦合电容，每个晶体管的栅极外接偏置电压，源极跟随器第一端的晶体管的漏极作为源极跟随器的等效漏极，源极跟随器第二端的晶体管的源极作为源极跟随器的等效源极，差分激励信号从源极跟随器第二端的晶体管的栅极输入。

3.根据权利要求2所述的差分缓冲器，其特征在于，源极跟随器包括串联的三个晶体管。

4.根据权利要求1所述的差分缓冲器，其特征在于，反馈回路还包括电流源偏置晶体管，电流源偏置晶体管的漏极连接源极跟随器的等效漏极，电流源偏置晶体管的源极接供电电源电压，电流源偏置晶体管的栅极接偏置电压。

5.根据权利要求1所述的差分缓冲器，其特征在于，回路放大器为晶体管，回路放大器的漏极连接源极跟随器的等效源极，回路放大器的源极接地，回路放大器的栅极连接反馈电容。

6.根据权利要求1~5任一项所述的差分缓冲器，其特征在于，差分缓冲器还包括共模反馈电路，共模反馈电路包括误差放大器、第一电阻、第二电阻、第三电阻和第四电阻；

第一电阻的一端连接第一反馈回路源极跟随器的等效漏极，第一电阻的另一端连接误差放大器的正输入端，第三电阻的一端连接第二反馈回路源极跟随器的等效漏极，第三电阻的另一端连接误差放大器的正输入端，误差放大器的输出端分别连接第二电阻的一端和第四电阻的一端，第二电阻的另一端连接第一反馈回路中反馈电容和回路放大器的连接处，第四电阻的另一端连接第二反馈回路中反馈电容和回路放大器的连接处，误差放大器的负输入端外接参考电压。