CN109217833A - 轨到轨运算放大器 - Google Patents

轨到轨运算放大器 Download PDF

Info

Publication number
CN109217833A
CN109217833A CN201710534676.2A CN201710534676A CN109217833A CN 109217833 A CN109217833 A CN 109217833A CN 201710534676 A CN201710534676 A CN 201710534676A CN 109217833 A CN109217833 A CN 109217833A
Authority
CN
China
Prior art keywords
rail
pmos
input
tube
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710534676.2A
Other languages
English (en)
Inventor
李有慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201710534676.2A priority Critical patent/CN109217833A/zh
Publication of CN109217833A publication Critical patent/CN109217833A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种轨到轨运算放大器，包括依次连接的输入级电路、中间级电路及输出级电路。所述输入级电路包括相互并联的NMOS输入对及PMOS输入对。所述中间级电路包括分别与所述NMOS输入对、所述PMOS输入对连接的第一放大单元、第二放大单元。所述输入级电路还包括分别与所述NMOS输入对、所述PMOS输入对连接的电流控制单元。其中，所述电流控制单元利用一倍电流镜恒跨导法来控制所述NMOS输入对与所述PMOS输入对的尾电流之和恒定。所述一倍电流镜恒跨导法使用一对电流镜。该轨到轨运算放大器既能提高输入跨导的稳定性又能改善芯片面积较大的问题。

Description

轨到轨运算放大器
技术领域
本发明涉及运算放大器技术领域，特别是涉及一种轨到轨运算放大器。
背景技术
在电源电压日益降低的情况下，轨到轨运算放大器应用范围越来越广泛。轨到轨运算放大器的输入和输出动态范围可以扩展到负电源电压至正电源电压之间，甚至超过负电源电压至正电源电压之间的范围。
传统轨到轨运算放大器通常包括输入级电路、中间级电路及输出级电路。图1所示的输入级电路由NMOS输入对和PMOS输入对并联组成。当共模输入电压电平很低时(接近负电源电压)，PMOS输入对导通，NMOS输入对关断。当共模输入电压电平很高时(接近正电源电压)，NMOS输入对导通，PMOS输入对关断。当共模输入电压电平处于负电源电压和正电源电压之间的中间电平时，NMOS输入对和PMOS输入对同时导通。因此，输入跨导在共模输入电压处于不同值时变化很大，从而不易进行频率补偿，使得轨到轨运算放大器的稳定性变差。因此，通过在输入级电路中增加一些控制电路来提高轨到轨运算放大器输入跨导的稳定性是人们比较关心的热点之一。然而，如果增加控制电路又将会增加整个轨到轨运算放大器的芯片面积，从而增加了功耗。
发明内容
基于此，有必要针对如何既能提高输入跨导的稳定性又能改善芯片面积较大的问题，提供一种轨到轨运算放大器。
一种轨到轨运算放大器，包括依次连接的输入级电路、中间级电路及输出级电路；所述输入级电路包括相互并联的NMOS输入对及PMOS输入对；所述中间级电路包括分别与所述NMOS输入对、所述PMOS输入对连接的第一放大单元、第二放大单元；所述输入级电路还包括分别与所述NMOS输入对、所述PMOS输入对连接的电流控制单元；其中，所述电流控制单元利用一倍电流镜恒跨导法来控制所述NMOS输入对与所述PMOS输入对的尾电流之和恒定；所述一倍电流镜恒跨导法使用一对电流镜。
在其中一个实施例中，所述输出级电路包括共同构成前馈型AB类输出级且相互连接的AB类控制单元和AB类输出单元；其中，所述AB类控制单元分别与所述第一放大单元、所述第二放大单元连接，并且所述第一放大单元、所述第二放大单元分别作为所述AB类控制单元的电流源；所述AB类输出单元分别与所述第一放大单元、所述第二放大单元连接。
在其中一个实施例中，所述第一放大单元与所述第二放大单元共同构成折叠式共源共栅电路。
在其中一个实施例中，所述中间级电路还包括连接于所述第一放大单元、所述第二放大单元之间的浮动电流源，且所述浮动电流源还与所述AB类控制单元共同连接所述AB类输出单元。
在其中一个实施例中，所述浮动电流源的结构及偏置电路与所述AB类控制单元的结构及偏置电路相同。
在其中一个实施例中，所述浮动电流源包括PMOS管M5a及NMOS管M6a；所述AB类控制单元包括PMOS管M5b及NMOS管M6b；
所述PMOS管M5a的漏极与所述NMOS管M6a的漏极共同连接所述第一放大单元；所述PMOS管M5a的栅极与所述PMOS管M5b的栅极共同连接所述AB类输出单元；所述PMOS管M5a的源极与所述NMOS管M6a的源极共同连接所述第二放大单元；所述NMOS管M6a的栅极与所述NMOS管M6b的栅极共同连接所述AB类输出单元；所述PMOS管M5b的漏极与所述NMOS管M6b的漏极共同连接所述第一放大单元；所述PMOS管M5b的源极与所述NMOS管M6b的源极共同连接所述第二放大单元。
在其中一个实施例中，所述AB类输出单元包括电流源Ib1、PMOS管MPA、PMOS管MPB、PMOS管MPO、NMOS管MNO、NMOS管MNB、NMOS管MNA及电流源Ib4；
所述电流源Ib1的一端连接正电源电压，所述电流源Ib1的另一端依次通过所述NMOS管MNB、所述NMOS管MNA连接负电源电压；并且，所述电流源Ib1与所述NMOS管MNB的公共端分别与所述浮动电流源、所述AB类控制单元连接；所述电流源Ib4的一端连接所述负电源电压，所述电流源Ib4的另一端依次通过所述PMOS管MPB、所述PMOS管MPA连接所述正电源电压；并且，所述电流源Ib4与所述PMOS管MPB的公共端分别与所述浮动电流源、所述AB类控制单元连接；所述PMOS管MPO的漏极、栅极、源极，分别与所述正电源电压、所述第一放大单元与所述AB类控制单元的公共端、所述NMOS管MNO的漏极连接；所述NMOS管MNO的栅极、源极，分别与所述AB类控制单元及所述第二放大单元的公共端、所述负电源电压连接；所述PMOS管MPO与所述NMOS管MNO的公共端为所述AB类输出单元的输出端。
在其中一个实施例中，所述电流控制单元包括电流开关及电流镜；所述电流开关的两端分别连接所述PMOS输入对、所述电流镜；所述电流镜还与所述NMOS输入对连接。
在其中一个实施例中，所述电流开关为PMOS管。
在其中一个实施例中，所述轨到轨运算放大器还包括频率补偿电路；并且，所述频率补偿电路分别连接所述第一放大单元、所述第二放大单元、所述AB类输出单元。
上述轨到轨运算放大器具有的有益效果为：该轨到轨运算放大器的输入级电路包括电流控制单元，且该电流控制单元利用一倍电流镜恒跨导法来控制NMOS输入对与PMOS输入对的尾电流之和恒定，由于两个差分输入对管的尾电流之和的恒定性是决定输入跨导恒定的主要因素，因此提高了输入跨导的稳定性。而且，由于一倍电流镜恒跨导法仅采用一对电流镜，因此所占面积相对较小，几乎不会增加输入级电路的尺寸。因此，该轨到轨运算放大器既能提高输入跨导的稳定性又能改善芯片面积较大的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为传统轨到轨运算放大器的输入级电路；
图2为一实施方式提供的轨到轨运算放大器的结构组成框图；
图3为图2所示实施方式的轨到轨运算放大器的其中一种实施例的组成框图；
图4为图2所示实施方式的轨到轨运算放大器的其中一种实施例的电路图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
一实施方式提供了一种轨到轨运算放大器，请参考图2。该轨到轨运算放大器包括依次连接的输入级电路100、中间级电路200及输出级电路300。输入级电路100提供信号输入通道，并且采用差分放大方式。中间级电路200用来提高轨到轨运算放大器的电压增益能力。输出级电路300提供轨到轨运算放大器的负载驱动能力。
输入级电路100包括NMOS输入对110、PMOS输入对120及电流控制单元130。NMOS输入对110与PMOS输入对120并联，这两个输入对用来实现差分输入(即都属于差分输入对管)，并且由于NMOS输入对110可以使共模输入电压达到正电源电压，PMOS输入对120可以使共模输入电压达到负电源电压，从而使得该输入级电路100的共模输入电压能够达到负电源电压至正电源电压的范围。
电流控制单元130分别与NMOS输入对110、PMOS输入对120连接。并且，电流控制单元130利用一倍电流镜恒跨导法来控制NMOS输入对110与PMOS输入对120的尾电流之和恒定。其中，一倍电流镜恒跨导法使用一对电流镜。当共模输入电压变化时，电流控制单元130可以利用一倍电流镜恒跨导法来控制其中一对差分输入对管的尾电流增加，另一对差分输入对管的尾电流减小，从而使两对差分输入对管(即NMOS输入对110与PMOS输入对120)的尾电流之和保持恒定。另外，由于一倍电流镜恒跨导法仅采用一对电流镜，所占面积相对较小，几乎不影响芯片面积。
中间级电路200包括分别与NMOS输入对110、PMOS输入对120连接的第一放大单元210、第二放大单元220。第一放大单元210、第二放大单元220分别对来自NMOS输入对110、PMOS输入对120的信号进行放大。
因此，本发明实施方式提供的上述轨到轨运算放大器中，添加了电流控制单元130，从而能够提高输入跨导的稳定性，并且，由于一倍电流镜恒跨导法仅使用一对电流镜，使得电流控制单元130所占面积相对较小。故，该轨到轨运算放大器通过对输入级电路100的改进，既能提高输入跨导的稳定性又能改善芯片面积较大的问题。
在其中一个实施例中，请继续参考图2，输出级电路300包括共同构成前馈型AB类输出级且相互连接的AB类控制单元310和AB类输出单元320。其中，AB类控制单元310分别与第一放大单元210、第二放大单元220连接，并且，第一放大单元210、第二放大单元220分别作为AB类控制单元310的电流源。另外，AB类输出单元320分别与第一放大单元210、第二放大单元220连接。AB类输出单元320包括两个输出管(例如：一个PMOS管和一个NMOS管)，并且AB类输出单元320在AB类控制单元310的控制下实现AB类输出。
在上述输出级电路300中，前馈型AB类输出级是指在低电平驱动时，输出级为甲类工作，当提高驱动电平时，转为乙类工作，并且，前馈型AB类输出级的偏置与输入信号是串联或并联的关系，不随输出电流变化而变化。其中，AB类控制单元310相当于电压源，能够克服交越失真，其可以固定AB类输出单元320中其中一个输出管的栅极与另一个输出管的栅极之间的电压差。另外，由于第一放大单元210、第二放大单元220分别作为AB类控制单元310的电流源，相当于将AB类控制单元310移动至中间级电路200中，从而使得轨到轨运算放大器的整个电路更加紧凑，并且减小了AB类控制单元310对噪声和失调的影响。另外，采用上述输出级电路300，当AB类输出单元320的其中一个输出管的电流非常大时，另一个输出管的电流能保持在一个最小值Imin(Imin是指维持在静态工作下的电流)。其中，Imin可以防止MOS管进入截止状态，只要MOS管不进入截止状态，就不会产生开关延迟，从而不会产生交越失真。
因此，本发明实施例提供的上述轨到轨运算放大器中，不仅添加了电流控制单元130，从而能够提高输入跨导的稳定性，并且，由于一倍电流镜恒跨导法仅使用一对电流镜，使得电流控制单元130所占面积相对较小。另外，还将输出级电路300中的AB类控制单元310移动至中间级电路200中，从而使得轨到轨运算放大器的整个电路更加紧凑，能够补偿电流控制单元130的占用面积，从而减小了芯片的面积。故，该轨到轨运算放大器通过输入级电路100、中间级电路200、输出级电路300之间的相互配合，既能提高输入跨导的稳定性又能进一步改善芯片面积较大的问题。
在其中一个实施例中，第一放大单元210与第二放大单元220共同构成折叠式共源共栅电路。折叠式共源共栅电路继承了套筒式共源共栅电路结构中的高输出阻抗的特点，在电路设计上能够将输入对管折叠至单独支路，具有双端变单端的作用，它的改进思路是尽量在一条支路上层叠比较少的管子，将输入管分离开来。折叠式共源共栅电路可以增大电路的输出摆幅，从而提高增益。其中，第一放大单元210包括四个共同构成低压共源共栅电流镜的PMOS管。第二放大单元220包括四个共同构成低压共源共栅电流镜的NMOS管。
进一步地，请参考图3，中间级电路200还包括连接于第一放大单元210、第二放大单元220之间的浮动电流源230，且浮动电流源230还与AB类控制单元310共同连接AB类输出单元320。其中，浮动电流源230是由一对互补晶体管来实现，这两个晶体管处于饱和状态，并为折叠式共源共栅电路提供固定的偏置电流，从而减小共模输入电压的变化对电路增益的影响。因为浮动电流源230构成的电流源和地之间没有通路相连，因此称之为浮动电流源。并且，AB类输出单元320为浮动电流源230提供合适的偏置，从而使得浮动电流源230内的晶体管工作在饱和状态。此外，浮动电流源230只能流过直流电流，可以屏蔽交流信号，从而表现出一个无穷大的交流阻抗。
需要说明的是，对于传统的折叠式共源共栅电路来说，如果需要正常运行，第一放大单元210和第二放大单元220中各对镜像MOS管(镜像MOS管是指栅极互连的两个MOS管)的栅极电压都需要不同的偏置电路提供，方可正常运行。而本发明实施例中，添加了浮动电流源230后，可以至少同时为第一放大单元210中的一对镜像MOS管和第二放大单元220中的一对镜像MOS管提供栅极偏置电压，从而减少了与折叠式共源共栅电路相关的偏置电路的数量，因此可以进一步减小芯片的面积。
进一步地，浮动电流源230的结构及偏置电路与AB类控制单元310的结构及偏置电路相同。因此，AB类控制单元310也是由一对互补晶体管构成，并且AB类控制单元310同样由AB类输出单元320提供偏置。
在本发明实施例中，对于输入级电路100来说，当共模输入电压改变时，在电流控制单元130的作用下，会增加一对差分输入对管的电流，而减小另一对差分输入对管的电流，然而，由于折叠式共源共栅电路中一对电流镜的栅源电压的增加会被另一对电流镜的栅源电压的减小而补偿，从而使得浮动电流源230在整个共模输入范围内变化很小。并且，由于浮动电源230和AB类控制单元310的结构及偏置电路相同，从而使得AB类控制单元310对共模输入电压的变化也不敏感。进一步地，由于静态功耗主要取决于输出级电路300的静态功耗，因此，整个轨到轨运算放大器的静态功耗对共模输入电压的变化不敏感。
另外，由于浮动电流源230和AB类控制单元310的结构及偏置电路相同，因此在不增加噪声和失调的情况下，能够减小输出级电路300的静态电流对电源电压的依赖(即浮动电流源230与电源电压的相关性补偿了AB类控制单元310与电源电压的相关性)，从而提高了电源抑制比。
在其中一个实施例中，上述轨到轨运算放大器的其中一种具体电路请参考图4。
关于输入级电路100的具体实现方式如下。
具体地，NMOS输入对110包括NMOS管M1及NMOS管M2。PMOS输入对120包括PMOS管M6及PMOS管M7。其中，NMOS管M1的栅极与PMOS管M6的栅极共同连接正相输入端。NMOS管M1的漏极连接第一放大单元210。NMOS管M1的源极与NMOS管M2的源极共同连接电流控制单元130。NMOS管M2的栅极与PMOS管M7的栅极共同连接负相输入端。NMOS管M2的漏极连接第一放大单元210。PMOS管M6的漏极与PMOS管M7的漏极共同通过电流源Ip连接正电源电压Vdd。PMOS管M6的源极与第二放大单元220连接。PMOS管M7的源极连接第二放大单元220。
具体地，上述电流控制单元130包括电流开关及电流镜。电流开关的两端分别连接PMOS输入对120、电流镜。电流镜还与NMOS输入对110连接。
在图4所示的电流控制单元130的其中一种具体结构中，电流开关为PMOS管M5。电流镜包括NMOS管M3及NMOS管M4。其中，PMOS管M5的漏极与PMOS管M6的漏极、PMOS管M7的漏极共同连接电流源Ip。PMOS管M5的栅极和源极共同通过电阻R连接NMOS管M4的漏极。NMOS管M4的栅极、漏极相连，并且NMOS管M4的栅极还与NMOS管M3的栅极连接。NMOS管M4的源极与NMOS管M3的源极共同连接负电源电压Vss。NMOS管M3的漏极连接NMOS管M1的源极与NMOS管M2的源极。
在上述输入级电路100中，若共模输入电压较低，PMOS管M5处于截止状态，这时电流源Ip仅偏置于PMOS输入对120，且仅有PMOS输入对120对输入信号具有放大作用。当共模输入电压升高并使得PMOS管M5导通，这时电流开关(PMOS管M5)就会分走电流源Ip的部分电流，并通过电流镜(NMOS管M3、NMOS管M4)将其注入到NMOS输入对110中，这时NMOS输入对110和PMOS输入对120的尾电流之和仍然为Ip。若共模输入电压进一步增大，PMOS输入对120截止，电流开关使电流Ip全部通过电流镜(NMOS管M3、NMOS管M4)注入到NMOS输入对110中。因此，在上述整个过程中两对差分输入对管的尾电流之和始终为Ip，从而提高了输入级跨导的稳定性。
接下来将介绍中间级电路200和输出级电路300的具体实现方式。
具体地，关于上述折叠式共源共栅电路的具体实现方式请参考图4。第一放大单元210包括PMOS管M1a、PMOS管M1b、PMOS管M2a及PMOS管M2b。其中，PMOS管M1a的漏极、栅极、源极分别连接正电源电压Vdd、PMOS管M1b的栅极、PMOS管M2a的漏极，并且，PMOS管M1a与PMOS管M1b的公共端连接PMOS管M2a的源极。PMOS管M1a与PMOS管M2a的公共端连接NMOS输入对110中其中一个NMOS管的漏极(具体地，PMOS管M1a与PMOS管M2a的公共端连接上述NMOS管M1的漏极)。PMOS管M1b的漏极连接正电源电压Vdd。PMOS管M1b的源极与PMOS管M2b的漏极共同连接NMOS输入对110中另外一个NMOS管的漏极(具体地，PMOS管M1b的源极与PMOS管M2b的漏极共同连接上述NMOS管M2的漏极)。PMOS管M2a的栅极、源极分别连接PMOS管M2b的栅极、浮动电流源230。并且，PMOS管M2a的栅极与PMOS管M2b的栅极共同接入栅极偏置电压VB2。PMOS管M2b的源极连接AB类控制单元310。
第二放大单元220包括NMOS管M3a、NMOS管M3b、NMOS管M4a及NMOS管M4b。其中，NMOS管M3a的漏极、栅极、源极分别连接浮动电流源230、NMOS管M3b的栅极、NMOS管M4a的漏极。并且，NMOS管M3a与NMOS管M4a的公共端连接PMOS输入对120中其中一个PMOS管的源极(具体地，NMOS管M3a与NMOS管M4a的公共端连接PMOS管M7的源极)。NMOS管M3a的栅极与NMOS管M3b的栅极共同接入栅极偏置电压VB3。NMOS管M3a的漏极还与NMOS管M4a的栅极、NMOS管M4b的栅极共同连接。NMOS管M3b的漏极连接AB类控制单元310。NMOS管M3b的源极与NMOS管M4b的漏极共同连接PMOS输入对120中另一个PMOS管的源极(具体地，NMOS管M3b的源极与NMOS管M4b的漏极共同连接PMOS管M6的源极)。NMOS管M4a的源极与NMOS管M4b的源极共同连接负电源电压Vss。
具体地，请继续参考图4，浮动电流源230包括PMOS管M5a及NMOS管M6a。AB类控制单元310包括PMOS管M5b及NMOS管M6b。
其中，PMOS管M5a的漏极与NMOS管M6a的漏极共同连接第一放大单元210(具体地，PMOS管M5a的漏极与NMOS管M6a的漏极共同连接上述第一放大单元210中的PMOS管M2a的源极)。PMOS管M5a的栅极与PMOS管M5b的栅极共同连接AB类输出单元320。PMOS管M5a的源极与NMOS管M6a的源极共同连接第二放大单元220(具体地，PMOS管M5a的源极与NMOS管M6a的源极共同连接上述第二放大单元220中NMOS管M3a的漏极)。NMOS管M6a的栅极与NMOS管M6b的栅极共同连接AB类输出单元320。PMOS管M5b的漏极与NMOS管M6b的漏极共同连接第一放大单元210(具体地，PMOS管M5b的漏极与NMOS管M6b的漏极共同连接上述第一放大单元210中PMOS管M2b的源极)。PMOS管M5b的源极与NMOS管M6b的源极共同连接第二放大单元220(具体地，PMOS管M5b的源极与NMOS管M6b的源极共同连接上述第二放大单元220的NMOS管M3b的漏极)。
在上述中间级电路200中，PMOS管M1a、PMOS管M2a、NMOS管M3a、NMOS管M4a分别作为浮动电流源230的电流源。同样，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M4b分别作为AB类控制单元310的电流源。并且，PMOS管M5a和PMOS管M5b的栅极偏置电压相同。NMOS管M6a与NMOS管M6b的栅极偏置电压相同。因此，上述浮动电流源230的结构及偏置电路与AB类控制单元310的结构及偏置电路相同。
另外，在上述中间级电路200中，PMOS管M1a、PMOS管M1b和NMOS管M4a、NMOS管M4b的负载分别是NMOS输入对110和PMOS输入对120的漏电流。这些漏电流会随着共模输入电压而变化。举例来说，如果共模输入电压接近正电源电压，电流控制单元130则增加流过NMOS输入对110的电流，而减小流过PMOS输入对120的电流，这时，PMOS管M1a的栅源电压增加，而NMOS管M4a的栅源电压减小。然而，这几乎不影响浮动电流源230的值，因为一个电流镜中栅源电压的减小被另一个电流镜的栅源电压的增加而补偿了，从而使得浮动电流源230在整个共模输入范围内变化很小。由于浮动电流源230(PMOS管M5a、NMOS管M6a)与AB类控制单元310(PMOS管M5b、NMOS管M6b)具有相同的结构和偏置电路，并且静态功耗主要取决于输出级电路300的静态功耗，因此，整个轨到轨运算放大器的静态功耗对共模输入电压的变化不敏感。并且，既然浮动电流源230(PMOS管M5a、NMOS管M6a)与AB类控制单元310(PMOS管M5b、NMOS管M6b)有相同的结构及偏置电路，使得浮动电流源230与电源电压的相关性补偿了AB类控制单元310与电源电压的相关性，结果使整个轨到轨运算放大器的静态功耗对电源电压都不敏感。
另外，传统的折叠式共源共栅电路中，由PMOS管M1a与PMOS管M1b构成的镜像对管的栅极电压、由NMOS管M4a与NMOS管M4b构成的镜像对管的栅极电压都需要分别通过不同的偏置电路来提供。而在本发明实施例提供的上述中间级电路200中，PMOS管M1a与PMOS管M1b的栅极电压、NMOS管M4a与NMOS管M4b的栅极电压，都可以同时由浮动电流源230提供。因此，本发明实施例通过设置浮动电流源230，减少了折叠式共源共栅电路的偏置电路的数量，从而进一步减小了芯片的面积。
具体地，请继续参考图4，AB类输出单元320包括电流源Ib1、PMOS管MPA、PMOS管MPB、PMOS管MPO、NMOS管MNO、NMOS管MNB、NMOS管MNA及电流源Ib4。
其中，电流源Ib1的一端连接正电源电压Vdd，电流源Ib1的另一端依次通过NMOS管MNB、NMOS管MNA连接负电源电压Vss。并且，电流源Ib1与NMOS管MNB的公共端分别与浮动电流源230、AB类控制单元310连接(具体地，电流源Ib1与NMOS管MNB的公共端分别与NMOS管M6a的栅极、NMOS管M6b的栅极连接)。电流源Ib4的一端连接负电源电压Vss，电流源Ib4的另一端依次通过PMOS管MPB、PMOS管MPA连接正电源电压Vdd。并且，电流源Ib4与PMOS管MPB的公共端分别与浮动电流源230、AB类控制单元310连接(具体地，电流源Ib4与PMOS管MPB的公共端分别与PMOS管M5a的栅极、PMOS管M5b的栅极连接)。PMOS管MPO的漏极、栅极、源极，分别与正电源电压Vdd、第一放大单元210与AB类控制单元310的公共端(具体为上述PMOS管M2b与PMOS管M5b的公共端)、NMOS管MNO的漏极连接。NMOS管MNO的栅极、源极，分别与AB类控制单元310及第二放大单元220的公共端(具体为上述NMOS管M6b与NMOS管M3b的公共端)、负电源电压Vss连接。PMOS管MPO与NMOS管MNO的公共端为AB类输出单元320的输出端。
在上述AB类输出单元320中，电流源Ib1、NMOS管MNB、NMOS管MNA分别为NMOS管M6a、NMOS管M6b提供栅极偏置电压。PMOS管MPA、PMOS管MPB、电流源Ib4分别为PMOS管M5a、PMOS管M5b提供栅极偏置电压。并且，PMOS管MPO的静态电流由跨导线性环PMOS管MPA、PMOS管MPB、PMOS管M5b、PMOS管MPO决定。NMOS管MNO的静态电流由跨导线性环NMOS管MNB、NMOS管MNA、NMOS管M6b、NMOS管MNO决定。在输出级电路300工作时，PMOS管MPO的栅极和NMOS管MNO的栅极之间的电压差是稳定的，并且可以输出接近轨到轨的电压摆幅。
在其中一个实施例中，请继续参考图4，上述轨到轨运算放大器还包括频率补偿电路400。并且，频率补偿电路400分别连接第一放大单元210、第二放大单元220、AB类输出单元320。其中，频率补偿电路400用来修正轨到轨运算放大器的开环传输函数，以使闭环电路稳定。
具体地，频率补偿电路400采用共源共栅密勒补偿技术，从而消除了传统密勒补偿在右半平面引入的零点。该共源共栅米勒补偿技术用较小的补偿电容即可实现频率补偿，并能获得较高的单位增益带宽。请继续参考图4，频率补偿电路400包括第一电容C1和第二电容C2。第一电容C1的一端连接第一放大单元210(具体地，第一电容C1的一端连接上述PMOS管M2b与PMOS管M1b的公共端)。第一电容C1的另一端C1通过第二电容C2连接第二放大单元220(具体地，第一电容C1的另一端C1通过第二电容C2连接NMOS管M3b与NMOS管M4b的公共端)。第一电容C1与第二电容C2的公共端与AB类输出单元320的输出端连接。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种轨到轨运算放大器，包括依次连接的输入级电路、中间级电路及输出级电路；所述输入级电路包括相互并联的NMOS输入对及PMOS输入对；所述中间级电路包括分别与所述NMOS输入对、所述PMOS输入对连接的第一放大单元、第二放大单元；其特征在于，所述输入级电路还包括分别与所述NMOS输入对、所述PMOS输入对连接的电流控制单元；其中，所述电流控制单元利用一倍电流镜恒跨导法来控制所述NMOS输入对与所述PMOS输入对的尾电流之和恒定；所述一倍电流镜恒跨导法使用一对电流镜。
2.根据权利要求1所述的轨到轨运算放大器，其特征在于，所述输出级电路包括共同构成前馈型AB类输出级且相互连接的AB类控制单元和AB类输出单元；其中，所述AB类控制单元分别与所述第一放大单元、所述第二放大单元连接，并且所述第一放大单元、所述第二放大单元分别作为所述AB类控制单元的电流源；所述AB类输出单元分别与所述第一放大单元、所述第二放大单元连接。
3.根据权利要求2所述的轨到轨运算放大器，其特征在于，所述第一放大单元与所述第二放大单元共同构成折叠式共源共栅电路。
4.根据权利要求3所述的轨到轨运算放大器，其特征在于，所述中间级电路还包括连接于所述第一放大单元、所述第二放大单元之间的浮动电流源，且所述浮动电流源还与所述AB类控制单元共同连接所述AB类输出单元。
5.根据权利要求4所述的轨到轨运算放大器，其特征在于，所述浮动电流源的结构及偏置电路与所述AB类控制单元的结构及偏置电路相同。
6.根据权利要求5所述的轨到轨运算放大器，其特征在于，所述浮动电流源包括PMOS管M5a及NMOS管M6a；所述AB类控制单元包括PMOS管M5b及NMOS管M6b；
所述PMOS管M5a的漏极与所述NMOS管M6a的漏极共同连接所述第一放大单元；所述PMOS管M5a的栅极与所述PMOS管M5b的栅极共同连接所述AB类输出单元；所述PMOS管M5a的源极与所述NMOS管M6a的源极共同连接所述第二放大单元；所述NMOS管M6a的栅极与所述NMOS管M6b的栅极共同连接所述AB类输出单元；所述PMOS管M5b的漏极与所述NMOS管M6b的漏极共同连接所述第一放大单元；所述PMOS管M5b的源极与所述NMOS管M6b的源极共同连接所述第二放大单元。
7.根据权利要求5所述的轨到轨运算放大器，其特征在于，所述AB类输出单元包括电流源Ib1、PMOS管MPA、PMOS管MPB、PMOS管MPO、NMOS管MNO、NMOS管MNB、NMOS管MNA及电流源Ib4；
所述电流源Ib1的一端连接正电源电压，所述电流源Ib1的另一端依次通过所述NMOS管MNB、所述NMOS管MNA连接负电源电压；并且，所述电流源Ib1与所述NMOS管MNB的公共端分别与所述浮动电流源、所述AB类控制单元连接；所述电流源Ib4的一端连接所述负电源电压，所述电流源Ib4的另一端依次通过所述PMOS管MPB、所述PMOS管MPA连接所述正电源电压；并且，所述电流源Ib4与所述PMOS管MPB的公共端分别与所述浮动电流源、所述AB类控制单元连接；所述PMOS管MPO的漏极、栅极、源极，分别与所述正电源电压、所述第一放大单元与所述AB类控制单元的公共端、所述NMOS管MNO的漏极连接；所述NMOS管MNO的栅极、源极，分别与所述AB类控制单元及所述第二放大单元的公共端、所述负电源电压连接；所述PMOS管MPO与所述NMOS管MNO的公共端为所述AB类输出单元的输出端。
8.根据权利要求1至7中任一权利要求所述的轨到轨运算放大器，其特征在于，所述电流控制单元包括电流开关及电流镜；所述电流开关的两端分别连接所述PMOS输入对、所述电流镜；所述电流镜还与所述NMOS输入对连接。
9.根据权利要求8所述的轨到轨运算放大器，其特征在于，所述电流开关为PMOS管。
10.根据权利要求1至7中任一权利要求所述的轨到轨运算放大器，其特征在于，所述轨到轨运算放大器还包括频率补偿电路；并且，所述频率补偿电路分别连接所述第一放大单元、所述第二放大单元、所述AB类输出单元。
CN201710534676.2A 2017-07-03 2017-07-03 轨到轨运算放大器 Pending CN109217833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710534676.2A CN109217833A (zh) 2017-07-03 2017-07-03 轨到轨运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710534676.2A CN109217833A (zh) 2017-07-03 2017-07-03 轨到轨运算放大器

Publications (1)

Publication Number Publication Date
CN109217833A true CN109217833A (zh) 2019-01-15

Family

ID=64991910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710534676.2A Pending CN109217833A (zh) 2017-07-03 2017-07-03 轨到轨运算放大器

Country Status (1)

Country Link
CN (1) CN109217833A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112821875A (zh) * 2019-11-15 2021-05-18 北京兆易创新科技股份有限公司 一种放大器电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
CN105305989A (zh) * 2015-10-27 2016-02-03 工业和信息化部电子第五研究所 轨到轨运算放大器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
CN105305989A (zh) * 2015-10-27 2016-02-03 工业和信息化部电子第五研究所 轨到轨运算放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112821875A (zh) * 2019-11-15 2021-05-18 北京兆易创新科技股份有限公司 一种放大器电路
CN112821875B (zh) * 2019-11-15 2024-05-31 兆易创新科技集团股份有限公司 一种放大器电路

Similar Documents

Publication Publication Date Title
CN104467709B (zh) 电流反馈运算放大器
CN101388651B (zh) 高速数字接口的接收器
US8378750B2 (en) Class AB amplifiers
US7859338B2 (en) Compact low-power class AB amplifier
US6577184B2 (en) Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
CN106817099B (zh) 用于生理电势信号检测的放大器
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
CN110011627A (zh) 一种宽输入范围高共模抑制比运算跨导放大器
CN109546974B (zh) 一种多通道电流复用斩波放大器和芯片
CN101841309B (zh) 一种轨对轨运算放大器
CN104579206B (zh) 差分放大电路及运算放大器
CN109462381A (zh) 一种适用于深亚微米cmos工艺的运算电流放大器
US20060049873A1 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
US6781460B2 (en) Low power low voltage differential signal receiver with improved skew and jitter performance
CN109217833A (zh) 轨到轨运算放大器
CN103023442A (zh) 限幅放大器及其方法
Babanezhad A 100-MHz, 50-/spl Omega/,-45-dB distortion, 3.3-V CMOS line driver for Ethernet and fast Ethernet networking applications
CN105958953B (zh) 一种数据接收器
TWI721932B (zh) 多級放大電路
Sansen et al. Class AB and driver amplifiers
TWI806543B (zh) 放大器及其共模電壓的控制方法
US20240322773A1 (en) Multi-stage, fully-differential class-ab amplifier
EP0837558A1 (en) A CMOS op-amp input stage with constant small signal gain from rail-to-rail
CN117914270A (zh) 一种差分缓冲器
WO2024196432A1 (en) A multi-stage, fully-differential class- ab amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115

RJ01 Rejection of invention patent application after publication