CN210274030U - 一种采用开关电容式环路滤波器的锁相环电路 - Google Patents
一种采用开关电容式环路滤波器的锁相环电路 Download PDFInfo
- Publication number
- CN210274030U CN210274030U CN201921488708.0U CN201921488708U CN210274030U CN 210274030 U CN210274030 U CN 210274030U CN 201921488708 U CN201921488708 U CN 201921488708U CN 210274030 U CN210274030 U CN 210274030U
- Authority
- CN
- China
- Prior art keywords
- phase
- loop filter
- switched capacitor
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种采用开关电容式环路滤波器的锁相环电路,其包括有开关电容式环路滤波器电路,其中所述开关电容式环路滤波器电路包括有环路滤波器电容以及一对开关电容电路;一对同向电荷泵,用于向所述开关电容式环路滤波器电路提供同向的输入电流;以及参考时钟,用于产生时钟控制信号来对一对所述开关电容电路进行开关控制;本方案中的锁相环电路通过将开关电容电路替代传统的环路滤波器电阻,且利用同向的电荷泵电流控制,保证了电荷泵的匹配,通过电荷泵电流比和开关电容电路,构造出一个零点Wz,完全替代了传统环路滤波器的R和C,实现了环路滤波器的小型化。
Description
技术领域
本实用新型涉及半导体集成电路技术领域,具体涉及一种采用开关电容式环路滤波器的锁相环电路。
背景技术
PLL(锁相环)电路为众多通讯芯片提供时钟,而环路滤波器(LPF)是PLL的核心电路,如图1所示传统的环路滤波器由多个电阻电容组成(CN 206498390 U),由R002和C002构成的零点Wz会影响PLL的环路带宽,而R002本身也会产生热噪声,会影响PLL的输出噪声,在Wz不变的情况下,电阻R002的值越大,噪声贡献越大,PLL的噪声性能差,但C002可以等比例变小,从而节省芯片面积;相反,如果R002的值越小,噪声贡献小,PLL的噪声性能好,但是C002需要同比例变大,从而芯片面积大,没有成本优势。由于上述原因,环路滤波器通常都是锁相环电路中最占面积的模块,因此,如果能减小环路滤波器的面积,则可以带来非常好的成本优势。
如图2所示,专利1(授权公告号为CN 206498390 U)利用两个成比例的电荷泵(CP),图中代号100和200,同时注入电流到LPF当中,可以使C001的等效电容成倍增加,增加的倍数等于两个电荷泵电流之比;但是这种做法有两个缺点,一个使电阻R001依然存在,会贡献噪声,第二,两个电荷泵的电流方向是相反的,电荷泵之间的匹配精度难以保证。如图3所示,专利2(公开号为CN 104052470 A)不需要两个电荷泵,通过UP/DN信号产生的阻断(block)和启动信号,来开关控制C1的导通,这种控制方式同样可以达到使C1等效倍增,且倍增的效果正比于阻断系数N;不过专利2也有缺点,因为电阻R001同样贡献噪声。
上述引用的专利1和专利2都通过创造性的发明,实现了倍增环路滤波器中电容的效果,但都存在如上所述的缺陷。
发明内容
针对现有技术中存在的缺陷,本实用新型的目的在于提供一种采用开关电容式环路滤波器的锁相环电路,该锁相环电路通过同向电荷泵结合开关电容式环路滤波器,构造出等效的零点Wz,替代通用环路滤波器架构,最终实现环路滤波器的低噪声和小型化。
为实现上述目的,本实用新型采用的技术方案如下:
一种采用开关电容式环路滤波器的锁相环电路,所述锁相环电路包括:开关电容式环路滤波器电路,其中所述开关电容式环路滤波器电路包括有环路滤波器电容以及一对开关电容电路;一对同向电荷泵,用于向所述开关电容式环路滤波器电路提供同向的输入电流;以及参考时钟,用于产生时钟控制信号来对一对所述开关电容电路进行开关控制。
进一步,每一所述开关电容电路包括有开关电容,其中每一所述开关电容的一端与一所述同向电荷泵相连,其另一端与另一所述同向电荷泵相连并受所述参考时钟的开关时钟信号控制。
进一步,所述参考时钟包括有四个由相位时钟控制的第一时钟相位开关、第二相位时钟开关、第三相位时钟开关以及第四相位时钟开关,其中所述第一时钟相位开关、第二相位时钟开关、第三相位时钟开关以及第四相位时钟开关分别设置在所述开关电容上,用于控制所述电荷泵与开关电容和环路滤波器电容的耦合通断。
进一步,所述开关电容的电容值小于所述环路滤波器电容的电容值的1/5。
进一步,一对所述同向电荷泵之间的电流比例为N,其中N为任意的正整数。
与现有技术相比,本方案具有的有益技术效果为:本方案中的锁相环电路通过将开关电容电路替代传统的环路滤波器电阻,且利用同向的电荷泵电流控制,保证了电荷泵的匹配,通过电荷泵电流比和开关电容电路,构造出一个零点Wz,完全替代了传统环路滤波器的R和C,实现了环路滤波器的小型化。
附图说明
图1为传统的锁相环电路结构示意图。
图2为传统的采用双电荷泵来实现环路滤波器的架构结构示意图。
图3为传统的实现环路滤波器的结构原理示意图。
图4为本实施例中的锁相环的整体结构示意图。
图5为本实施例中的锁相环滤波器结构示意图。
图6为本实施例中的控制信号的波形图。
具体实施方式
下面结合说明书附图与具体实施方式对本实用新型做进一步的详细说明。
本方案是针对现有的环路滤波器电路其不能很好的解决环形滤波器的小型化以及所产生的噪声问题,进而提出的一种采用开关电容式环路滤波器的锁相环电路,该锁相环电路通过同向电荷泵结合开关电容式环路滤波器,构造出等效的零点Wz,替代通用环路滤波器架构,最终实现环路滤波器的低噪声和小型化。
参见附图4至6所示,本实施例中的采用开关电容式环路滤波器的锁相环电路,其包括有开关电容式环路滤波器电路、一对同向电荷泵以及参考时钟,一对同向电荷泵其与开关电容式环路滤波器相连,用于向其提供电流流向同向的电流Qi和Qp,作为环形滤波器的输入;开关电容式环路滤波器采用一对开关电容电路和环路滤波器电容C1,来替代传统的无源电阻,同时通过利用参考时钟产生多相位时钟对来上述一对开关电容电路进行控制,构造出等效的零点Wz,以最终实现环路滤波器的低噪声和小型化。
具体的,参见附图5所示,本实施例中的每一开关电容电路包括有开关电容C2,其中每一开关电容C2的一端与一同向电荷泵Q1相连,其另一端与另一同向电荷泵Q2相连并受参考时钟的开关时钟信号控制。本实施例中的参考时钟其有四个由相位时钟控制的第一时钟相位开关CK1、第二相位时钟开关CK2、第三相位时钟开关CK1a以及第四相位时钟开关CK2a,其中所述第一时钟相位开关CK1、第二相位时钟开关CK2、第三相位时钟开关CK1a以及第四相位时钟开关CK2a分别设置在开关电容C2上,用于控制电荷泵Q1、Q2与开关电容和环路滤波器电容的耦合通断,即通过上述四个时钟相位开关CK1、CK2、CK1a和CK2a来实现电荷泵Q1、Q2所输出的电流与电容C2和C1的耦合通断情况。
参照附图5所示,电荷泵CP1单位时间输出的电荷为Qi,电荷泵CP2单位时间输出的电荷为Qp,CP2和CP1的电流比例为N(任意的正整数),则根据环路滤波器的开关电容电路构造,可以推到出环路滤波器的传递函数为:
H(S)=(N*T*S+1)/S*C1,其中T为CK1/CK2的时钟周期,S是拉普拉斯算子;
通过上面的公式可以推导出环路滤波器的零点Wz=1/N/T=1/N*Fck,其中Fck为CK1/CK2的时钟频率;可以看出,通过本实用新型中同向电荷泵和开关电容环路滤波器的结合,可以得到一个与无源器件R和C不相关的零点Wz,且此零点的位置反比于两个电荷泵的电流比值N,正比于开关频率Fck,而开关时钟是由图5中PLL(锁相环电路)的参考时钟CKREF产生的,本实用新型的示例中选的是1/2倍的CKREF,实际运用中可以灵活设置成1/M倍的CKREF频率。
综上所述,本方案中的锁相环电路通过将开关电容电路替代传统的环路滤波器电阻,且利用同向的电荷泵电流控制,保证了电荷泵的匹配,通过电荷泵电流比和开关电容电路,构造出一个零点Wz,完全替代了传统环路滤波器的R和C,实现了环路滤波器的小型化。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其同等技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (5)
1.一种采用开关电容式环路滤波器的锁相环电路,其特征在于,所述锁相环电路包括:
开关电容式环路滤波器电路,其中所述开关电容式环路滤波器电路包括有环路滤波器电容以及一对开关电容电路;
一对同向电荷泵,用于向所述开关电容式环路滤波器电路提供同向的输入电流;
以及参考时钟,用于产生时钟控制信号来对一对所述开关电容电路进行开关控制。
2.根据权利要求1所述的一种采用开关电容式环路滤波器的锁相环电路,其特征在于:每一所述开关电容电路包括有开关电容,其中每一所述开关电容的一端与一所述同向电荷泵相连,其另一端与另一所述同向电荷泵相连并受所述参考时钟的开关时钟信号控制。
3.根据权利要求2所述的一种采用开关电容式环路滤波器的锁相环电路,其特征在于:所述参考时钟包括有四个由相位时钟控制的第一时钟相位开关、第二相位时钟开关、第三相位时钟开关以及第四相位时钟开关,其中所述第一时钟相位开关、第二相位时钟开关、第三相位时钟开关以及第四相位时钟开关分别设置在所述开关电容上,用于控制所述电荷泵与开关电容和环路滤波器电容的耦合通断。
4.根据权利要求2所述的一种采用开关电容式环路滤波器的锁相环电路,其特征在于:所述开关电容的电容值小于所述环路滤波器电容的电容值的1/5。
5.根据权利要求1至4任一所述的一种采用开关电容式环路滤波器的锁相环电路,其特征在于:一对所述同向电荷泵之间的电流比例为N,其中N为任意的正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921488708.0U CN210274030U (zh) | 2019-09-07 | 2019-09-07 | 一种采用开关电容式环路滤波器的锁相环电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921488708.0U CN210274030U (zh) | 2019-09-07 | 2019-09-07 | 一种采用开关电容式环路滤波器的锁相环电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210274030U true CN210274030U (zh) | 2020-04-07 |
Family
ID=70018895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921488708.0U Active CN210274030U (zh) | 2019-09-07 | 2019-09-07 | 一种采用开关电容式环路滤波器的锁相环电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210274030U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110784211A (zh) * | 2019-09-17 | 2020-02-11 | 芯创智(北京)微电子有限公司 | 一种采用开关电容式环路滤波器的锁相环电路 |
-
2019
- 2019-09-07 CN CN201921488708.0U patent/CN210274030U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110784211A (zh) * | 2019-09-17 | 2020-02-11 | 芯创智(北京)微电子有限公司 | 一种采用开关电容式环路滤波器的锁相环电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7978012B2 (en) | Dual PLL loop for phase noise filtering | |
CN103297046B (zh) | 一种锁相环及其时钟产生方法和电路 | |
CN101141129B (zh) | 电压控制振荡器电路 | |
CN101309079B (zh) | 一种用于锁相环电路(pll)的电荷泵结构 | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
TW200908563A (en) | Phase lock loop, voltage controlled oscillator and phase-frequency detector | |
CN102832930A (zh) | 数字锁相回路系统及方法 | |
CN105024693B (zh) | 一种低杂散锁相环频率综合器电路 | |
TWI684329B (zh) | 用於迴路電路之基於電壓調節器的迴路濾波器以及迴路濾波方法 | |
CN101465645B (zh) | 一种小数/整数分频器 | |
CN103684438A (zh) | 延迟锁相环 | |
US6608529B2 (en) | Frequency synthesis apparatus, systems, and methods | |
CN102710257B (zh) | 一种对频率锁定的方法、一种压控振荡器以及频率产生单元 | |
CN106603070A (zh) | 低杂散快速锁定的锁相环电路 | |
CN210274030U (zh) | 一种采用开关电容式环路滤波器的锁相环电路 | |
US6646477B1 (en) | Phase frequency detector with increased phase error gain | |
US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
CN110784211A (zh) | 一种采用开关电容式环路滤波器的锁相环电路 | |
CN106487380A (zh) | 一种减少cp‑pll频率切换时间的无源环路滤波器 | |
CN106961273B (zh) | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 | |
CN104917519A (zh) | 锁相环电路 | |
CN213426142U (zh) | 一种能够快速锁定的锁相环电路 | |
US8917806B1 (en) | Digital phase-locked loop and phase/frequency detector module thereof | |
US8664991B1 (en) | Apparatus and methods for phase-locked loops | |
CN103166632B (zh) | 环路滤波器和锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |