CN1943113A - 开关电容滤波器和反馈系统 - Google Patents

开关电容滤波器和反馈系统 Download PDF

Info

Publication number
CN1943113A
CN1943113A CNA2004800425701A CN200480042570A CN1943113A CN 1943113 A CN1943113 A CN 1943113A CN A2004800425701 A CNA2004800425701 A CN A2004800425701A CN 200480042570 A CN200480042570 A CN 200480042570A CN 1943113 A CN1943113 A CN 1943113A
Authority
CN
China
Prior art keywords
mentioned
capacity cell
terminal
capacity
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800425701A
Other languages
English (en)
Other versions
CN1943113B (zh
Inventor
道正志郎
德永祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1943113A publication Critical patent/CN1943113A/zh
Application granted granted Critical
Publication of CN1943113B publication Critical patent/CN1943113B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

环路滤波器(30)包括：设置在电流信号的输入端和基准电压之间的第1电容元件(31)；设置在上述输入端和第1电容元件(31)之间的开关电容电路(32)；以及与第1电容元件(31)和上述开关电容电路(32)并联设置的第2电容元件(33)。在开关电容电路(32)中，在将第3电容元件(321)连接在第1电容元件(31)一侧时，第4电容元件(322)连接在第2电容元件(33)一侧。在上述结构的环路滤波器(30)中，将第2电容元件(33)的电容值设置得比第3电容元件和第4电容元件(321、322)的电容值都大。

Description

开关电容滤波器和反馈系统
技术领域
本发明涉及开关电容滤波器(switched capacitor filter)，尤其涉及适合作为相位同步电路、延迟锁定环路等的反馈系统中环路滤波器的开关电容滤波器技术。
背景技术
目前，系统LSI搭载的功能越来越多，存在系统LSI的电路规模增大的趋势。因此，系统LSI的电路规模缩小成为普遍问题。
在系统LSI中，可以说必须安装有相位同步电路(以下，称作“PLL”)。PLL中存在不能使响应时间的最大值大于输入时钟频率的大约十分之一以上这样的制约。因此，需要将构成PLL的环路滤波器的CR积设定得比较大。为了实现比较大的CR积，一般将构成环路滤波器的电容元件的电容值设定得很大。因此，在PLL的构成要素中，环路滤波器也将占PLL的电路面积的大部分。并且，在PLL中输入时钟的频率越低，响应时间就越长，因此，需要将构成环路滤波器的电容元件的电容值设定得更大。其结果，PLL的电路规模将越来越大。为了解决这种问题，也需要缩小环路滤波器的电路规模。
作为缩小用于PLL的环路滤波器的电路规模的技术，可列举由本申请的第一发明人等在日本特愿2003-185573号说明书中所公开的技术。图16表示该说明书中所公开的发明(以下称作“在先发明申请”)的环路滤波器的电路结构。该环路滤波器包括：连接在输入端IN1的电容元件310(电容值C)、连接在输入端IN2的电阻元件320(电阻值R)和电容元件330(电容值C3)、以及设置在电容元件310和电阻元件320之间的电压缓冲电路350。将充放电电流(充电电流)Ip1和Ip2从2个充电泵电路供给到输入端IN1和IN2。并且，该环路滤波器输出产生在电阻元件320和电容元件330的连接处的电压Vout。在该环路滤波器中，相对于供给到电阻元件320的电流，对供给到电容元件310的电流设定得很小，从而不使电阻元件320的电阻值增大而仅减小电容元件310的电容值，实现与现有的滤波器同等的CR积、即与现有的同等的滤波器特性。另外，分别将足够的电压施加在电容元件310和330上，因此，可用MOS电容来实现这些电容元件。由此，使电容元件310和330小型化，使作为整个环路滤波器的电路规模缩小。
在该环路滤波器中，需要使电阻元件320产生足够大的电压。因此，需要将流到电阻元件320的电流值设定得比较大，或是将电阻元件320的电阻值设定得比较大。但是，无论哪种情况都因电阻元件320产生的功耗比较大而不理想。特别是，电阻元件320成为噪音产生的原因，因此，优选避免使该电阻值变大的情况。
另一方面，为了减小环路滤波器中电阻元件产生的噪音，代替电阻元件设置开关电容电路的环路滤波器已为公众所知(例如，参照专利文献1)。图17表示具有开关电容电路的现有的环路滤波器的电路结构。该环路滤波器包括：连接在输入端IN的电容元件310(电容值C)和330(电容值C3)、和连接在电容元件310的开关电容电路320A，输出产生在电容元件310和330的连接处的电压Vout。开关电容电路320A，包括电容元件340(电容值CR)、和切换电容元件340的连接对象的开关Q1以及Q2。开关电容电路320A，实质上呈现电阻值R。基于这样的结构，从环路滤波器省略电阻元件来减小由电阻元件产生的噪音。
专利文献1：美国专利第6420917号说明书(第6-7页，第4图)
发明内容
如上所述，关于在先发明申请的环路滤波器，电路规模缩小的反面，存在功耗比较大的问题。另外，为了以MOS电容实现电容元件310，需要电压缓冲电路350。但是，电压缓冲电路350也是噪音产生的原因。因此，优选省略电压缓冲电路350的情况。
另一方面，具有开关电容电路的现有的环路滤波器，没有设置电阻元件和电压缓冲电路，因此，由此产生的噪音不是大问题。但是，电容元件310，与以往一样仍然比较大，缩小电路规模很困难。另外，开关Q1为闭合时，电容元件340与电容元件310串联连接，因此，对电容元件340施加足够的电压是很困难的。因此，以MOS电容来实现电容元件340是困难的。因为需要对构成MOS电容的MOS晶体管施加该MOS晶体管阈值以上的电压。
鉴于上述问题，本发明的课题是缩小具有开关电容电路的开关电容滤波器的电路规模。特别是，提供不设置电压缓冲电路而以MOS电容来实现全部的电容元件的开关电容滤波器。
为了解决上述课题，本发明采取的装置是一种输入电流信号输出电压信号的开关电容滤波器，包括第1电容元件，设置在上述电流信号的输入端和基准电压之间；开关电容电路，设置在上述输入端和上述第1电容元件之间；以及第2电容元件，与上述第1电容元件和上述开关电容电路并联设置。
由此，开关电容电路作为电阻元件起作用，从而该开关电容滤波器作为无源2级低通滤波器(passive-type secondary low-pass filter)进行工作。通常，开关电容电路由一个或多个电容元件构成。因此，该开关电容滤波器全部由电容元件构成。在此，开关电容电路设置在输入端和第1电容元件之间，因此，在将该开关电容电路中的电容元件连接在输入端一侧时，将足够大的电压施加给该电容元件。因此，能够使该电容元件的静电电容(capacitance)变小。其结果，缩小作为整个该开关电容滤波器的电路规模。
具体地，上述开关电容电路包括：第1端子和第2端子；第3电容元件和第4电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及开关部，对上述第3电容元件和第4电容元件各自的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换。另外，上述开关部，在将上述第3电容元件的另一端连接在上述第1端子时，将上述第4电容元件的另一端连接在上述第2端子，另一方面，在将上述第3电容元件的另一端连接在上述第2端子时，将上述第4电容元件的另一端连接在上述第1端子。并且，上述第2电容元件的静电电容，比上述第3电容元件和第4电容元件的每一个的静电电容都大。
这样，将第2电容元件的静电电容设置得比开关电容电路中的第3电容元件和第4电容元件的静电电容都大，从而使得该开关电容滤波器具有与一般的无源2级低通滤波器同等的滤波器特性。
优选的是，上述第1电容元件至第4电容元件均是MOS电容。
另外，具体地，上述开关电容电路包括：第1端子，设置在上述第1电容元件一侧；第2端子，设置在上述输入端一侧；至少三个的多个电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及开关部，对上述多个电容端子的每一个的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换。另外，上述开关部，维持上述多个电容元件的任意一个的另一端和上述第2端子的连接，同时将上述多个电容元件的其他两个中的任一个的另一端连接在上述第1端子时，将另一个元件的另一端连接在上述第2端子。
优选的是，上述第1电容元件和第2电容元件及上述多个电容元件均是MOS电容。
另外，本发明采取的装置是一种使基于输入时钟生成的输出时钟反馈、并使该输出时钟具有预定的特性的反馈系统，该反馈系统包括：充电泵电路，基于上述时钟和所反馈的时钟的相位差，生成充电电流；环路滤波器，将上述充电电流作为输入；以及输出时钟生成电路，基于来自上述环路滤波器的输出信号，生成上述输出时钟，其中，上述环路滤波器包括：第1电容元件，设置在上述充电电流的输入端和基准电压之间；开关电容电路，设在上述输入端和上述第1电容元件之间；以及第2电容元件，与上述第1电容元件和上述开关电容电路并联设置。
由此，通过开关电容电路作为电阻元件起作用，该环路滤波器作为无源2级低通滤波器进行工作。通常，开关电容电路由一个或多个电容元件构成。因此，该开关电容滤波器全部由电容元件构成。在此，开关电容电路设置在充电电流的输入端和第1电容元件之间，因此，在将该开关电容电路中的电容元件连接在输入端一侧时，将足够大的电压施加给该电容元件。因此，能够使该电容元件的静电电容变小。其结果，缩小作为该环路滤波器整体的电路规模，进而缩小作为整个反馈系统的电路规模。
具体地，上述开关电容电路包括：第1端子和第2端子；第3电容元件和第4电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及开关部，对上述第3电容元件和第4电容元件各自的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换。另外，上述开关部，在将上述第3电容元件的另一端连接在上述第1端子时，将上述第4电容元件的另一端连接在上述第2端子，另一方面，在将上述第3电容元件的另一端连接在上述第2端子时，将上述第4电容元件的另一端连接在上述第1端子。并且，上述第2电容元件的静电电容，比上述第3电容元件和第4电容元件的每一个的静电电容都大。
进而，具体地，上述反馈系统具有控制时钟生成电路，该控制时钟生成电路基于上述输入时钟的下降变化，生成互为反相关系的第1控制时钟和第2控制时钟、以及相当于该第1控制时钟和第2控制时钟的每一个的反转的第3控制时钟和第4控制时钟。并且，上述开关部包括：基于上述第1控制时钟，对上述第3电容元件的另一端和上述第1端子有无连接进行切换的开关；基于上述第2控制时钟，对上述第4电容元件的另一端和上述第1端子有无连接进行切换的开关；基于上述第3控制时钟，对上述第3电容元件的另一端和上述第2端子有无连接进行切换的开关；基于上述第4控制时钟，对上述第4电容元件的另一端和上述第2端子有无连接进行切换的开关。
这样，通过将第2电容元件的静电电容设置得比开关电容电路中第3电容元件和第4电容元件的静电电容都大，使得该环路滤波器具有与一般的无源2级低通滤波器同等的滤波器特性。
优选的是，上述第1至第4电容元件均是MOS电容。
另外，具体地，上述开关电容电路包括：第1端子，设置在上述第1电容元件一侧；第2端子，设置在上述输入端一侧；至少三个的多个电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及开关部，对上述多个电容端子的每一个的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换。并且，上述开关部，维持上述多个电容元件的任意一个的另一端和上述第2端子的连接，同时将上述多个电容元件的其他两个中的任意一个的另一端连接在上述第1端子时，将另一个元件的另一端连接在上述第2端子。
进而，具体地，上述反馈系统具有控制时钟生成电路，该控制时钟生成电路基于上述输入时钟的下降变化，生成与上述多个电容元件的个数相当的相位互不相同的多个控制时钟、和相当于该多个控制时钟的每一个的反转的多个反转控制时钟。并且，上述开关部，具有对应于上述多个电容元件的每一个进行设置，基于对应于该电容元件的上述控制时钟，对该电容元件的另一端和上述第1端子有无连接进行切换的多个开关；和对应于上述多个电容元件的每一个进行设置，基于对应于该电容元件的上述反转控制时钟，对该电容元件的另一端和上述第2端子有无连接进行切换的多个开关。
优选的是，上述第1电容元件和第2电容元件以及上述多个电容元件均是MOS电容。
如以上说明的那样，根据本发明，既具有与以往同等的滤波器特性，又能够得到进一步缩小了电路规模的开关电容滤波器。另外，该开关电容滤波器，不含有电阻元件和电压缓冲电路，全部由电容元件构成，因此，使输入电流变小，从而使该电容元件全部小型化，使作为整个电路的规模小型化。进而，在使用该开关电容作为反馈系统的环路滤波器时，使作为该环路滤波器的输入电流的充电电流减小，从而能够使充电泵电路小型化。结果，大幅度地缩小作为整个反馈系统的电路规模。
附图说明
图1是本发明的第1实施方式的相位同步电路的结构图。
图2是图1所示的相位同步电路中控制时钟生成电路的电路结构图。
图3是图2所示的控制时钟生成电路的时序图。
图4是图1所示的相位同步电路中环路滤波器的电路结构图。
图5是将在先发明申请的环路滤波器中的电阻元件单纯地置换成开关电容电路的环路滤波器的电路结构图。
图6是将图5所示的环路滤波器中的开关电容电路变更为3相时钟控制的环路滤波器的电路结构图。
图7是将图6所示的环路滤波器中的开关电容电路变更为2相时钟控制的环路滤波器的电路结构图。
图8是省略了图7所示的环路滤波器中的电压缓冲电路的环路滤波器的电路结构图。
图9是将图8所示的环路滤波器变更为1个(single)充电电流输入的环路滤波器的电路结构图。
图10是基于来自相位比较器的复位脉冲生成各控制时钟的控制时钟生成电路的电路结构图。
图11是图10所示的控制时钟生成电路的时序图。
图12是本发明的第2实施方式的相位同步电路的结构图。
图13是图12所示的相位同步电路中控制时钟生成电路的电路结构图。
图14是图13所示的控制时钟生成电路的时序图。
图15是图12所示的相位同步电路中环路滤波器的电路结构图。
图16是由本申请第一发明人等的在先发明申请的环路滤波器的电路结构图。
图17是具有开关电容电路的现有的环路滤波器的电路结构图。
标号说明
31  MOS电容(第1电容元件)
32、32A  开关电容电路
33  MOS电容(第2电容元件)
321  MOS电容(第3电容元件、多个电容元件中的一个)
322  MOS电容(第4电容元件、多个电容元件中的一个)
323  MOS电容(多个电容元件中的一个)
324、324A  开关部
20  充电泵电路
30、30A  环路滤波器
40  电压控制振荡器(输出时钟生成电路)
60、60′、60A  控制时钟生成电路
T1  端子(第1端子)
T2  端子(第2端子)
SW11、SW12、SW21、SW22、SW31、SW32  开关
1  控制时钟(第1控制时钟、多个控制时钟中的一个)
2  控制时钟(第2控制时钟、多个控制时钟中的一个)
3  控制时钟(多个控制时钟中的一个)
1  控制时钟(第3控制时钟、多个反转控制时钟中的一个)
2  控制时钟(第4控制时钟、多个反转控制时钟中的一个)
3  控制时钟(多个反转控制时钟中的一个)
CKin  输入时钟
CKout  输出时钟
具体实施方式
以下参照附图说明用于实施本发明的最佳方式。
(第1实施方式)
图1表示本发明的第1实施方式的PLL的结构。本实施方式的PLL，包括相位比较器10、充电泵电路20、环路滤波器(LPF)30、作为输出时钟生成电路的电压控制振荡器(VCO)40、分频器50、以及控制时钟生成电路60。相位比较器10，对供给到PLL的输入时钟CKin和反馈时钟CKdiv的相位进行比较，输出对应于该相位差的上升信号UP和下降信号DN。充电泵电路20，基于上升信号UP和下降信号DN，输出充电电流Ip(放出或充入)。电压控制振荡器40，基于从环路滤波器30输出的电压Vout，使PLL的输出时钟CKout的频率发生变化。分频器50，将输出时钟CKout分成N频，作为反馈时钟CKdiv反馈到相位比较器10，其中，N为自然数。反复进行以上的动作过程中，输出时钟CKout，逐渐收敛于预定的频率，被锁定。以下，对环路滤波器30和控制时钟生成电路60的结构和动作进行详细说明。
控制时钟生成电路60，基于输入时钟CKin生成控制时钟1、 1、2、 2，将这些控制时钟输出到环路滤波器30。图2表示控制时钟生成电路60的电路结构。另外，图3是控制时钟生成电路60的时序图。反相器61，对输入时钟CKin进行反转，输出时钟 CKin。D触发器62，与时钟 CKin的上升变化同步地输出极性相反的时钟CKorg和作为其反转的时钟 CKorg。由反相器631、NAND门641和651构成的电路部分，基于时钟 CKorg生成控制时钟1和作为其反转的控制时钟 1。由反相器632、NAND门642和652构成的电路部分，基于时钟CKorg生成控制时钟2和作为其反转的控制时钟 2。即，控制时钟生成电路60，根据输入时钟CKin的下降变化，输出极性相反的控制时钟1、 1、2以及 2。
环路滤波器30，接收充电电流Ip，对由该充电电流Ip产生的电压进行平滑处理，作为电压Vout进行输出。图4表示环路滤波器30的电路结构。环路滤波器30，包括MOS电容31、开关电容电路32、以及MOS电容33。MOS电容31的一端，连接在作为基准电压的接地端，另一端连接在开关电容电路32的端子T1。MOS电容33的一端，连接在作为基准电压的接地端，另一端与充电电流Ip的输入端和开关电容电路32的端子T2连接。环路滤波器30，输出在开关电容电路32和MOS电容33的连接处产生的电压Vout。
开关电容电路32，包括MOS电容321和322、以及对MOS电容321和322的每一个与端子T1和T2的每一个的连接方式进行切换的开关部324，是称为所谓的P.S.式(Parasitic Sensitive：寄生电容敏感式)的开关电容电路。开关部324包括：按照控制时钟1对MOS电容31和端子T1有无连接进行切换的开关SW11；按照控制时钟 1对MOS电容321和端子T2有无连接进行切换的开关SW12；按照控制时钟2对MOS电容322和端子T1有无连接进行切换的开关SW21；按照控制时钟 2对MOS电容322和端子T2有无连接进行切换的开关SW22。控制时钟1、 1、2以及 2，由控制时钟生成电路60供给。
MOS电容31的电容值为C。这是与在先发明申请的环路滤波器(参照图16)中电容元件310相等的电容值。MOS电容321和322的电容值均为CR。另外，开关电容电路32呈现的电阻值为R。这是与在先发明申请的环路滤波器中电阻元件320相等的电阻值。在此，当取开关电容电路32中的各开关SW11、SW12、SW21以及SW22的动作频率为fclk时，关系式R＝1/(fclkCR)成立。即，要使开关电容电路32呈现的电阻值变得更大，只要使MOS电容321和322的电容值变得更小即可。在供给到环路滤波器30的充电电流Ip变小的情况下，必须使开关电容电路32呈现的电阻值变大的情况正如已说明的那样，但为了使该电阻值变大，只要使MOS电容321和322变小即可。即，通过减小充电电流Ip，可实现MOS电容321和322的小型化。另外，由于充电电流Ip减小，MOS电容31和33也将实现小型化。结果，作为整个环路滤波器30的电路规模变小。
另一方面，MOS电容33的电容值为CX。这相当于各MOS电容321和322的电容值CR与在先发明申请的环路滤波器中电容元件330的电容值C3的总和。关于电容值C3，当取最大为MOS电容31的电容值C的1/5～1/6左右时，能得到最稳定的响应。关于其详细情况，例如文献：F.M.GARDNER，“CHARGE-PUMPPHASE-LOCKEDLOOPS”，IEEE TRANS.，VOL.COM-28，PP.1849-1858，NOV.1980中有所记载。
从图1所示的PLL中的相位比较器10输出的信号中例如信号UP，在输入时钟CKin的相位比输出时钟CKout的相位超前的情况下，从输入时钟CKin上升变化至输出时钟CKout上升变化期间，预定的逻辑电平为例如“H”(参照图3)。在信号UP为“H”期间，充电电流Ip从充电泵电路20输出到环路滤波器30。在接收充电电流Ip期间，开关部324的动作状态不会发生变化。因为如果发生变化，就会中断对开关电容电路32中MOS电容321和322进行的电荷的充放电，有可能环路滤波器30不正常工作。由本实施方式的控制时钟生成电路60生成的控制时钟1、 1、2以及 2，在从输入时钟CKin的下降变化至下一个下降变化期间，不存在极性反转的情况，因此，不会中断对MOS电容321和322进行的电荷的充放电。因为信号UP和DN的输出，都必须在输入时钟CKin的连续的下降变化期间结束。因此，根据由控制时钟生成电路60生成的各控制时钟对开关电容电路32的动作进行控制，从而确保环路滤波器30的正常工作。
接着，示出变换在先发明申请的环路滤波器的电路结构直至得到环路滤波器30的过程，同时对环路滤波器30具有与一般的有源2级滤波器同等的滤波器特性的情况进行说明。图5表示将在先发明申请的环路滤波器中的电阻元件单纯地置换成开关电容电路的环路滤波器的电路结构。只是将在先发明申请的环路滤波器中的电阻元件单纯地替换成2相时钟控制的开关电容电路32的该环路滤波器，不正常工作。这是由于以下的原因。即，连接在充电电流Ip2的输入一侧的MOS电容321和322的任意一个，在由充电电流Ip进行的充放电结束以后，控制时钟1和2的极性反转，该MOS电容连接在电压缓冲电路35一侧。当进行该连接时，该MOS电容被复位成电压缓冲电路35的输出端的电位。其结果，有可能开关电容电路32不能正常工作，环路滤波器30产生错误动作。以下，对充电电流Ip1和Ip2的大小相等的情况进行说明。
为了解决上述问题，需要在控制时钟1或2的至少1个时钟期间，保持由充电电流Ip进行充放电后的电荷。因此，考虑使开关电容电路为3相时钟控制的情况。图6表示将图5所示的环路滤波器中的开关电容电路变更为3相时钟控制的环路滤波器的电路结构。在该开关电容电路32A中，电容元件321、322以及323中与MOS电容33相连接的任意一个，即使在切换其他两个的连接状态时，也维持与MOS电容33的连接状态。由此，不存在将该电容元件复位到缓冲电位的情况，保证了开关电容电路32A的正常工作。关于该环路滤波器，将在后面进行详细说明。
在开关电容电路32A中，切换电容元件321、322以及323的任意两个的连接状态时，维持剩余一个与MOS电容33的连接状态的情况，即等于处于MOS电容33总是与电容值为CR的电容元件并联连接的状态。因此，通过使MOS电容33的电容值增加开关电容电路32A中各电容元件321、322以及323的电容值CR，从而能够代替3相时钟控制的开关电容电路32A而使用2相时钟控制的开关电容电路。即，能够变更为图5所示的开关电容电路32。图7表示将图6所示的环路滤波器中的开关电容电路变更为2相时钟控制的环路滤波器的电路结构。该环路滤波器与图5所示的环路滤波器的不同点是，相对于图5所示的环路滤波器中MOS电容33的电容值为C3，该环路滤波器中MOS电容33的电容值为C3+CR。
一般地，电压缓冲电路连接在电源上，因此，有可能经由该电源将噪音传送到环路滤波器。另外，电压缓冲电路，其本身消耗功率。因此，优选省略电压缓冲电路35的情况。因此，考虑从图7所示的环路滤波器中去除电压缓冲电路35的情况。图8表示省略了图7所示的环路滤波器中的电压缓冲电路的环路滤波器的电路结构。在从图7所示的环路滤波器中去除电压缓冲电路35的情况下，MOS电容31，通过充电电流Ip1和Ip2的合成电流进行充放电，因此，充放电的速度将变为2倍。因此，取MOS电容31的电容值为2倍即2C，使得变成与设置电压缓冲电路35的情况相等的充放电速度。
进而，考虑使充电电流输入成为1个(single)的情况。图9表示将图8所示的环路滤波器变更为1个充电电流输入的环路滤波器的电路结构。在图8所示的环路滤波器中，MOS电容31，通过充电电流Ip1和Ip2的合成电流进行充放电，因此，为了使充电电流输入成为1个，只要使该充电电流的电流值为相当于该合成电流的电流值(在此，相当于充电电流Ip2的2倍的2Ip2)即可。伴随于此，也分别使开关电容电路32中的各电容元件321和322的电容值以及MOS电容33的电容值变为2倍。
图9所示的环路滤波器，是分别使图4所示的本实施方式的环路滤波器30中各电容元件的电容值和充电电流值变为2倍的电路结构，是实质上与环路滤波器30同等的电路结构。即，本实施方式的环路滤波器30，是变换了在先发明申请的环路滤波器的电路结构而得到的，具有与通常的有源2级环路滤波器同等的滤波器特性。
以上，根据实施方式，环路滤波器不使用电阻元件和电压缓冲电路而全部由MOS电容构成，因此，谋求噪音的减小和功耗的降低，同时缩小电路规模。另外，通过将充电电流Ip设置得比较小，使充电泵电路20的电路规模缩小。结果，大幅度缩小了作为整个PLL的电路规模。
控制时钟1、 1、2以及 2，也可以基于相位比较器10中的复位脉冲生成。图10表示基于来自相位比较器10的复位脉冲RST生成各控制时钟的控制时钟生成电路60′的电路结构。另外，图11是控制时钟生成电路60′的时序图。复位脉冲RST，从由D触发器11、12和NAND门13构成的相位比较器10中的NAND门13输出。即，复位脉冲RST，是在输出信号UP或DN后输出的工作期间(duty)极短的脉冲。控制时钟生成电路60′，代替输入时钟CKin的反转输入复位脉冲RST，并基于此生成控制时钟1、 1、2以及 2，进行输出。如上所述，复位脉冲RST是输出信号UP或DN后输出的脉冲，因此，不存在信号UP或DN的输出过程中各控制时钟的极性反转的情况。但是，复位脉冲RST的脉冲幅度极窄，因此，有可能D触发器62不对复位脉冲RST的输入进行响应。此时，环路滤波器30中开关电容电路32不正常工作。因此，与控制时钟生成电路60相比′优选采用控制时钟生成电路60。
<第2实施方式>
图12表示本发明的第2实施方式的PLL的结构。本实施方式的PLL，包括相位比较器10、充电泵电路20、环路滤波器30A、电压控制振荡器40、分频器50以及控制时钟生成电路60A。其中，相位比较器10、充电泵电路20、电压控制振荡器40以及分频器50，正如以第1实施方式说明过的那样，因此，此处的说明省略。以下，对环路滤波器30A和控制时钟生成电路60A的结构和动作进行详细说明。
控制时钟生成电路60A，基于输入时钟CKin生成控制时钟1、 1、2、 2、3以及 3，将这些控制时钟输出到环路滤波器30A。图13表示控制时钟生成电路60A的电路结构。另外，图14是控制时钟生成电路60A的时序图。反相器61，对输入时钟CKin进行反转，输出时钟 CKin。D触发器621、622、623以及624，与时钟 CKin的上升变化同步地进行动作。D触发器612和622的输出，分别为NOR门66的输入。NOR门66的输出是D触发器621的数据输入。由反相器631、NAND门641和651构成的电路部分，基于来自D触发器的反转输出生成控制时钟1和作为其反转的控制时钟(反转控制时钟)1。由反相器632、NAND门642和652构成的电路部分，基于来自D触发器623的反转输出生成控制时钟2和作为其反转的控制时钟(反转控制时钟) 2。并且，由反相器633、NAND门643和653构成的电路部分，基于来自D触发器624的反转输出生成控制时钟3和作为其反转的控制时钟(反转控制时钟) 3。从上述结构的控制时钟生成电路60A输出的控制时钟1、2以及3的相位互不相同。即，控制时钟生成电路60A，根据输入时钟CKin生成3相的控制时钟。
图15表示环路滤波器30A的电路结构。环路滤波器30A，无非是从图6所示的环路滤波器中省略了电压缓冲电路35，进而，使充电电流输入变更为1个的结构。
开关电容电路32A，包括MOS电容321、322和323、以及对MOS电容321～323的每一个与端子T1和T2的每一个的连接方式进行切换的开关部324A。开关部324A包括：按照控制时钟1对MOS电容321和端子T1有无连接进行切换的开关SW11；按照控制时钟 1对MOS电容321和端子T2有无连接进行切换的开关SW12；按照控制时钟2对MOS电容322和端子T1有无连接进行切换的开关SW21；按照控制时钟 2对MOS电容322和端子T2有无连接进行切换的开关SW22；按照控制时钟3对MOS电容323和端子T1有无连接进行切换的开关SW31；按照控制时钟 3对MOS电容323和端子T2有无连接进行切换的开关SW32。
对开关电容电路32A中MOS电容321～323的任意两个切换连接对象时，剩余一个保持连接在MOS电容33不变。例如，控制时钟1、 1、2以及 2的每一个的极性反转时，控制时钟 3的逻辑电平保持为“H”(参照图14)。即，切换MOS电容321和322的连接对象时，MOS电容323，继续处于并联连接在MOS电容33的状态。因而，对MOS电容323充放电的电荷不被复位，保证开关电容电路32A的正常工作。
以上，根据本实施方式，环路滤波器不使用电阻元件和电压缓冲电路而全部由MOS电容构成，因此，谋求噪音的减小和功耗的降低，同时缩小电路规模。另外，通过将充电电流Ip设置得比较小，从而缩小充电泵电路20的电路规模。结果，大幅度减小作为整个PLL的电路规模。
也可以代替开关电容电路32A，设置由4相以上的时钟控制的开关电容电路。此时，只要控制这些MOS电容的连接方式，使得维持该开关电容电路中任意一个MOS电容和MOS电容33的连接同时切换该开关电容电路中其他MOS电容的连接对象即可。
另外，在图1和图12各自所示的PLL中，代替电压控制振荡器40而设置作为输出时钟生成电路的电压控制延迟电路(VCD)，省略分频器50而将该电压控制延迟电路输出的输出时钟CKout直接反馈到相位比较器10，从而构成延迟锁定环路(DLL)。
工业上可利用性
本发明的开关电容滤波器，既具有与现有的滤波器同等的滤波器特性，又缩小了电路规模，因此，作为具有多个PLL的微处理器中的该PLL的环路滤波器是有用的，另外，作为电路规模有限的半导体集成电路例如不易安装过大的电容元件的IC卡等的PLL的环路滤波器也是有用的。

Claims (12)

1.一种输入电流信号输出电压信号的开关电容滤波器，其特征在于，包括：
第1电容元件，设置在上述电流信号的输入端和基准电压之间；
开关电容电路，设置在上述输入端和上述第1电容元件之间；以及
第2电容元件，与上述第1电容元件和上述开关电容电路并联设置。
2.根据权利要求1所述的开关电容滤波器，其特征在于：
上述开关电容电路包括：
第1端子和第2端子；
第3电容元件和第4电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及
开关部，对上述第3电容元件和第4电容元件各自的另一端与上述第1端子和第2端子的每一个的连接状态进行切换，
上述开关部，在将上述第3电容元件的另一端连接在上述第1端子时，将上述第4电容元件的另一端连接在上述第2端子，在将上述第3电容元件的另一端连接在上述第2端子时，将上述第4电容元件的另一端连接在上述第1端子，
上述第2电容元件的静电电容，比上述第3电容元件和第4电容元件的每一个的静电电容都大。
3.根据权利要求2所述的开关电容滤波器，其特征在于：
上述第1电容元件至第4电容元件均是MOS电容。
4.根据权利要求1所述的开关电容滤波器，其特征在于：
上述开关电容电路包括：
第1端子，设置在上述第1电容元件一侧；
第2端子，设置在上述输入端一侧；
至少三个的多个电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及
开关部，对上述多个电容元件各自的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换，
上述开关部，维持上述多个电容元件的任意一个的另一端和上述第2端子的连接，同时将上述多个电容元件的其他两个中的任意一个的另一端连接在上述第1端子时，将另一个元件的另一端连接在上述第2端子。
5.根据权利要求4所述的开关电容滤波器，其特征在于：
上述第1电容元件和第2电容元件以及上述多个电容元件均是MOS电容。
6.一种反馈系统，使基于输入时钟生成的输出时钟反馈，并使该输出时钟具有预定的特性，其特征在于，包括：
充电泵电路，基于上述时钟和所反馈的时钟的相位差，生成充电电流；
环路滤波器，将上述充电电流作为输入；以及
输出时钟生成电路，基于来自上述环路滤波器的输出信号，生成上述输出时钟，
上述环路滤波器包括：
第1电容元件，设置在上述充电电流的输入端和基准电压之间；
开关电容电路，设置在上述输入端和上述第1电容元件之间；以及
第2电容元件，与上述第1电容元件和上述开关电容电路并联设置。
7.根据权利要求6所述的反馈系统，其特征在于：
上述开关电容电路包括：
第1端子和第2端子；
第3电容元件和第4电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及
开关部，对上述第3电容元件和第4电容元件各自的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换，
上述开关部，在将上述第3电容元件的另一端连接在上述第1端子时，将上述第4电容元件的另一端连接在上述第2端子，另一方面，在将上述第3电容元件的另一端连接在上述第2端子时，将上述第4电容元件的另一端连接在上述第1端子，
上述第2电容元件的静电电容，比上述第3电容元件和第4电容元件的每一个的静电电容都大。
8.根据权利要求7所述的反馈系统，其特征在于：
还具有控制时钟生成电路，基于上述输入时钟的下降变化，生成互为反相关系的第1控制时钟和第2控制时钟、以及相当于该第1控制时钟和第2控制时钟各自的反转的第3控制时钟和第4控制时钟，
上述开关部，具有：
基于上述第1控制时钟，对上述第3电容元件的另一端和上述第1端子有无连接进行切换的开关；
基于上述第2控制时钟，对上述第4电容元件的另一端和上述第1端子有无连接进行切换的开关；
基于上述第3控制时钟，对上述第3电容元件的另一端和上述第2端子有无连接进行切换的开关；
基于上述第4控制时钟，对上述第4电容元件的另一端和上述第2端子有无连接进行切换的开关。
9.根据权利要求7所述的反馈系统，其特征在于：
上述第1电容元件至第4电容元件均是MOS电容。
10.根据权利要求6所述的反馈系统，其特征在于：
上述开关电容电路，包括：
第1端子，设置在上述第1电容元件一侧；
第2端子，设置在上述输入端一侧；
至少三个的多个电容元件，一端被供给基准电压，具有实质上相互相同大小的静电电容；以及
开关部，对上述多个电容元件各自的另一端、与上述第1端子和第2端子的每一个的连接状态进行切换，
上述开关部，维持上述多个电容元件的任意一个的另一端和上述第2端子的连接，同时将上述多个电容元件的其他两个中的任意一个的另一端连接在上述第1端子时，将另一个元件的另一端连接在上述第2端子。
11.根据权利要求10所述的反馈系统，其特征在于：
还具有控制时钟生成电路，基于上述输入时钟的下降变化，生成与上述多个电容元件的个数相当的相位互不相同的多个控制时钟、和相当于该多个控制时钟的每一个的反转的多个反转控制时钟，
上述开关部，具有
对应于上述多个电容元件的每一个设置的，基于该电容元件所对应的上述控制时钟，对该电容元件的另一端和上述第1端子有无连接进行切换的多个开关；以及
对应于上述多个电容元件的每一个设置的，基于该电容元件所对应的上述反转控制时钟，对该电容元件的另一端和上述第2端子有无连接进行切换的多个开关。
12.根据权利要求10所述的反馈系统，其特征在于：
上述第1电容元件和第2电容元件以及上述多个电容元件均是MOS电容。
CN2004800425701A 2004-03-26 2004-11-17 开关电容滤波器和反馈系统 Expired - Fee Related CN1943113B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004093254 2004-03-26
JP093254/2004 2004-03-26
PCT/JP2004/017064 WO2005093952A1 (ja) 2004-03-26 2004-11-17 スイッチトキャパシタフィルタ及びフィードバックシステム

Publications (2)

Publication Number Publication Date
CN1943113A true CN1943113A (zh) 2007-04-04
CN1943113B CN1943113B (zh) 2010-09-01

Family

ID=35056529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800425701A Expired - Fee Related CN1943113B (zh) 2004-03-26 2004-11-17 开关电容滤波器和反馈系统

Country Status (5)

Country Link
US (1) US7459964B2 (zh)
EP (1) EP1734655A1 (zh)
JP (1) JP4463807B2 (zh)
CN (1) CN1943113B (zh)
WO (1) WO2005093952A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677233B (zh) * 2008-09-18 2012-08-29 财团法人工业技术研究院 下变频滤波器
CN101764589B (zh) * 2008-12-19 2013-05-15 索尼株式会社 滤波电路和通信设备
CN105814797A (zh) * 2014-08-01 2016-07-27 联发科技股份有限公司 开关电容回路滤波器
CN111124032A (zh) * 2019-12-20 2020-05-08 睿兴科技(南京)有限公司 抑制噪声干扰的滤波电路及微控制系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575816B2 (ja) * 2005-03-23 2010-11-04 株式会社アドバンテスト 基準信号に基づいて信号を発生させる発振装置
JP2006295343A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム
US7629854B2 (en) * 2005-12-01 2009-12-08 Realtek Semiconductor Corp. Switch-capacitor loop filter for phase lock loops
JP2008035451A (ja) * 2006-08-01 2008-02-14 Niigata Seimitsu Kk 周波数シンセサイザおよびこれに用いるループフィルタ
KR100871695B1 (ko) * 2007-01-05 2008-12-05 삼성전자주식회사 샘플 앤드 홀드 차아지 펌핑 방법을 채용한 듀티 사이클보정 회로
US7782127B2 (en) * 2008-01-25 2010-08-24 Broadcom Corporation Multi-mode reconstruction filter
CN101567687A (zh) * 2008-04-21 2009-10-28 扬智科技股份有限公司 信号产生电路
KR20100077271A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 기준전압 발생회로
JP5227258B2 (ja) 2009-05-19 2013-07-03 ザインエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
DE102011089402B4 (de) * 2011-04-28 2015-07-16 Zentrum Mikroelektronik Dresden Ag Anordnung und Verfahren zur Erzeugung einer Ausgangsspannung
JP5964036B2 (ja) * 2011-11-22 2016-08-03 ローム株式会社 角速度検出装置
US9900144B2 (en) 2016-04-08 2018-02-20 Analog Bits Inc. Method and circuits for phase-locked loops
US10236895B1 (en) * 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
US11511012B2 (en) 2018-01-16 2022-11-29 Leviant, Inc. Adaptive multivector illumination delivery system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2460564A1 (fr) * 1979-06-29 1981-01-23 Commissariat Energie Atomique Ensemble de filtrage par commutation
JPS6214761Y2 (zh) * 1980-08-26 1987-04-15
JPS5743630A (en) 1980-08-28 1982-03-11 Yoshinobu Ikeda Device for suction fishing
US4344050A (en) * 1980-09-22 1982-08-10 American Microsystems, Inc. Dual channel digitally switched capacitor filter
FR2590090B1 (fr) * 1985-11-13 1988-02-12 Commissariat Energie Atomique Filtre synchrone a capacites commutees
JPH03163912A (ja) 1989-11-21 1991-07-15 Mitsubishi Electric Corp Ｐｌｌ周波数シンセサイザ回路
US5055803A (en) 1990-12-14 1991-10-08 Motorola, Inc. Parameter tolerant PLL synthesizer
JP3613904B2 (ja) 1996-09-27 2005-01-26 ヤマハ株式会社 音場拡大器
US6420917B1 (en) 1999-10-01 2002-07-16 Ericsson Inc. PLL loop filter with switched-capacitor resistor
TW513860B (en) 2001-09-12 2002-12-11 Via Tech Inc Clock and data recovery circuit and related method
JP4220843B2 (ja) * 2003-06-27 2009-02-04 パナソニック株式会社 低域ろ波回路およびフィードバックシステム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677233B (zh) * 2008-09-18 2012-08-29 财团法人工业技术研究院 下变频滤波器
CN101764589B (zh) * 2008-12-19 2013-05-15 索尼株式会社 滤波电路和通信设备
CN105814797A (zh) * 2014-08-01 2016-07-27 联发科技股份有限公司 开关电容回路滤波器
CN105814797B (zh) * 2014-08-01 2019-03-22 联发科技股份有限公司 开关电容回路滤波器
US10326458B2 (en) 2014-08-01 2019-06-18 Mediatek Inc. Switched-capacitor loop filter
CN111124032A (zh) * 2019-12-20 2020-05-08 睿兴科技(南京)有限公司 抑制噪声干扰的滤波电路及微控制系统
CN111124032B (zh) * 2019-12-20 2021-11-05 睿兴科技(南京)有限公司 抑制噪声干扰的滤波电路及微控制系统

Also Published As

Publication number Publication date
JP4463807B2 (ja) 2010-05-19
EP1734655A1 (en) 2006-12-20
JPWO2005093952A1 (ja) 2007-08-16
US7459964B2 (en) 2008-12-02
WO2005093952A1 (ja) 2005-10-06
US20070205825A1 (en) 2007-09-06
CN1943113B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
CN1943113A (zh) 开关电容滤波器和反馈系统
US7327182B2 (en) Switched capacitor filter and feedback system
CN1298110C (zh) 低通滤波电路、反馈系统及半导体集成电路
US10374511B2 (en) Switched capacitor DC-to-DC converter and power conversion control methods
CN1890881A (zh) △－σ型分数分频pll频率合成器
US9837892B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
CN1213225A (zh) 时钟信号控制方法及其装置
US9502971B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
CN1369138A (zh) 时钟同步装置
CN1819464A (zh) 扩频时钟生成电路及其控制方法
JPH1065530A (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
US10348300B2 (en) Multi-level adiabatic charging methods, devices and systems
US20030164728A1 (en) Capacitor charge sharing charge pump
CN1578152A (zh) 低通滤波电路及反馈系统
CN1190291A (zh) 锁相环电路
Salem et al. 26.4 A 0.4-to-1V 1MHz-to-2GHz switched-capacitor adiabatic clock driver achieving 55.6% clock power reduction
US8188777B2 (en) Charge pump circuit and PLL circuit using the same
CN104956591A (zh) 锁相回路和用于操作该锁相回路的方法
CN1650522A (zh) 具有全电压摆动运行的低功率动态逻辑门电路
US7772897B2 (en) Switched-capacitor charge pump device for generation of output direct-current voltage with wide amplitude range
US9882571B2 (en) Semiconductor integrated circuit
CN1595793A (zh) 可减低时钟馈通效应的切换式电容电路与相关方法
CN214101352U (zh) 无参考时钟的时钟电路和芯片
Xiao et al. Triple boundary multiphase with predictive interleaving technique for switched capacitor dc-dc converter regulation
US20230072847A1 (en) Hybrid multi-level inverter and charge pump

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20171117

CF01 Termination of patent right due to non-payment of annual fee