CN1976232A - 在锁相回路中调整阻尼系数的装置与方法 - Google Patents

在锁相回路中调整阻尼系数的装置与方法 Download PDF

Info

Publication number
CN1976232A
CN1976232A CNA2006101688669A CN200610168866A CN1976232A CN 1976232 A CN1976232 A CN 1976232A CN A2006101688669 A CNA2006101688669 A CN A2006101688669A CN 200610168866 A CN200610168866 A CN 200610168866A CN 1976232 A CN1976232 A CN 1976232A
Authority
CN
China
Prior art keywords
mentioned
signal
order
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101688669A
Other languages
English (en)
Other versions
CN1976232B (zh
Inventor
默·S·阿赞姆
詹姆斯·R·隆伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1976232A publication Critical patent/CN1976232A/zh
Application granted granted Critical
Publication of CN1976232B publication Critical patent/CN1976232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种适用于锁相回路电路的阻尼系数变动机制，包括偏压控制器、增益控制电路以及振荡器电路。锁相回路电路用以接收输入时钟信号以及提供输出时钟的频率。偏压控制器具有用以接收回路控制信号的输入端，以及用以提供一偏压信号的输出端。增益控制电路具有用以接收一偏压信号的一偏压输入端、用以接收增益控制值的增益控制输入端，以及用以提供控制信号的输出端。振荡器电路，具有用以接收控制信号的输入端，以及用以提供输出时钟信号的输出端。

Description

在锁相回路中调整阻尼系数的装置与方法
技术领域
本发明涉及一种锁相回路(phase-lock loop，以下简称PLL)电路，特别是涉及一种适用于PLL电路的阻尼系数变动机制(damping coefficient variationmechanism)。
背景技术
电子装置通常藉由锁相回路(phase-lock loop，以下简称PLL)电路来同步至少一时钟信号，以控制装置各种不同的操作。由于执行集成电路内的操作比执行集成电路间的操作更加快速，因此在集成电路中，常使用PLL电路来产生内部时钟信号，其中内部时钟信号的频率为外部时钟频率的倍数。在许多应用中，内部时钟信号来自外部参考时钟，外部参考时钟提供至集成电路以及系统中的其它组件，以同步系统间的操作。例如，在计算机系统中，利用一为300MHz的总线时钟即可取得一频率增为十倍且操作于3GHz的内部微处理器核心的时钟信号。另外，倍频N是决定总线时钟频率(或外部时钟)与核心时钟频率(或内部时钟)之间的比例。虽然在一些静态系统中，倍频N为固定的，但在一些动态系统中，却可根据不同的目的调整倍频，例如，改变集成电路或电子电路的操作模式(例如，切换于不同的电力模式之间，例如待命、省电或休眠模式等)。
本领域的技术人员均了解传统PLL的频率响应与倍频N的平方呈反比并且与振荡增益KV的平方呈正比。适用于PLL电路的阻尼系数
Figure A20061016886600071
的正比关系如下：
Figure A20061016886600072
其中N为倍频，IC为增压电流强度，KV为振荡增益，R与C分别为PLL的RC回路滤波器组件的电阻与电容。一般来说，适用于PLL的回路滤波器包括一组RC滤波器，其时间常数根据PLL的特性而设定，其中PLL电路的特性包括使增加锁存速度以及减少抖动量。在一些实施例中，常利用电容值较小的电容并联至已串联的RC组件以变更正比关系(1)。在PLL电路中回路滤波器产生提供至可变振荡电路的回路控制信号，以分开或同时控制内部时钟信号的相位和频率。在某特殊的设定下，常利用回路滤波器所产生的回路电压，调整供应至设置于电流控制振荡器(current controlled oscillator，ICO)中的振荡器单元的电流量。如此一来，较大的电流量会造成较快的内部时钟；而较小的电流量会造成较慢的内部时钟。
本领域的技术人员均了解，为了增加频谱纯度(spectral purity)，相对的，PLL的阻尼系数 必须维持常数。理想的阻尼系数值约为0.707。
然而在集成电路工艺进步的带动下，装置的信道长度已可缩至100奈米(nanometer)以下，所以可支持倍频范围为1～30或是既定参考频率的数倍的PLL电路也变得相当普遍，而在电路操作期间，随时调整倍频来改变操作模式也变得相当容易。虽然，藉由不断地调整倍频，可使传统PLL的阻尼系数的范围介于欠阻尼(underdamping)与过阻尼(overdamping)之间而达到期望的操作范围，但仍无法令传统PLL具有提供理想的频谱纯度的能力。
本领域的技术人员均了解，所有电路的内部逻辑必须设计为可操作于最差的状况，而且集成电路(特别是管线(pipeline)装置，例如微处理器)内的时钟信号的频谱纯度会直接影响其操作速度。因此，改善现行PLL电路的频谱纯度已为当务之急。虽然对于具有固定参考时钟频率以及固定倍频N的应用系统来说，可以将PLL设定为达到可接受的频谱品质。然而，由于当N改变时传统PLL电路会造成不期望的抖动量，使得频谱的品质明显的下降，因此传统PLL电路并不适合动态地调整比例为N的应用系统，或是随时分开地或同时地改变参考频率及倍频。且更值得注意的是，当PLL具有因为改变阻尼系数
Figure A20061016886600082
所产生的抖动量时，就必须将运算电路设计为可操作于最差的状况的下。例如，当操作于2GHz的时钟频率时，PLL中百分之一的抖动量会使既定时钟周期内可执行的工作量降低。
据上所述，当操作速度增加时，通过解决频谱品质变动的问题，方可增加执行的效率与工作量。因此，改善使用于现行电路(包括集成电路等)的PLL电路的频谱品质已势在必行。
发明内容
有鉴于此，本发明提供一种适用于锁相回路电路的阻尼系数变动机制，包括偏压控制器、增益控制电路以及振荡器电路。锁相回路电路用以接收输入时钟信号以及倍频而产生输出时钟，其中输出时钟的频率是输入时钟的频率与倍频的乘积。偏压控制器具有用以接收回路控制信号的输入端，以及用以提供至少一偏压信号的输出端。增益控制电路具有用以接收至少一偏压信号的至少一偏压输入端、用以接收增益控制值的增益控制输入端，以及用以提供控制信号的输出端。振荡器电路，具有用以接收控制信号的输入端，以及用以提供输出时钟信号的输出端。增益控制电路产生控制信号，以根据回路控制信号调整输出时钟信号的频率，其中回路控制信号的增益取决于增益控制值。
根据本发明一实施例，振荡器电路包括至少一电流控制振荡器单元，每个电流控制振荡器单元具有用以接收电流控制信号的输入端。根据本发明另一实施例，增益控制值包括多个至少一致能信号，且增益控制电路包括多个电流源。每个电流源根据至少一偏压信号调整供应至电流控制振荡器的输入端的电流电平，且每个电流源通过对应的多个致能信号之一而选择性的被致能。根据本发明一实施例，于致能时，每个多个电流源提供等效电流电平，其中每个连续的多个电流源于致能时所提供的电流量为先前电流源的两倍电流电平。
偏压控制器具有分别用以提供第一、第二偏压信号的第一、第二输出端。电流源可以通过P信道装置阵列实现，以形成具有多个脚的装置，其中装置的多个脚串联设置于电压源与振荡器电路的输入端之间。在此实施例中，每个电流源包括用以接收第一偏压信号的第一栅极、用以接收第二偏压信号的第二栅极，以及用以接收对应的致能信号的第三栅极。在本发明实施例中，每个电流源的P信道装置具有相同的信道宽度。再者，P信道装置的尺寸是通过二进制加权方法而横跨分散于连续的电流源的一若干者。增益控制电路还包括标称电流源，用以提供标称电流电平至电流控制振荡器的输入端，其中标称电流电平通过偏压信号而调整。
再者，本发明提供一种可调整振荡器，适用于动态控制根据本发明实施例所述的锁相回路电路的阻尼系数，包括振荡器电路、增益控制电路以及阻尼控制器。锁相回路电路提供一回路控制信号而产生具有一频率的一第三时钟信号，其中频率为一倍频与第二时钟信号的乘积，其中回路控制信号用以表示一第一时钟信号与一第二时钟信号之间的一误差，PLL电路提供代表第一时钟信号与第二时钟信号之间的误差而产生第三时钟信号，其中第三时钟信号的频率为倍频与第二时钟信号的乘积。振荡器电路具有控制输入端以及用以提供第三时钟信号的输出端。增益控制电路具有用以接收回路控制信号的第一输入端，用以接收增益控制值的第二输入端，以及用以提供控制信号至振荡器电路的控制输入端的输出端。增益控制电路根据回路控制信号而改变控制信号，其中回路控制信号的增益取决于增益控制值。阻尼控制器具有用以接收倍频的输入端，以及用以提供增益控制值的输出端，其中阻尼控制器根据倍频的改变而调整增益。
振荡器电路可以为电流控制振荡器电路，电流控制振荡器电路具有电流控制输入端以及用以提供第三时钟信号的输出端。增益控制电路可包括偏压控制器以及电流产生器。偏压控制器，具有用以接收回路控制信号的输入端，以及用以提供至少一偏压信号的输出端。电流产生器，具有用以接收至少一偏压信号的至少一偏压输入端，用以接收增益控制值的增益控制输入端，以及用以提供电流控制信号的输出端。电流产生器可通过P信道装置阵列而实现。
再者，本发明提供具有可动态控制阻尼系数的锁相回路电路，包括检测器、升压电路、滤波器电路、增益控制振荡器电路、分频器以及阻尼控制器。检测器用以将第一时钟信号与第二时钟信号执行比较而产生误差信号。升压电路具有用以接收误差信号的输入端，以及用以提供脉冲信号的输出端。滤波器电路耦接至升压电路，用以将脉冲信号转换为回路控制信号。增益控制振荡器电路，具有用以接收回路控制信号的第一输入端、用以接收增益控制值的第二输入端，以及用以提供第三时钟信号的输出端，其中增益控制振荡器根据回路控制信号而调整第三时钟信号的频率，且回路控制信号的增益取决于增益控制值。分频器，具有用以接收第三时钟信号的第一输入端，用以接收倍频的第二输入端，以及用以提供第二时钟信号的输出端，第二时钟信号的频率通过第三时钟信号的频率除以倍频而得。阻尼控制器，具有用以接收倍频的输入端，以及用以提供增益控制值的输出端，其中阻尼控制器根据倍频的改变而调整振荡器电路的增益。
增益控制振荡器电路包括偏压控制器、增益控制电路以及电流控制振荡器电路。偏压控制器，具有用以接收回路控制信号的输入端，以及用以提供至少一偏压信号的输出端。增益控制电路具有用以接收偏压信号的至少一偏压输入端，用以接收增益控制值的增益控制输入端，以及用以提供电流控制信号的输出端。电流控制振荡器电路具有用以接收电流控制信号的输入端，以及用以提供第三时钟信号的输出端。增益控制电路产生电流控制信号，以根据回路控制信号的增益调整第三时钟信号的频率，回路控制信号的增益取决于增益控制值。
增益控制值可通过多个增益调整信号而实现。增益控制电路可包括并联设置的多个P通道电流脚，其中每个P通道电流脚通过对应的增益调整信号而选择性的被致能。
再者，本发明提供一种阻尼系数变动方法，用以改变锁相回路的阻尼系数，其中锁相回路用以产生一个作为输入时钟的倍频的输出时钟，包括：产生控制信号，并根据锁相回路的回路控制信号控制振荡器的频率；将倍频转换为增益控制值；以及根据增益控制值控制振荡器的增益。此方法可包括选择启动每个多个电流源，以提供电流至电流控制振荡器。此方法可包括将回路控制信号转换为至少一偏压信号，以对电流源产生偏压。此方法可包括产生用以提供至每个电流源的第一P信道装置的栅极的至少一偏压电压，以及选择启动每个电流源的第二P信道装置。
附图说明
图1显示传统PLL电路的方块图。
图2显示根据本发明实施例所述的PLL电路的方块图。
图3显示根据本发明实施例所述的PLL电路中的回路滤波器、振荡器电路以及阻尼控制器的详细示意图。
图4显示当增益为离散值时，根据CORECLK信号的频率与VLP信号之间的关系所绘制的模拟关系图。
图5显示根据本发明实施例所述的最佳化PLL电路的阻尼系数的方法流程图。
图6显示根据本发明实施例所述的阻尼系数变动装置的详细示意图与方块图，阻尼系数变动装置可应用于增益控制振荡器电路。
图7显示根据本发明实施例所述的实施与编程阻尼系数变动机制的方法流程图。
图8显示于使用阻尼系数变动机制时，提供于一般情况下将回路控制信号转换为第三时钟信号的详细流程图。
附图符号说明
100、200～PLL电路                101～相位频率检测器
103～升压电路                    105～路滤波器
107～振荡器电路                  109～除法器电路
111～常数V/I转换器               205～变量振荡器电路
207～阻尼控制器电路              301、VPD～节点
400～模拟关系图                  401、407～增益曲线
403、405、409～操作点            601～偏压控制器
603～阵列                        KV～增益
R～电阻                          C～电容
UP/DN～上/下误差信号             GC～增益控制信号
IC～电流脉冲信号                 LC～回路控制信号
I～电流                          N～倍频
VLP～回路控制电压                FSTR～信号
GND～接地点                      VDD～电压源
108、305～电流控制振荡器
201～增益控制振荡器电路
203、303～变数V/I转换器
605～电流控制振荡器单元
BUSCLK、REFCLK～时钟信号
CORECLK～核心时钟信号
PA、PB、P0.1、P0.2、P0.3、PM.1、PM.2、PM.3～P信道装置
具体实施方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。
实施例：
以下将介绍根据本发明所述的较佳实施例。必须说明的是，本发明提供了许多可应用的发明概念，所披露的特定实施例仅是说明实现以及使用本发明的特定方式，不可用以限制本发明的范围。
图1显示一实用的PLL电路100的方块图。第一时钟信号BUSCLK提供至相位频率检测器101的第一输入端，相位频率检测器101的第二输入端接收第二时钟信号REFCLK。相位频率检测器101将BUSCLK与REFCLK信号之间的频率、相位或是频率及相位执行比较而产生代表频率、相位或是相位及频率差的正负误差信号UP/DN。升压电路103于输入端接收误差信号UP/DN，并于输出端产生供应至回路滤波器105的电流脉冲信号IC。虽然IC电流派冲的振幅通常是静态的，IC信号的正负号(正脉冲或负脉冲)通常代表REFCLK向BUSCLK对齐的方向，且IC电流脉冲的持续时间(duration)通常代表使BUSCLK与REFCLK时钟信号互相对齐所需要的校正量。回路滤波器105将IC信号转换为回路控制信号LC，回路控制信号LC提供至设置于振荡器电路107中的常数V/I转换器111的控制输入端。常数V/I转换器111用以将回路控制信号LC转换为电流信号I，以作为电流控制振荡器108的输入。常数V/I转换器111根据常数比例关系对回路控制信号LC执行转换。振荡器电路107产生核心时钟信号CORECLK，以提供至除法器电路109的一个输入端。除法器电路109的第二输入端用以接收频率或倍频N，并且将CORECLK信号转换为REFCLK信号而提供至相位/频率检测器101。倍频N决定BUSCLK与CORECLK之间的频率关系。除法器电路109将CORECLK的频率除N以取得REFCLK的频率，并将REFCLK提供至相位频率检测器101，以封闭循环。通过此方法，PLL电路100用以将BUSCLK的频率乘N，以取得CORECLK的频率，并且使CORECLK与BUSCLK同步。
PLL电路100可用于集成电路等，其中BUSCLK信号与乘数N于芯片外所接收，而CORECL信号于芯片内所使用。然而，本发明的设定除了可用于集成电路之外，通常可应用于任何电子装置所使用的PLL电路。此外，PLL电路100的回路滤波器105用以过滤IC信号并且产生回路控制信号LC，在传统回授操作中，回路控制信号LC用以控制CORECLK信号的频率。LC信号可以为电流信号或电压信号的形式，本领域的技术人员均了解，振荡器电路107可以为电流或电压控制振荡器。只要BUSCLK信号与倍频N为静态且不被改变，PLL电路100的频谱品质相当稳定。然而，对于BUSCLK的频率或是倍频N的值可动态改变的应用程序来说，由于降低的电流信号I会随着回路控制信号LC的改变而呈正比的增加将使得PLL电路100产生不期望的抖动量，因此PLL电路100的频谱品质下降至难以接受。参照正比关系(1)，振荡器电路107的增益KV通常为固定的，所以改变N将会使阻尼系数
Figure A20061016886600141
受到改变，因而产生抖动量，并降低PLL电路100的频谱品质。
图2显示根据本发明实施例所述的PLL电路200的方块图。PLL电路100与200包括许多相似的组件，因此在PLL电路200延用PLL电路100的参考标号。值得注意的是，PLL电路200中所包括的相位/频率检测器101、升压电路103、回路滤波器105以及除法电路109的操作方法大体与PLL电路100相同。除法电路109将CORECLK除N，以提供REFCLK至相位/频率检测器101，相位/频率检测器101产生UP/DN误差信号并将UP/DN误差信号提供至升压电路103，升压电路103产生IC信号至回路滤波器105，以产生回路控制信号LC。PLL电路100的振荡器电路107被增益控制振荡器电路201所取代，增益控制振荡器电路201接收回路控制信号LC并产生CORECLK信号。振荡器电路201包括变量V/I转换器203，具有用以接收LC信号的第一输入端以及用以提供频率控制信号I的输出端。变量振荡器电路205接收频率控制信号I并于输出端产生CORECLK信号。在PLL电路200加入阻尼控制器电路207，阻尼控制器电路207根据所接收的倍频N产生增益控制信号GC至变量V/I转换器203的另一输入端。根据本发明实施例，变量振荡器电路205为一电流控制振荡器(current controlled oscillator，ICO)205。在其它实施例中，变量振荡器电路205亦可以为电压控制振荡器取代(未图示)。
除了振荡器电路201的增益由GC信号所控制或调整之外，振荡器电路201与振荡器电路107的操作方法大体相同。增益KV定义为CORECLK信号在频率(F)上的改变(ΔF)作为在LC信号的改变(ΔLC)的函数，可以表示为KV＝ΔF/ΔLC。例如，当频率的单位为GHz且LC信号(电压信号)的单位为伏特(V)时，增益KV的单位为Hz/V。对于既定的倍频N的值来说(例如N1)，阻尼控制器207设定对应的GC信号的值(例如GC1)，将会使变量V/I转换器电路203操作于对应的增益KV(例如KV1)。因此，变量V/I转换器电路203是将LC信号转换为用以控制CORECLK信号的频率控制信号I，CORECLK信号由对应增益为KV1的变量振荡器电路205所产生。对GC1来说，增益KV1决定了控制回路中LC与CORECLK之间的关系。
当乘数N改变为N2时，阻尼控制器207将GC信号改变为GC2，使得振荡器电路201操作于增益KV2。为了最佳化PLL电路200的频谱品质，因此阻尼控制器207、变量V/I转换器电路203以及ICO 205被设定为可降低阻尼系数
Figure A20061016886600151
的改变。如定义于正比关系(1)，阻尼系数
Figure A20061016886600152
为KV/N的平方根的函数，使得N与振荡器电路201的增益KV通过相同的系数(例如N)而改变。通过相同的方法，改变N所造成的影响可以有效的被抵消或是通过KV的改变而有所补偿，因此便可以降低阻尼系数 的改变。例如，当N从10改变为20时，增益KV也会被加倍，因此根据正比关系(1)可使阻尼系数维持不变。由于当倍频N的值被改变时振荡器增益也会跟着改变，因此，阻尼系数的改变会减少，因而改善PLL电路200的频谱品质(相较于PLL电路100的频谱品质)。
图3显示根据本发明实施例所述的PLL电路200中的回路滤波器105、振荡器电路201以及阻尼控制器207的详细示意图。IC信号为通过节点301而提供至串联设置于节点301与接地点(GND)之间的电阻R与电容C的电流脉冲。节点301形成用以提供至振荡器电路201的回路控制电压VLP。在此实施例中，VLP信号作为回路控制信号LC。VLP信号供应至设置于振荡器电路201中的变量电压至电流(V/I)转换器303，振荡器电路201用以将VLP信号转换为以电流型式存在的频率控制信号I，频率控制信号I供应至电流控制振荡器(ICO)的输入端。在此实施例中，阻尼控制器207接收倍频N并产生或译码出对应于频率选通总线上的信号FSTR，以将信号FSTR提供至V/I转换器303的增益控制输入端。在此实施例中，FSTR总线作为增益控制信号GC。在此实施例中，FSTR总线包括多个数字信号，用以控制或调整多个离散增益值之间的增益，每个离散增益值对应于倍频N的离散值。为了稳定PLL的阻尼系数 (为N的函数)，FSTR总线的信号增加/减少V/I转换器303输出至ICO 305中振荡单元的电流I。因此，阻尼控制器207通过FSTR总线来增加/减少V/I转换器303所输出的电流I而控制增益，以于倍频N的值改变时，维持PLL电路200的阻尼系数。参照适用于阻尼系数
Figure A20061016886600155
的正比关系(1)，N为提供至阻尼控制器207的倍频，IC为通过节点301提供至回路滤波器105的电流，R与C分别为回路滤波器105的电阻与电容值，且KV为振荡器电路201的增益，KV定义为每次VLP信号的电压改变时CORECLK信号的频率的改变量，亦可表示为KV＝ΔF/ΔVLP。如上所述，当一电容与已串接的RC滤波器并联设置时，正比关系(1)会因而被改变，然而，由于阻尼系数的改变通过相同的方法被减少，因此仍不脱离本发明的精神。
图4显示当增益KV的值为离散的1至n(即KV1～KVn)时，根据CORECLK信号(以GHz为单位)与VLP信号(以伏特为单位)之间的关系所绘制的模拟关系图400，当回路滤波器的电压操作范围介于025～0.75伏特之间时，PLL电路200的频率操作范围介于400MHz～4GHz之间。离散的增益KV的值取决于提供至ICO 305的电流I所对应的离散值。由于振荡器电路107的增益并不是倍频N的函数，而传统PLL仅具有KVn:KV1中的一种增益曲线。因此，特定KV的斜率即为使用于正比关系(1)的增益KV，用以决定适用于所有N值的PLL电路100的阻尼系数
Figure A20061016886600161
当适用于传统PLL电路100的倍频N改变时，由于KV、R以及C为固定的，因此正比关系(1)的阻尼系数
Figure A20061016886600162
也会随之改变。相比于PLL电路100，在本发明实施例所述的PLL电路200中，当倍频N改变时可通过总线FSTR增加/减少提供至设置于ICO305中的振荡器单元的电流I而使阻尼系数 的值维持常数。改变电流I将会改变振荡器的增益KV，以补偿倍频N的改变所造成的影响，因而使阻尼系数
Figure A20061016886600164
的值维持常数。
参照图4，假设PLL电路100的振荡器电路107的增益曲线为401(即KV8)，且PLL电路100操作于点403，其中当VLP电压约为0.5伏特时，CORECLK信号对应的频率约为2.08GHz。在此实施例中，假设VLP电压为适用于PLL电路100的回路控制信号LC。当改变N值而将CORECLK的频率调整为2.75时，PLL电路100必须沿着401而调整至操作点405，使得VLP电压约为0.92伏特。参照PLL电路100，当N增加时，将会使除法器电路109所产生的REFCLK的频率降低，并且使相位/频率检测器101所产生的UP/DN误差信号被设定，而使REFCLK的频率再次增加至与BUSCLK的频率相同。升压电路103与回路滤波器105通过将VLP增加至0.92伏特，直到CORECLK的频率调整为2.75GHz。整体PLL电路100的控制回路必须达到新的频率。值得注意的是，在此程序期间，由于阻尼系数
Figure A20061016886600165
为1/N的平方根的函数，因此阻尼系数 会下降。如此一来会造成明显的抖动量、阻尼系数的改变以及使频谱纯度降低，并使用传统PLL电路100的电路的反应时间会变长且可执行的工作量会减少。
相比之下，假设PLL电路200的振荡器电路201包括所有的增益曲线(即KVn:KV1)，且PLL电路200的操作初始于增益曲线401的操作点403，其中当VLP电压为0.5伏特时，CORECLK的频率约为2.08GHz。同样的，假设VLP电压为适用于PLL电路200的回路控制信号LC。希望选择一条可维持VLP的平均电平的增益曲线，使得当倍频N改变时，VLP可维持常数。在此实施例中，当N值改变而将CORECLK的频率调整为2.75GHz时，阻尼控制器207调整增益控制信号GC(例如FSTR的新值)，以将振荡器电路201的增益调整为新的增益曲线407(即所示的增益KVn)，以将VLP的平均值维持于约0.5伏特。因此，PLL电路200沿着增益曲线407调整至新的操作点409。参照PLL电路200，当N增加时可能会使除法器电路109所产生的REFCLK的频率降低。然而，改变GC值将会使变量V/I转换器电路203调整电流I，以使阻尼系数维持于当ICO 205使CORECLK的相位与新的频率2.75GHz对齐后的值相同(如同N改变前的值)。根据图3的实施例，阻尼控制器207调整FSTR的值，以使变量V/I转换器303设定新的来源电流I的值。因此，由于改变N所造成的影响受到改变增益KV的补偿，使得阻尼系数
Figure A20061016886600171
维持常数。如此一来，抖动量会明显的下降，且稳定的阻尼系数可提升PLL电路的频谱纯度。因此反应时间降低将使集成电路或电子装置中所执行的工作量增加。
图5显示根据本发明实施例所述的最佳化PLL电路的阻尼系数的方法流程图。在步骤501中，对第一与第二时钟信号的频率与相位执行比较而产生对应的误差信号。在上述许多实施例中，第一信号为总线时钟或是外部时钟等，第二时钟为来自PLL的控制回路的分频器的回授或参考时钟，且误差时钟为上升/下降信号。在步骤503中将误差信号转换为充电信号。PLL电路通常通过升压电路将误差信号转换为充电信号。在步骤505中，充电信号会被过滤为回路控制信号。回路控制信号可以为任何的形式，例如本领域的技术人员均知道的电流信号或电压信号。根据本发明一实施例，例如，充电信号为供应至电阻-电容滤波器的电流信号，本领域的技术人员均知道电阻-电容滤波器用以产生回路控制电压。在步骤507中，倍频N会被转换为增益控制值，用以缩小随着倍频的改变所造成的PLL信号的阻尼系数的改变。在步骤509中，回路控制信号会被转换为第三时钟信号，第三时钟信号的增益取决于增益控制值。回路控制信号与第三时钟信号之间的转换由变量振荡器电路所执行，例如电流控制振荡器或电压控制振荡器。在步骤511中，第三时钟信号的频率除以倍频N而产生第二时钟信号，且操作回到步骤501与507。
如图所示，步骤507的功能可以与步骤501-505的功能同时执行，然其并非为必要的。在集成电路的实施例中，例如，当检测器对输入总线时钟与参考时钟的频率/相位执行比较的同时，系数逻辑将外部倍频转换为增益控制值。倍频与增益控制值之间根据变量振荡器电路的特性与设定以及回路控制信号的范围与设定执行转换。回路控制信号代表来自检测器的误差信号与第三时钟信号的频率之间的转换，第三时钟信号受到控制，以缩小误差。振荡器的增益控制第三时钟信号随着回路控制信号的改变所产生的频率改变。根据本发明一实施例，选取回路控制信号的平均值，且阻尼控制器通过调整增益控制值而使适用于各种倍频值的回路控制信号维持于相同的电平。增益控制值可根据实验而决定并且储存于阻尼控制器中。阻尼控制器可通过任何方法而实现，例如查找表(lookup table)等。
图6显示根据本发明实施例所述的阻尼系数变动装置600的详细示意图与方块图，阻尼系数变动装置600可应用于增益控制振荡器电路201。装置600包括偏压控制器601，用以接收作为回路滤波器电压信号VLP的回路控制信号，并且产生两个电压偏压信号VCL与VCH。必须了解的是，回路控制信号LC可以为任何的格式，且电压VLP仅为本发明的一实施例。根据本发明实施例，VCL与VCH偏压信号用以对由多个P信道装置排列而成的一阵列装置603产生偏压，以共同形成适用于ICO单元605的增益控制电路。值得注意的是，VCL信号分配至M+2个P信道装置PB、P0.3:PM.3的栅极，且VCH信号分配至设置于阵列装置603中的M+2个P信道装置PA、P0.2:PM.2的栅极，其中M为大于零的整数。
每个装置PA、P0.2:PM.2的漏极耦接至对应的装置PB、P0.3:PM.3的源极，使得装置PA、P0.2:PM.2分别有效率的与装置PB、P0.3:PM.3串接。装置PB、P0.3:PMN.3的漏极共同耦接至节点VPD，节点VPD耦接至至少一电流控制振荡器(ICO)单元605的输入端，以共同实现ICO 305并且产生输出CORECLK信号。PA的源极耦接至供应电压，例如VDD。在阵列装置603中提供另一组M+1个P信道装置P0.1:PM.1，其中P0.1的漏极耦接至P0.2的源极等等，以至PM.1的漏极耦接至PM.2的源极。每个P信道装置P0.1:PM.1的源极耦接至VDD。FSTR总线包括M+1个信号FSTR0:FSTRM，其中FSTR0信号提供至P0.1的栅极等等，以至FSTRM信号提供至PM.1的栅极。电流信号I从P信道装置通过节点VPD而提供至ICO单元605。
阵列装置603可视为由P通道接脚PA:PB以及Px.1:Px.3所组成，其中x表示范围0～M之间的索引。每个接脚有效的形成电流源，以通过节点VPD提供部分的电流(假设总电流为I)至ICO单元605。第一接脚PA:PB为永远导通的电流源。剩余的M+1个电流源接脚的第一或上层P信道装置P0.1至PM.1作为致能装置，用以根据对应的FSTR致能信号的状态而分别致能电流源。在图标中，FSTR总线为(M+1)位的总线，包括信号FSTR[M:0]。FSTR[M:0]信号共同形成一数字值，其中每个信号作为每个电流源的致能位。FSTR0位选择致能第二电流源的第一P信道装置P0.1，第二电流源包括P信道装置P0.1:P0.3，FSTR1选择致能第三电流源的第一P信道装置等等，以至最后一个位FSTRM选择致能最后一个电流源的第一P信道装置PM.1，最后一个电流源包括P信道装置PM.1:PM.3。在此实施例中，每个FSTR位被设定为高电位或是逻辑1，以将对应的电流源关闭；并且被设定为低电位或是逻辑0，以将电流源致能。电压偏压信号VCL与VCH调整P信道装置PA:PB以及每个电流源接脚的下层P信道装置Px.2:Px.3的活化电平。根据本发明实施例，当VLP电压越高，越多电流源接脚的P信道装置Px.2:Px.3会被导通，以取得更多启动的电流源接脚的电流。由于启动的电流源接脚的数量决定振荡器增益，因此阵列装置603作为振荡器的增益控制电路。
电压偏压信号VCL与VCH直接决定来自阵列装置603并通过节点VPD而供应至ICO单元605的电流量，阵列装置603作为适用于既定FSTR总线的回路滤波器电压信号VLP的值的函数。一般来说，PLL 100仅包括相似于P信道装置PA与PB的装置，P信道装置PA与PB是由VLP所控制，以提供具有既定增益的电流。然而，在装置600中，当通过FSTR总线驱动时，偏压信号VCL与VCH的影响是由与装置P0.2:PM.2串接的装置P0.1:PM.1所控制。根据由阻尼控制器207所决定的FSTR[M:0]信号的状态，将从P0.1:PM.1中所选取的至少一装置导通，因而启动对应的P通道接脚，使得所选取的额外的电流量通过ICO单元605来增加振荡器201的增益KV。如上所述，根据倍频N而选取每个FSTR[M:0]信号的状态以提供振荡器增益KV，增益KV用以将振荡器201的阻尼系数 维持常数(或是将随着倍频N的改变所造成的阻尼系数的改变缩小)。
在此实施例中，P信道装置PA、PB、P0.1:PM.1、P0.2:PM.2、P0.3:PM.3接具有相同的通道宽度，因此导通阵列装置603中特定的电流源接脚Px.1:Px.3将会引起额外的电流供应至ICO单元605，此额外的电流相当于通过信道装置PA:PB所供应的电流。因此，导通一电流源接脚将会使电流加倍，而导通四个电流源接脚将会使电流增加四倍。根据本发明一实施例所述的M值为3。此外，阵列装置603中每个相继的电流源接脚(包括P信道装置)的信道宽度为先前所提到的电流源接脚的通道宽度的两倍，因而提供用以改变电流的二进制加权方法。因此，装置P2.1:P2.3的信道宽度为装置P1.1:P1.3的通道宽度的两倍(即两倍的电流源)，装置P1.1:P1.3的信道宽度为装置P0.1:P0.3的通道宽度的两倍等等。因此，FSTR[M:0]提供2M+1层电流至ICO单元605。根据本发明一实施例所述的M为5，因此提供32层电流来控制振荡器201的阻尼系数。根据本发明另一实施例，通过使用P信道装置的平行电流源接脚(而不是将相继的电流源接脚的通道宽度加倍)系可有效的将电流容量加倍。
装置PA与PB通过节点VPD提供电流来致能ICO单元605，以使ICO单元605操作于选定频率范围内。在一般PLL的设计中，装置PA与PB必须具有足够的增益才能达到适用于所有倍频N的频率范围。在这样的设计中，由于对应于每个N值的增益为固定的，因此对于横跨频率范围的每个N值来说，振荡器的阻尼系数 会产生明显的变化，使得PLL具有较差的频谱纯度。参照图4，例如，在传统设计种仅允许一条增益曲线，因此必须选取可使所有倍频N的值皆达到整体频率范围的一条曲线(例如KVn或更大)。相比之下，在本发明实施例中，装置PA与PB的尺寸仅需要于最小N值(或较小N值)时提供最小增益给至少一较低倍频值，其中被选取的增益用以对准适当的VLP信号的值(例如0.5伏特)。参照图4，例如，本发明致能多个增益曲线，使得装置PA与PB被设定为可达到适用于较低倍频N的值的增益曲线(例如KV1)。
根据本发明一实施例所述的ICO单元605用以接收来自阵列装置603的电流，P信道装置由FSTRM0与VLP信号所控制。根据本发明另一实施例，阵列装置可被设定为N信道装置，其中ICO单元605耦接至VDD且由N信道装置排列而成的阵列装置(未图标)耦接于ICO单元605与接地点之间。因此，偏压控制器601会被更改，以提供适当的电压电平至VCH与VCL偏压信号。根据本发明另一实施例，在电压控制振荡器(VCO)单元(未图标)中的阵列装置被设定为用以提供不同的电压电平来控制振荡器增益与频率。
图7显示根据本发明实施例所述的实施与编程阻尼系数变动装置600的方法流程图。在步骤701中，通过所选取的阵列装置设定实现或建立PLL，例如，制造可整合PLL与阻尼系数变动装置600的集成电路。所选取的阵列装置603的设定包括阵列装置603中P信道装置的类型与相对尺寸(包括宽度)。例如，不论每个接脚的P信道装置的宽度皆相同或通过二进制加权方法分散于相继的地电流源接脚之间，阵列装置603的设定皆已决定。在步骤703中，根据所选取的集成电路或电子装置的BUSCLK的频率绘制对应于每个FSTR值的增益曲线。在步骤705中，根据倍频N的每个期望值选择对应的FSTR值。选取FSTR值用以取得PLL中的VLP值(例如0.5伏特)。在步骤707中，编程装置中的阻尼控制器207，以提供倍频N的每个期望值所对应的FSTR值。根据本发明一实施例，例如，阻尼控制器207包括查找表等，其中倍频N作为用以存取对应FSTR值的索引值，FSTR值通过FSTR总线而设定。
图8显示于使用阻尼系数变动装置600时，提供适用于一般情况的额外步骤509的详细流程图。倍频N于步骤507转换为增益控制值。在步骤801中产生控制信号，以根据LC信号来控制振荡器的频率。对使用阻尼系数变动装置600的特定实施例来说，包括将VLP信号转换为至少一偏压信号(例如VCL、VCH)，以提供偏压电流源至ICO单元605。根据本发明实施例，电流源以串接的P信道装置实现(参照图6)。在步骤803中，振荡器的增益根据增益控制值而调整。对使用阻尼系数变动装置600的特定实施例来说，包括选择启动具有增益控制值的分散信号的电流源，例如图6中的FSTR[M:0]信号。
为了简化本发明的实施例，假设升压电流IC以及回路滤波器105的R与C组件皆为定值。值得注意的是，虽然本发明所述的实施例较为简单，然而在本发明其它实施例中亦可动态的调整IC、R、C以及KV的值，以维持稳定的阻尼系数
Figure A20061016886600211
在本发明一实施例中模拟n个振荡器增益曲线KVn:KV1，KV为期望操作频率范围内FSTR总线的值的函数，并且为期望回路滤波器电压范围的函数。在此实施例中，将阻尼控制器207设定为用以产生对应于每个N值的离散FSTR值，使得振荡器电路201根据增益KV产生相对的阻尼系数
Figure A20061016886600212
的常数值。根据本发明一实施例选择FSTR的值，使得阻尼系数
Figure A20061016886600221
约维持于0.707，然而在本发明其它实施例中，阻尼系数
Figure A20061016886600222
约维持于除了0.707之外的常数值。如上所述，根据本发明实施例所述的回路滤波器电压选择回路滤波器电压VLP的平均值(例如0.5伏特)作为FSTR的值。
综上所述，使用本发明实施例所述的阻尼系数变动机制的PLL电路，，可控制或降低PLL电路中不期望的抖动量。另外，由于降低阻尼系数的改变可增加提供至内部核心时钟信号的频谱纯度，因此可增加管线装置中管线级之间所执行的工作量。
本发明虽以较佳实施例披露如上，然其并非用以限定本发明的范围。例如，由多个P信道装置排列而成的阵列装置603可以耦接于ICO单元605与接地点之间的N信道装置取代。本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
本申请所对应的美国申请案要求了于2004年12月8日提交的美国临时申请第60/634,252号的优先权。
本申请所对应的美国申请案与以下待决美国专利申请有关，其在同一天提交、具有共同受让人以及至少一个共同发明人。
  序列号   提交日期   发明名称
  11/297511   12/08/2004       SYSTEM   AND METHOD  FOROPTIMIZING PHASE LOCKED LOOPDAMPING COEFFICIENT
  11/297510   12/08/2004   PHASE LOCKED LOOP DAMPINGCOEFFICIENT    CORRECTIONMECHANISM

Claims (21)

1.一种阻尼系数变动装置，适用于一锁相回路电路，上述锁相回路电路用以接收一输入时钟信号以及一倍频而产生具有一频率的一输出时钟，上述频率为上述倍频与上述输入时钟的频率的乘积，上述阻尼系数变动装置包括：
一偏压控制器，具有一输入端，用以接收一回路控制信号，以及一输出端，用以提供一偏压信号；
一增益控制电路，耦接至上述偏压控制器，具有一偏压输入端，用以接收上述偏压信号，一增益控制输入端，用以接收一增益控制值，以及一输出端，用以提供一控制信号；以及
一振荡器电路，具有一输入端，用以接收上述控制信号，以及一输出端，用以提供上述输出时钟信号；
其中，根据由上述增益控制值所决定的一增益，上述增益控制电路在上述回路控制信号的作用下产生上述控制信号，以调整上述输出时钟信号的频率。
2.如权利要求1所述的阻尼系数变动装置，其中上述振荡器电路包括一电流控制振荡器单元，且上述电流控制振荡器单元具有一输入端，用以接收一电流控制信号。
3.如权利要求2所述的阻尼系数变动装置，其中：
上述增益控制值包括多个致能信号；以及
其中上述增益控制电路包括多个电流源，且供应至属于上述电流控制振荡器单元的上述输入端的每个电流电平，取决于上述偏压信号的状态，以及藉由属于所述致能信号的一个选择性地致能属于所述电流源对应的一个。
4.如权利要求3所述的阻尼系数变动装置，其中属于上述多个电流源的每个电流源是于致能时提供一等效电流电平。
5.如权利要求3所述的阻尼系数变动装置，其中属于上述多个电流源的每个相继的电流源于致能时所提供的电流电平为先前电流源所提供的电流电平的两倍。
6.如权利要求3所述的阻尼系数变动装置，其中：
上述偏压控制器具有一第一输出端，用以提供一第一偏压信号，以及一第二输出端，用以提供一第二偏压信号；以及
其中属于上述多个电流源的每个电流源包括多个P信道装置，且其中所述P信道装置以串接方式耦接于一电压源与上述振荡器电路的上述输入端之间并包括一第一栅极，用以接收上述第一偏压信号，一第二栅极，用以接收上述第二偏压信号，以及一第三栅极，用以接收属于上述多个致能信号对应的一个。
7.如权利要求6所述的阻尼系数变动装置，其中上述多个P信道装置皆具有在实际认知下理当视为相同的通道宽度。
8.如权利要求6所述的阻尼系数变动装置，其中上述多个P信道装置的尺寸通过二进制加权方法实现以分散于属于上述多个电流源的相继的电流源。
9.如权利要求3所述的阻尼系数变动装置，其中上述增益控制电路还包括一标称电流源，用以提供一标称电流电平至上述电流控制振荡器的上述输入端，且可藉由上述偏压信号的状态调整上述标称电流电平。
10.一种可调整振荡器，适用于动态控制一锁相回路电路的一阻尼系数，上述锁相回路电路提供用以表示一第一时钟信号与一第二时钟信号的一误差的一回路控制信号而产生具有一频率的一第三时钟信号，上述频率为一倍频与上述第二时钟信号的乘积，上述可调整振荡器包括：
一振荡器电路，具有一控制输入端以及用以提供上述第三时钟信号的一输出端；
一增益控制电路，具有一第一输入端，用以接收上述回路控制信号，一第二输入端，用以接收一增益控制值，以及一输出端，用以提供一频率控制信号至上述振荡器电路的上述控制输入端；以及
一阻尼控制器，具有一输入端，用以接收上述倍频，以及一输出端，用以提供上述增益控制值，其中上述阻尼控制器根据上述倍频的改变而调整上述回路控制信号的增益；
其中，根据由上述增益控制值所决定的一增益，上述增益控制电路在上述回路控制信号的作用下改变上述频率控制信号。
11.如权利要求10所述的可调整振荡器，其中：
上述振荡器电路包括一电流控制振荡器电路，具有一电流控制输入端以及用以提供上述第三时钟信号的一输出端；以及
其中上述增益控制电路包括：
一偏压控制器，具有一输入端，用以接收上述回路控制信号，以及一输出端，用以提供一偏压信号；以及
一电流产生器，具有一偏压输入端，用以接收上述一偏压信号，一增益控制输入端，用以接收上述增益控制值，以及一输出端，用以提供上述电流控制信号。
12.如权利要求11所述的可调整振荡器，其中上述电流产生器包括由多个P信道装置排列而成的一阵列装置，而所述P信道装置具有并连设置的多个P通道接脚，且当藉由上述增益调整信号的状态致能所对应的P信道装置时，每个P通道脚根据上述偏压信号提供电流。
13.如权利要求12所述的可调整振荡器，其中上述阵列装置包括多个相同尺寸的P信道装置。
14.如权利要求12所述的可调整振荡器，其中上述阵列装置包括多个相继的P信道装置，且所述相继的P信道装置所具有的信道宽度大于上述阵列装置的多个相同尺寸的P信道装置。
15.一种锁相回路电路，具有一可动态控制的阻尼系数，包括：
一检测器，用以将一第一时钟信号与一第二时钟信号执行比较而产生一误差信号；
一升压电路，具有一输入端，用以接收上述误差信号，以及一输出端，用以提供一脉冲信号；
一滤波器电路，耦接至上述升压电路，用以将上述脉冲信号转换为一回路控制信号；
一增益控制振荡器电路，具有一第一输入端，用以接收上述回路控制信号，一第二输入端，用以接收一增益控制值，以及一输出端，用以提供一第三时钟信号，其中根据由上述增益控制值所决定的一增益，上述增益控制振荡器在上述回路控制信号的作用下调整上述第三时钟信号的频率；
一分频器，具有一第一输入端，用以接收上述第三时钟信号，一第二输入端，用以接收一倍频，以及一输出端，用以提供上述第二时钟信号，上述第二时钟信号的频率通过上述第三时钟信号的频率除以上述倍频而得；以及
一阻尼控制器，具有一输入端，用以接收上述倍频，以及一输出端，用以提供上述增益控制值，其中上述阻尼控制器根据上述倍频的改变而调整上述增益控制振荡器电路的增益。
16.如权利要求15所述的锁相回路电路，其中上述增益控制振荡器电路包括：
一偏压控制器，具有一输入端，用以接收上述回路控制信号，以及一输出端，用以提供一偏压信号；
一增益控制电路，具有一偏压输入端，用以接收上述一偏压信号，一增益控制输入端，用以接收上述增益控制值，以及一输出端，用以提供一电流控制信号；以及
一电流控制振荡器电路，具有一输入端，用以接收上述电流控制信号，以及一输出端，用以提供上述第三时钟信号；
其中根据由上述增益控制值所决定的一增益，上述增益控制电路在上述回路控制信号的作用下调整上述电流控制信号以校正上述第三时钟信号的频率。
17.如权利要求16所述的锁相回路电路，其中上述增益控制值包括多个增益调整信号，且其中上述增益控制电路包括并联设置的多个P通道电流接脚，且藉由属于上述多个增益调整信号对应的一个，每个P通道电流接脚被选择性的致能。
18.一种阻尼系数变动方法，用以改变一锁相回路的一阻尼系数，上述锁相回路用以产生一输出时钟，作为一输入时钟的倍频，包括：
产生一频率控制信号，用以根据上述锁相回路的一回路控制信号控制一振荡器的频率；
将上述倍频转换为一增益控制值；以及
根据上述增益控制值控制上述振荡器的增益。
19.如权利要求18所述的阻尼系数变动方法，其中控制上述振荡器的增益包括选择性启动属于多个电流源的每个电流源，以提供电流至一电流控制振荡器。
20.如权利要求19所述的阻尼系数变动方法，其中产生上述控制信号的步骤更包括将上述回路控制信号转换为一偏压信号，以对上述电流源产生偏压。
21.如权利要求19所述的阻尼系数变动方法，其中属于上述电流源的每个电流源包括由多个P信道装置串接而成的一堆栈装置，且其中产生上述控制信号的步骤还包括产生一偏压电压以提供至属于上述电流源的每个电流源的一第一P信道装置的栅极，以及其中选择性启动属于上述电流源的每个电流源的步骤更包括选择性启动属于上述电流源的每个电流源的一第二P信道装置。
CN2006101688669A 2005-12-08 2006-12-08 在锁相回路中调整阻尼系数的装置与方法 Active CN1976232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/297,622 US20060119443A1 (en) 2004-12-08 2005-12-08 Damping coefficient variation mechanism in a phase locked loop
US11/297,622 2005-12-08

Publications (2)

Publication Number Publication Date
CN1976232A true CN1976232A (zh) 2007-06-06
CN1976232B CN1976232B (zh) 2011-04-13

Family

ID=36089222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101688669A Active CN1976232B (zh) 2005-12-08 2006-12-08 在锁相回路中调整阻尼系数的装置与方法

Country Status (4)

Country Link
US (1) US20060119443A1 (zh)
EP (1) EP1796270A1 (zh)
CN (1) CN1976232B (zh)
TW (1) TWI344762B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064687A (zh) * 2009-11-13 2011-05-18 旺宏电子股份有限公司 在一集成电路中产生一升压电压的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334725B2 (en) * 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US8619938B2 (en) * 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
US8526559B2 (en) * 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching
US8451971B2 (en) * 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
US9195558B2 (en) 2013-05-25 2015-11-24 International Business Machines Corporation Piloting in service delivery
US10200048B2 (en) * 2016-11-08 2019-02-05 Texas Instruments Incorporated Phase-locked loop (PLL) circuit
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10860318B2 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
GB2183947B (en) * 1985-12-06 1990-07-25 Plessey Co Plc Frequency synthesiser
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
US6466100B2 (en) * 2001-01-08 2002-10-15 International Business Machines Corporation Linear voltage controlled oscillator transconductor with gain compensation
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6683502B1 (en) * 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
US6882237B2 (en) * 2003-04-30 2005-04-19 Zarlink Semiconductor Inc. Capture range control mechanism for voltage controlled oscillators
US6882230B2 (en) * 2003-06-26 2005-04-19 International Business Machines Corporation System and method for control parameter re-centering in a controlled phase lock loop system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064687A (zh) * 2009-11-13 2011-05-18 旺宏电子股份有限公司 在一集成电路中产生一升压电压的方法
CN102064687B (zh) * 2009-11-13 2013-04-17 旺宏电子股份有限公司 在一集成电路中产生一升压电压的方法

Also Published As

Publication number Publication date
EP1796270A1 (en) 2007-06-13
TW200723703A (en) 2007-06-16
TWI344762B (en) 2011-07-01
US20060119443A1 (en) 2006-06-08
CN1976232B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
CN1976232A (zh) 在锁相回路中调整阻尼系数的装置与方法
CN1171131C (zh) 半导体集成电路装置
CN1249551C (zh) 时钟生成装置
CN1487669A (zh) 内部修正占空比的延时锁定环电路及其占空比修正方法
CN1945974A (zh) 半导体装置、扩频时钟发生器及其方法
CN1178613A (zh) 带清除pll的直接数字合成器驱动pll频率合成器
CN101030781A (zh) 具有降低的频率误差的西格马－德尔塔n分锁相环
CN1277490A (zh) 延迟电路、时钟生成电路及相位同步电路
CN1608342A (zh) 级联的延迟锁定环路
CN1819464A (zh) 扩频时钟生成电路及其控制方法
CN1767055A (zh) 延迟锁定回路及其锁定方法
CN1318901A (zh) 频率综合器
CN1677838A (zh) 带有噪音减少电路的振荡电路
CN1172446C (zh) 频率合成器和振荡频率控制方法
CN1653693A (zh) 频率转换器及其使用方法
CN1205577A (zh) 具有两个反馈环路的时钟倍增器
CN1617452A (zh) Pll时钟信号生成电路
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1905372A (zh) 自动频率控制环路
CN1881805A (zh) 锁相回路的阻尼系数修正装置和方法
CN1866746B (zh) 优化锁相环阻尼系数的系统和方法
CN1711685A (zh) 锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法
CN1960186A (zh) 非整数分频频率合成器及其相关方法
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN1852508A (zh) 一种调整传输器件接口传输速率的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant