CN102064687A

CN102064687A - 在一集成电路中产生一升压电压的方法

Info

Publication number: CN102064687A
Application number: CN 201010546097
Authority: CN
Inventors: 洪俊雄; 余传英
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2009-11-13
Filing date: 2010-11-10
Publication date: 2011-05-18
Anticipated expiration: 2030-11-10
Also published as: CN102064687B

Abstract

本发明公开一种在一集成电路中产生一升压电压的方法，包含自该集成电路外接收一外部时钟信号，根据一个或多个调变比例改变所接收的外部时钟信号的一频率，因此提供一个或多个个别的调变外部时钟信号。此外部时钟信号或是调变外部时钟信号之一然后被选取作为一升压时钟信号。使用升压时钟信号以对一第一电容器进行充电而产生该升压电压。

Description

在一集成电路中产生一升压电压的方法

技术领域

本发明是关于升压电路，包括使用于集成电路中的升压电路。

背景技术

集成电路，有时亦被称为微芯片或是半导体装置，已被广泛使用而且可以在今日所使用的几乎所有电子设备的中发现。集成电路的封装型态可以有许多态样，但皆会包含一接触点，在此处简单称为“接脚”，其可以允许介于集成电路内部的电路与内部的电路之间的电性沟通。一个典型的集成电路会包含一个用来接收外部供应电压V_DD的接脚，此供应电压V_DD的大小是预设的且通常会在操作时保持一个定值。

某些集成电路组态为至少在某些应用中使用超过供应电压V_DD的电压阶级。举例而言，某些作为存储装置的集成电路会在进行读取及/或写入操作时使用一个超过供应电压V_DD的电压。如此的集成电路通常会含有一个电荷升压器。电荷升压器是一个可以提供超过供应电压V_DD的电路。

举例而言，请参阅图1显示一传统集成电路100中的电压升压电路的方块示意图。此集成电路100包含一升压电路102及一时钟信号电路104以接收由外部提供至此集成电路100中的供应电压V_DD。此时钟信号电路104会产生互补的时钟信号CLK1和CLK2，且提供时钟信号CLK1和CLK2至升压电路102。此升压电路102接收供应电压V_DD及时钟信号CLK1和CLK2，且产生一升压电压V_PUMP其具有超过供应电压V_DD的电压阶级。此升压电压V_PUMP然后可以提供给集成电路100中的其它电路(未示)。

在某些情况下，此集成电路100可以是一种被使用在不同电子系统中的集成电路型态。举例而言，此集成电路100可以是一种电子存储装置。时钟信号CLK1和CLK2的频率会影响此集成电路100的表现及功耗。这些效应会进而影响了与此集成电路搭配的电子系统的表现及功耗。因为时钟信号CLK1和CLK2的特定频率是取决于时钟信号电路104的组态，时钟信号CLK1和CLK2的频率是在集成电路100设计及制造时就被决定与设定。因此，此集成电路100在某些系统中或许并不完美。因此，需要提供一种替代方案以增加此集成电路的弹性进而允许在许多不同的操作环境中能够达到良好的表现。

此外，在集成电路100中包含一例如是时钟信号电路104的外部时钟产生器会具有额外的缺点。举例而言，此外部时钟电路会占据芯片中的大面积及具有相对大的峰值电流。

发明内容

因此，本发明的目的是提供一种替代方案以增加集成电路的弹性以允许在不同操作环境中的良好性能的在一集成电路中产生一升压电压的方法。

为达成所述目的，本发明提出一种在一集成电路中产生一升压电压的方法，该方法包含：一种在一集成电路中产生一升压电压的方法，包含：自该集成电路外接收一外部时钟信号；改变所接收的外部时钟信号的一频率，因此提供一第一调变外部时钟信号；决定是否使用该第一调变外部时钟信号作为一第一升压时钟信号；使用该第一升压时钟信号对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。

其中，该改变所接收的外部时钟信号的该频率的步骤包括根据一预定的调变比例来调变该外部时钟信号。

其中，该决定是否使用该第一调变外部时钟信号作为该第一升压时钟信号的步骤包括自多个信号中选取，其中该多个信号包含该第一调变外部时钟信号。

其还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一与第二升压时钟信号是互补的信号。

本发明还提供一种在一集成电路中产生一升压电压的方法，包含：自该集成电路外接收一外部时钟信号；改变所接收的外部时钟信号的一频率，因此提供一第一调变外部时钟信号；自多个信号中选取一第一升压时钟信号，其中该多个信号包含该第一调变外部时钟信号；使用该第一升压时钟信号对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。

其还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一升压时钟信号与第二升压时钟信号是互补的信号。

其还包含根据一读取操作是否即将被执行而决定是否致能对该第一电容器进行充电。

本发明还提供一种在一集成电路中产生一升压电压的方法，包含：自该集成电路外接收一外部时钟信号；改变所接收的外部时钟信号的一频率以提供一第一调变外部时钟信号，其具有一第一选取频率；改变所接收的外部时钟信号的该频率以提供一第二调变外部时钟信号，其具有一第二选取频率；自多个信号中选取一第一升压时钟信号，其中该多个信号包含该第一调变外部时钟信号与该第二调变外部时钟信号；使用该第一升压时钟信号对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。

其中，该改变所接收的外部时钟信号的该频率以提供该第一调变外部时钟信号的步骤包括根据一第一预定的调变比例来调变该外部时钟信号。

本发明的有益效果：本发明的方案以增加集成电路的弹性，以允许在不同操作环境中的良好性能。

附图说明

图1显示一传统集成电路100中的电压升压电路的方块示意图。

图2显示根据本发明一实施例的集成电路的方块示意图。

图3显示根据本发明一实施例的调变电路的方块示意图，其可以适用于图2所示的集成电路中。

图4显示根据本发明一实施例的时钟调变器的方块示意图，其可以适用于图3所示的集成电路中。

图5显示根据本发明一替代实施例的时钟调变器的方块示意图，其可以适用于图3所示的集成电路中。

图6显示根据本发明一实施例的时钟缓存器的方块示意图，其可以适用于图3所示的集成电路中。

图7显示根据本发明一实施例的升压电路的方块示意图，其可以适用于图2所示的集成电路中。

图8显示根据本发明一实施例的升压方法的流程图。

【主要元件符号说明】

100、200：集成电路

102、202：升压电路

104：时钟信号电路

204：调变电路

206：时钟调变器

208：时钟缓存器

210、210’：分频器

212、212’：多工器

214、222、224、226、228：反向器

220：与非门NAND

241～250：晶体管

251～258：电容器

261～266：反向器

具体实施方式

本发明是由申请专利范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：请参阅图2显示根据本发明一实施例的集成电路200的方块示意图，此集成电路200包含一调变电路204及一升压电路202。

此调变电路204可以组态为接收由外部信号源提供至此集成电路200中的系统时钟信号SCK。此调变电路204也可以组态为将此系统时钟信号SCK选择性地调变并输出作为时钟信号CLK和CLKB。

此升压电路202可以组态为接收时钟信号CLK和CLKB及供应电压V_DD。此升压电路202也可以组态为使用时钟信号CLK和CLKB及供应电压V_DD以产生一升压电压V_PUMP。此升压电路202也可以组态为升压电压V_PUMP具有超过供应电压V_DD的电压阶级。此供应电压V_DD可以由如图中所示的外部电压源提供至此集成电路200中，或是由集成电路200中的内部电压源所提供。

图3显示根据本发明一实施例的调变电路204的方块示意图，此调变电路204包含一时钟调变器206及一时钟缓存器208。

此时钟调变器206可以组态为接收由外部信号源提供至此集成电路200中的系统时钟信号SCK。此时钟调变器206也可以组态为接收一第一控制信号CTL1及一选择器信号OPTION。此时钟调变器206也可以组态为将系统时钟信号SCK根据选择器信号OPTION调变至多个调变比例，且然后输出作为调变时钟信号CLK0。此时钟调变器206也可以组态为根据第一控制信号CTL1来致能或失能。

时钟缓存器208可以组态为接收调变时钟信号CLK0及一第二控制信号CTL2。此时钟缓存器208也可以组态为输出第一与第二升压时钟信号CLK及CLKB。此时钟缓存器208也可以组态为根据第二控制信号CTL2来致能或失能。此时钟缓存器208也可以组态为第一升压时钟信号CLK大致与调变时钟信号CLK0相同，而第二升压时钟信号CLKB大致与调变时钟信号CLK0的反相相同。换句话说，第一与第二升压时钟信号CLK及CLKB可以是互补的时钟信号，如此第一升压时钟信号CLK与第二升压时钟信号CLKB具有180度的相位差。在某些实施例中，第一升压时钟信号CLK与第二升压时钟信号CLKB的相位差可以不是180度。

在某些实施例中，此时钟缓存器208可以组态为仅输出单一升压时钟信号CLK，其具有与调变时钟信号CLK0大致相同的频率。在某些实施例中，此时钟缓存器208可以组态为输出超过两个以上的升压时钟信号。在某些如此的实施例中，一个或以上的升压时钟信号可以具有与调变时钟信号CLK0大致相同的频率，且两个或以上的升压时钟信号彼此可以具有相位差。此时钟缓存器208可以组态为根据此调变电路204的组态提供一个或以上的升压时钟信号。

图4显示根据本发明一实施例的时钟调变器206的方块示意图，此时钟调变器206可以包含一时钟分频器210及一多工器212。

时钟分频器210可以组态为接收系统时钟信号SCK及第一控制信号CTL1。此时钟分频器210也可以组态为根据多个调变比例R1、R2和R3来调变系统时钟信号SCK的频率。此时钟分频器210也可以组态为根据调变比例R1来输出第一调变时钟信号SCK_R1，根据调变比例R2来输出第二调变时钟信号SCK_R2及根据调变比例R3来输出第三调变时钟信号SCK_R3。此时钟分频器210也可以组态为根据第一控制信号CTL1来致能或失能。

此时钟分频器210也可以组态为根据多个调变比例R1、R2和R3来调变系统时钟信号SCK，这些调变比例是根据所提供的最适操作及/或其它设计考虑来选取。举例而言，在某些实施例中，调变比例可以是R1＝1/2、R2＝1/4和R3＝1/8。在如此的实施例中，第一调变时钟信号SCK_R1的频率是系统时钟信号SCK频率的1/2、第二调变时钟信号SCK_R2的频率是系统时钟信号SCK频率的R2＝1/4和第三调变时钟信号SCK_R3的频率是系统时钟信号SCK频率的1/8。或者是，调变比例可以是任何理想比例1/x，其中x可以是大于零或小于零。举例而言，在某些实施例中，一个或以上的调变比例可以大于1，如此系统时钟信号SCK频率会增加而不是被除频。举例而言，在某些如此的实施例中，调变比例可以是R1＝1/2、R2＝2和R3＝4。

虽然此处所显示及描述的时钟分频器210可以组态为根据三个调变比例来调变系统时钟信号SCK的频率，但是替代实施例中时钟分频器210可以组态为根据一个、两个或是超过三个调变比例来调变系统时钟信号SCK的频率，且输出调变后的时钟信号。

多工器212可以组态为接收调变后的时钟信号SCK_R1、SCK_R2及SCK_R3与系统时钟信号SCK分别作为输入信号IN1、IN2、IN3和IN4。此多工器212也可以组态为接收选择器信号OPTION。此多工器212可以组态为根据选择器信号OPTION来输出输入信号IN1、IN2、IN3和IN4的一作为输出调变时钟信号CLK0。

在某些实施例中，此多工器212可以组态为根据选择器信号OPTION的电压阶级来选取输入信号IN1、IN2、IN3和IN4之一。在某些实施例中，选择器信号OPTION可以包括经由一个或多个资料线提供的一个或多个数据位，且此多工器212可以组态为根据由提供作为选择器信号OPTION的数据来选取输入信号IN1、IN2、IN3和IN4之一。

在某些实施例中，选择器信号OPTION可以根据一个或多个金属选项、多晶硅熔丝选项及/或可程序熔丝选项的状态来决定。于一集成电路200的设计阶段时，设计者可以根据仿真模型来选取时钟频率。举例而言，所选取的时钟频率可以与系统时钟信号SCK相同或是为预期系统时钟信号频率SCK的比例R1＝1/x。然而，一旦集成电路200被实际制造，此集成电路200的表现及/或是系统时钟信号频率SCK可能不是如根据仿真模型所预期的一般。因此，设计者必须保留对应于其它可用的调变比例(例如调变比例R1、R2及/或R3)的选项。此集成电路200可以因此由程序化微调选择器信号OPTION对应至一预期的输入信号IN1、IN2、IN3或IN4之一。

图5显示根据本发明一时钟调变器206替代实施例的时钟调变器206’的方块示意图，此时钟调变器206’可以使用于集成电路200是一存储装置的实施例中，举例而言，一快闪存储装置。此时钟调变器206’可以包含一作为时钟分频器210替代实施例的时钟分频器210’及一作为多工器212替代实施例的多工器212’。

此时钟分频器210’可以组态为接收电源启动重置信号POR其作为如同第一控制信号CTL1的一个范例。此电源启动重置信号POR是指示集成电路200是在重置状态的一个信号，在此时是不需要系统时钟信号。此时钟分频器210’可以组态为根据电源启动重置信号POR的值来致能或失能，如此时钟分频器可以由电源启动重置信号POR在重置状态时失能。此时钟分频器210’的其它方面则可以与时钟分频器210相同。此例示中的时钟分频器210’可以组态为根据信号调变比例R1来调变系统时钟信号SCK的频率，及因此输出调变后的时钟信号作为调变后的时钟信号SCK_R1。然而，替代实施例中的时钟分频器210’可以组态为根据多个信号调变比例来调变系统时钟信号SCK的频率，及因此如同之前描述的一般输出与时钟分频器210’相关的调变后的时钟信号。

此多工器212’可以组态为根据的前描述的多工器212。多工器212与多工器212’两者主要的差别在于多工器212’可以组态为仅接收两个输入信号因为时钟分频器210’仅输出一个调变后的时钟信号SCK_R1。因此，此多工器212’可以组态为根据时钟分频器210’的组态而输入一选定数目的信号。

此时钟调变器206’可以组态为包含一反向器214如此作为重置状态指示的一个信号可以被反向以适应此时钟分频器210’的逻辑设计。因此，反向器214是选用的且可以根据集成电路200和时钟分频器210’的逻辑设计被包括。

图6显示根据本发明一实施例的时钟缓存器208的方块示意图，此时钟缓存器208包括一与非门NAND 220及第一至第四反向器222、224、226和228。

此时钟缓存器208可以组态为接收调变后的时钟信号SCK0。此时钟缓存器208可以组态为接收一读取致能信号EN_READ及一芯片选取信号CSB。此读取致能信号EN_READ及芯片选取信号CSB是作为控制信号的范例，显示图3中通称为第二控制信号CTL2。此时钟缓存器208可以组态为输出调变后的时钟信号SCK0做为第一升压时钟信号CLK，且输出反向调变时钟信号SCK0B做为第二升压时钟信号CLKB。此时钟缓存器208也可以组态为当控制信号EN_READ及号CSB致能时仅输出第一升压时钟信号CLK及第二升压时钟信号CLKB。

此时钟缓存器208可以在集成电路200是一快闪存储装置的实施例中组态为根据读取致能信号EN_READ及一芯片选取信号CSB的值来致能或失能。举例而言，集成电路200可以是一快闪存储装置，其组态成当芯片选取信号CSB＝0及读取致能信号EN_READ＝V_DD时是指示升压电路202希望进行一读取操作。因此，当升压电路202被启动，此芯片选取信号CSB＝0所以反向器222提供一个高准位信号至与非门NAND 220且读取致能信号EN_READ＝V_DD而提供另一个高准位信号至与非门NAND 220。当与非门NAND220接收到这两个高准位信号，与非门NAND 220输出会送出反向调变时钟信号220。

对于其它型态的集成电路可以使用其它的替代控制信号及时钟缓存器208在集成电路200是一快闪存储装置的其它替代实施例中。在某些实施例中，对不需要将时钟缓存器208控制致能或失能时，也可以省略与非门NAND 220。

反向器224和226是代表性的时钟缓存器其可以为了提供适当的时钟延迟而包含在时钟缓存器208中，其可以根据特定电路设计而改变。

反向器228允许时钟缓存器208输出互补的时钟信号。于反向器228之前，信号相对于调变后的时钟信号SCK0被反向。此反向信号自时钟缓存器208输出做为第二升压时钟信号CLKB。此反向器228将此信号反向成为大致与调变后的时钟信号SCK0相同且此信号自时钟缓存器208输出做为第一升压时钟信号CLK。

图7显示根据本发明一实施例的升压电路202的方块示意图，此升压电路202为两阶段两相升压器，其包括第一至第十晶体管241～250、第一至第八电容器251～258及第一至第六反向器261～266。

升压电路202可以组态为在两阶段中的每一阶段接收供应电压VDD及第一与第二升压时钟信号CLK及CLKB。此升压电路202可以包含N型三井晶体管作为第一至第十晶体管241～250。最好是使用三井晶体管是因为它们较低的临界电压Vt。替代地，升压电路202可以包含其它型态的晶体管，包括P型晶体管作为第一至第十晶体管241～250中的一个或多个。

第一阶段包括第一至第五晶体管241～245。第一晶体管241是二极管式连接介于供应电压V_DD与第一节点N11之间。在替代实施例中，第一晶体管241的栅极可以连接至由一致能信号所驱动以允许升压电路202的第一阶段的致能或失能。第二晶体管242是二极管式连接介于第一节点N11与第二节点N12之间。第三晶体管243是二极管式连接介于第二节点N12与第三节点N13之间。第四晶体管244是二极管式连接介于第三节点N13与第四节点N14之间。第五晶体管245是二极管式连接介于第四节点N14与输出节点N15之间。

第二阶段包括第六至第十晶体管246～250。第六晶体管246是二极管式连接介于供应电压V_DD与第六节点N21之间。在替代实施例中，第六晶体管246的栅极可以连接至由一致能信号所驱动以允许升压电路202的第二阶段的致能或失能。第七晶体管247是二极管式连接介于第六节点N21与第七节点N22之间。第八晶体管248是二极管式连接介于第七节点N22与第八节点N23之间。第九晶体管249是二极管式连接介于第八节点N23与第九节点N24之间。第十晶体管250是二极管式连接介于第九节点N24与输出节点N15之间。

输出节点N15与升压电压V_PUMP沟通。

第一至第八电容器251～258是根据第一与第二升压时钟信号CLK及CLKB而进行充电。反向器261～266允许对第一至第八电容器251～258进行充电的预期时序且产生升压电压V_PUMP。第二阶段较第一阶段具有更多的反向器，所以第二阶段较第一阶段具有更长的延迟时间。然而，在替代实施例中，反向器的数目及位置可以被改变，例如对第一至第八电容器251～258进行充电及放电的预期时序来决定。

于操作时，供应电压V_DD被施加且第一至第八电容器251～258是根据具有反相的第一与第二升压时钟信号CLK及CLKB而分别进行充电，所以个别节点的电压被提升。换句话说，第一、第三、第五和第七电容器251、253、255和257是根据第一升压时钟信号CLK而进行充电，所以第一、第三、第六和第八节点N11、N13、N21和N23被提升至一给定电压。必须注意的是，然而，第二阶段中的第五和第七电容器255和257因为有额外的反向器264的缘故会较第一阶段中的第一和第三电容器251和253延迟一段时间后才充电。此外，第二、第四、第六和第八电容器252、254、256和258是根据第二升压时钟信号CLKB而进行充电，所以第二、第四、第六和第八节点N12、N14、N22和N24被提升至一给定电压。必须再次注意的是，然而，第二阶段中的第六和第八电容器256和258因为有额外的反向器266的缘故会较第一阶段中的第二和第四电容器252和254延迟一段时间后才充电。个别节点被提升的电压经过二极管式连接的第一至第五晶体管241～245及经过二极管式连接的第六至第十晶体管246～250传送(除了因为晶体管Vt的压降之外)。因此，输出终端V_PUMP的电压阶级提升至一给定电压，其是由供应电压V_DD与电容器251～258的容量所决定。

在替代实施例中，其它型态的已知升压器或电路可以用来作为升压电路202。举例而言，此处虽显示一个两相升压器，替代实施例可以是用一个四相升压器。

图8显示根据本发明一实施例的升压方法的流程图。此升压方法可以由集成电路200的实施例来执行。首先，在方块300，于集成电路内的电路自集成电路外的一来源接收一时钟信号。之后，在方块302，会做出此外部时钟电路是否是所预期的一决定。举例而言，在集成电路200是一快闪存储装置的替代实施例中，此过程是根据读取模式是否在目前被致能而决定。假如在方块302的结果为“是”的话，此流程继续至方块304；否则，此流程回到方块300。在方块304，一调变比例自多个调变比例中选取。之后，在方块306，根据在方块304所选取的调变比例将所接收的外部时钟信号进行调变，因此提供一调变后的时钟信号。更具体而言，在方块306会根据在方块304所选取的调变比例将所接收的外部时钟信号进行除频、倍频或是保持相同。此外，在方块306可以包括提供一互补的调变后时钟信号，其是此调变时钟信号的反向版本。最后，在方块308，使用在方块306所产生的调变后时钟信号产生一升压电压。

此处所揭露的升压方法的操作原理细节已搭配前述的集成电路200的实施例而详加描述，在此不再赘述。

虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为熟悉此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明于随附申请专利范围及其均等物所界定的范畴之中。

Claims

1.一种在一集成电路中产生一升压电压的方法，包含：

自该集成电路外接收一外部时钟信号；

改变所接收的外部时钟信号的一频率，因此提供一第一调变外部时钟信号；

决定是否使用该第一调变外部时钟信号作为一第一升压时钟信号；

使用该第一升压时钟信号对一第一电容器进行充电；以及

使用该充电后的第一电容器产生该升压电压。

2.如权利要求1所述的方法，其特征在于，该改变所接收的外部时钟信号的该频率的步骤包括根据一预定的调变比例来调变该外部时钟信号。

3.如权利要求1所述的方法，其特征在于，该决定是否使用该第一调变外部时钟信号作为该第一升压时钟信号的步骤包括自多个信号中选取，其中该多个信号包含该第一调变外部时钟信号。

4.如权利要求1所述的方法，其特征在于，还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一与第二升压时钟信号是互补的信号。

5.一种在一集成电路中产生一升压电压的方法，包含：

自该集成电路外接收一外部时钟信号；

自多个信号中选取一第一升压时钟信号，其中该多个信号包含该第一调变外部时钟信号；

使用该第一升压时钟信号对一第一电容器进行充电；以及

使用该充电后的第一电容器产生该升压电压。

6.如权利要求5所述的方法，其特征在于，该改变所接收的外部时钟信号的该频率的步骤包括根据一预定的调变比例来调变该外部时钟信号。

7.如权利要求5所述的方法，其特征在于，还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一升压时钟信号与第二升压时钟信号是互补的信号。

8.如权利要求5所述的方法，其特征在于，还包含根据一读取操作是否即将被执行而决定是否致能对该第一电容器进行充电。

9.一种在一集成电路中产生一升压电压的方法，包含：

自该集成电路外接收一外部时钟信号；

改变所接收的外部时钟信号的一频率以提供一第一调变外部时钟信号，其具有一第一选取频率；

改变所接收的外部时钟信号的该频率以提供一第二调变外部时钟信号，其具有一第二选取频率；

自多个信号中选取一第一升压时钟信号，其中该多个信号包含该第一调变外部时钟信号与该第二调变外部时钟信号；

使用该第一升压时钟信号对一第一电容器进行充电；以及

使用该充电后的第一电容器产生该升压电压。

10.如权利要求9所述的方法，其特征在于，该改变所接收的外部时钟信号的该频率以提供该第一调变外部时钟信号的步骤包括根据一第一预定的调变比例来调变该外部时钟信号。