TWI344762B - Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods - Google Patents

Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods Download PDF

Info

Publication number
TWI344762B
TWI344762B TW095145934A TW95145934A TWI344762B TW I344762 B TWI344762 B TW I344762B TW 095145934 A TW095145934 A TW 095145934A TW 95145934 A TW95145934 A TW 95145934A TW I344762 B TWI344762 B TW I344762B
Authority
TW
Taiwan
Prior art keywords
signal
current
circuit
frequency
gain
Prior art date
Application number
TW095145934A
Other languages
English (en)
Other versions
TW200723703A (en
Inventor
S Azam Mir
R Lundberg James
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW200723703A publication Critical patent/TW200723703A/zh
Application granted granted Critical
Publication of TWI344762B publication Critical patent/TWI344762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1344762 九、發明說明： 本申請所對應的美國申請案要求了於2004年12月8曰提交的美國臨時申請 第60/634,252號的優先權。 本申請所對應的美國申請案與以下待決美國專利申請有關，其在同一天提 交、具有共同受讓人以及至少一個共同發明人。
序列号 提交曰期 發明名稱 11/297511 12/08/2005 SYSTEM AND METHOD FOR OPTIMIZING PHASE LOCKED LOOP DAMPING COEFFICIENT Π/297510 12/08/2005 PHASE LOCKED LOOP DAMPING COEFFICIENT CORRECTION MECHANISM 【發明所屬之技術領域】 本發明係有關於一種鎖相迴路(phase-lock loop,以下 簡稱PLL)電路，特別是有關於一種適用於pll電路之阻尼 係數變動機制（clamping coefficient variation mechanism) 0 【先前技術】 電子裝置通常係藉由鎖相迴路(phase-lock loop，以下 簡稱PLL)電路來同步至少一時脈信號，以控制裝置各種不 同的操作。由於執行積體電路内的操作比執行積體電路間 的操作更加快速，因此在積體電路中，常使用PLL電路來 產生内部時脈信號，其中内部時脈信號之頻率係為外部時 脈頻率的倍數。在許多應用中，内部時脈信號係來自外部 參考時脈，外部參考時脈係提供至積體電路以及系統中的 其他元件’以同步系統間的操作。例如，在電腦系統中，
Client's Docket No.:CNTR2244-TW
TT’s Docket No:0608-A40942TWf doc/MAGGIELIN 6 1344762 利用-為300MHz的匯流排時脈即可取得 且操作於細2之内顧處_核㈣時脈錢:^倍 ，頻N係蚊匯流排時脈頻率（或外部時脈)與核 ’ =部時脈)之間的比例。雖然在一些靜態系統中，： :N為固定的’但在一些動態系統中，卻可根據不同心 的調整倍頻’例如’改變積體電路或電子電路的操作模 (例如，切換於不同的電力模式之間，例如待命、省、: 眠模式等）。 ^电双休
熟習此技藝之人士皆瞭解傳統PLL之頻率響應係與倍 頻N的平方呈反比並且與振篕增益κγ·的平方呈正比。、岗 用於PLf電路之阻尼係數《9的正比關係如下： ^ 其中N為倍頻，IC為增壓電流強度，κν為振盪增益，r 與C分別為PLL之RC迴路濾波器元件的電阻與電容。— 般來說，適用於PLL的迴路濾波器包括一組尺〇'濾波器， 其時間吊數係根據PLL的特性而設定，其中pll電路^特 性包括使增加鎖存速度以及減少抖動量。在一些實施例 中，常利用電容值較小的電容並聯至已串聯之Rc元件以 變更正比關係UJ。在PLL電路中迴路濾波器係產生提供至 可變振盪電路之迴路控制信號，以分開或同時控制内部時 脈信號的相位和頻率。在某特殊的設定下，常利用迴路濾 波器所產生的迴路電壓，調整供應至設置於電流控制振^ 器（current controlled oscillator, ICO)中之振盪器單元的電 流量。如此一來，較大的電流量會造成較快的内部時脈；
Client's Docket No.:CNTR2244-TW
TT’s Docket No:0608-A40942TWf.doc/MAGGIELIN 1344762 . 而較小的電流量會造成較慢的内部時脈。 ， 熟習此技藝之人士皆瞭解，為了增加頻譜純度(spectral purity)，相對的，pll之阻尼係數5必須維持常數。理想的 P且尼係數值約為0.707。 然而在積體電路製程進步的帶動下，裝置的通道長度 &可縮1 奈米（nan_te相下，所以可支援倍頻範圍 為1〜3G或是既定參考頻率之數倍的pLL電路也變得相當 普遍，而在電路操作期間，隨時調整倍頻來改變操作模式 • 也變得相當容易。雖然，藉由不斷地調整倍頻，可使傳統 PLL之阻尼係數的範圍介於欠阻尼（underdamping)與過阻 尼（overdamping)之間而達到期望的操作範圍，但仍無法令 傳統PLL具有提供理想的頻譜純度之能力。 熟習此技藝之人士皆瞭解，所有電路之内部邏輯必須 設計為可操作於最差的狀況，而且積體電路（特別是管線 (pipeline)裝置’例如微處理器）内之時脈信號的頻譜純度會 直接影響其操作速度。因此，改善現行PLL電路的頻譜純 • 度已為當務之急。雖然對於具有固定參考時脈頻率以及固 定倍頻N的應用系統來說，可以將pLL設定為達到可接受 的頻譜品質。然而’由於當N改變時傳統PLL電路會造成 不期望的抖動量，使得頻譜的品質明顯的下降，因此傳統 • PLL電路並不適合動態地調整比例為n的應用系統，或是 隨時分開地或同時地改變參考頻率及倍頻。且更值得注意 的是，當PLL具有因為改變阻尼係數^所產生的抖動量時， 就必須將運算電路設計為可操作於最差的狀況之下。例
Client’s Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 如，當操作於2GHz的時脈頻率時，PLL中百分之一的抖 動量會使既定時脈週期内可執行的工作量降低。 據上所述，當操作速度增加時，透過解決頻譜品質變 動的問題，方可增加執行的效率與工作量。因此，改善使 用於現行電路（包括積體電路等）之PLL電路的頻譜品質已 勢在必行。 【發明内容】 有鑑於此，本發明提供一種適用於鎖相迴路電路之阻 尼係數變動機制，包括偏壓控制器、增益控制電路以及振 盪器電路。鎖相迴路電路係用以接收輸入時脈信號以及倍 頻而產生輸出時脈，其中輸出時脈之頻率是輸入時脈之頻 率與倍頻之乘積。偏壓控制器具有用以接收迴路控制信號 之輸入端，以及用以提供至少一偏壓信號之輸出端。增益 控制電路具有用以接收至少一偏壓信號之至少一偏壓輸入 端、用以接收增益控制值之增益控制輸入端，以及用以提 供控制信號之輸出端。振盪器電路，具有用以接收控制信 號之輸入端，以及用以提供輸出時脈信號之輸出端。增益 控制電路係產生控制信號，以根據迴路控制信號調整輸出 時脈信號之頻率，其中迴路控制信號之增益係取決於增益 控制值。 根據本發明一實施例，振盪器電路包括至少一電流控 制振盪器單元，每個電流控制振盪器單元具有用以接收電 流控制信號之輸入端。根據本發明另一實施例，增益控制 值包括複數至少一致能信號，且增益控制電路包括複數電
Client^ Docket No.:CNTR2244-TW TT's Docket No:0608-A40942TWf.doc/MAGGIELIN ( 1344762 流源。每個電流源係根據至少一偏壓信號調整供應至電流 控制振盪器之輸入端的電流位準，且每個電流源係透過對 應之複數致能信號之一者而選擇性的被致能。根據本發明 一實施例，於致能時，每個複數電流源係提供等效電流位 準，其中每個連續的複數電流源於致能時所提供的電流量 係為先前電流源的兩倍電流位準。 偏壓控制器具有分別用以提供第一、第二偏壓信號之 第一、第二輸出端。電流源可以透過p通道裝置陣列實現， 以形成具有複數腳之裝置，其中裝置的複數腳係串聯設置 於電壓源與振盪器電路的輸入端之間。在此實施例中，每 個電流源包括用以接收第一偏壓信號之第一閘極、用以接 收第二偏壓信號之第二閘極，以及用以接收對應的致能信 號之第三閘極。在本發明實施例中，每個電流源之p通道 裝置具有相同的通道寬度。再者，P通道裝置之尺寸係透 過二進位加權方法而橫跨分散於連續的電流源之一若干 者。增益控制電路更包括標稱電流源，用以提供標稱電流 位準至電流控制振盪器之輸入端，其中標稱電流位準係透 過偏壓信號而調整。 再者，本發明提供一種可調整振盪器，適用於動態控 制根據本發明實施例所述之鎖相迴路電路的阻尼係數，包 括振盪器電路、增益控制電路以及阻尼控制器。鎖相迴路 電路係提供一迴路控制信號而產生具有一頻率之一第三時 脈信號，其中頻率係為一倍頻與第二時脈信號之乘積，其 中迴路控制信號係用以表示一第一時脈信號與一第二時脈
Client's Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELrN 10 1344762 2號之間的-誤差’ PLL電路係提供代表第-時脈信號與 第一時脈信號之間誤差的而產生第三時脈信號，其中第三 時脈信號之頻率係為倍頻與第二時脈信號之^積。、振堡; =路具有控制輸人端以及用以提供第三時脈信號之輸出 ~。增益控制電路具有用以接收迴路控制信號之第一輸入 .2 1以接收增益控制值之第二輸人端，以及用以提供控 - 仏號至振盪器電路之控制輸入端的輸出端。增益控制電 路係根據迴路控制信號而改變控制信號， ··之增益係取決於增益控制值。阻尼控制器:=: 倍頻之輸入端，以及用以提供增益控制值之輸出端，其中 阻尼控制器係根據倍頻之改變而調整增益。 振盪器電路可以為電流控制振盪器電路，電流控制振 盈器電路具有電流控缝人端,提供第三^信號 之輸出端。增益控制電路可包括偏壓控制器以及電流產生 器。偏壓控制器，具有用以接收迴路控制信號之輸入端， Φ 以及用以提供至少一偏壓信號之輸出端。電流產生器，具 有用以接收至少-偏驗號之至少—偏壓輪二端，用以接 收增益控制值之增益控制輸入端，以及用以提供電流控制 信號之輸出端。電流產生器可透過P通道襄置陣列而實現。 再者，本發明提供具有可動態控制阻尼係數之鎖相迴 ’路電路，包括制器、升壓電路、渡波器電路、增益控制 振盪器電路、除頻器以及阻尼控制器。该測器係用以將第 • 一時脈信號與第二時脈信號執行比較而產生誤差信號。升 壓電路具有用以接收誤差信號之輸入端，以及用二提供酿
Client’s Docket No. :CNTR2244-TW
TT，s Docket No:0608-A40942TWf.doc/MAGGIELIN 1344762 •衝信號之輸出端。渡波器電路係祕至升壓電路，用以將 脈衝信號轉換為迴路控制信號。增益控制振盪器電路，具 有用以接收迴路控制信號之第一輸入端、用以接收增益控 制值之第二輸入端，以及用以提供第三時脈信號之輸出 端’其中增益控制振盪器係根據迴路控制信號而調整第三 • 時脈信號之頻率，且迴路控制信號之增益係取決於增益控 . 制值。除頻器’具有用以接收第三時脈信號之第一輸入端， 用以接收倍頻之第二輸入端，以及用以提供第二時脈信號 鲁 之輸出端’第二時脈信號之頻率係透過第三時脈信號之頻 率除以倍頻而得。阻尼控制器，具有用以接收倍頻之輪入 端，以及用以提供增益控制值之輸出端，其中阻尼控制器 係根據倍頻之改變而調整振盪器電路之增益。 增益控制振邊器電路包括偏壓控制器、增益控制電路 以及電流控制振盪器電路。偏歷控制器，具有用以接收迴 路控制信號之輸入端，以及用以提供至少一偏壓信號之輸 出端。增益控制電路具有用以接收偏壓信號之至少一偏壓 輸入端，用以接收增益控制值之增益控制輸入端，以及用 以提供電流控制信號之輸出端。電流控制振盪器電路具有 用以接收電流控制信號之輸入端，以及用以提供第三時脈 信號之輸出端。增益控制電路係產生電流控制信號，以根 據迴路控制信號之增益調整第三時脈信號之頻率，迴路控 制信號之增益係取決於增益控制值。 . 增益控制值可透過複數增益調整信號而實現。增益控 制電路可包括並聯設置之複數P通道電流腳，其中每個p
Client's Docket No.;CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 12 1344762 通道電流腳係透過對應的增益調整信號而選擇性的被致 能。 再者，本發明係提供一種阻尼係數變動方法，用以改 變鎖相迴路之阻尼係數’其中鎖相迴路係用以產生一個作 為輸入時脈之倍頻之輸出時脈，包括：產生控制信號，並 根據鎖相迴路之迴路控制信號控制振盪器之頻率；將倍頻 轉換為增益控制值；以及根據增益控制值控制振盪器之增 益。此方法可包括選擇啟動每個複數電流源，以提供電流 至電流控制振盪器。此方法可包括將迴路控制信號轉換為 至少一偏壓信號1以對電流源產生偏壓。此方法可包括產 生用以提供至每個電流源之第一 p通道裝置之閘極之至少 一偏壓電壓，以及選擇啟動每個電流源之第二P通道裝置。 【實施方式】 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳 細說明如下： 實施例： 以下將介紹根據本發明所述之較佳實施例。必須說明 的是’本發明提供了許多可應用之發明概念，所揭露之特 定實施例僅是說明達成以及使用本發明之特定方式，不可 用以限制本發明之範圍。 第1圖係顯示一實用之PLL電路I 〇〇之方塊圖。第— 時脈信號BUSCLK係提供至相位頻率偵測器1〇1之第—輸
Client's Docket No.:CNTR2244-TW
TT’s Docket No:〇608-A40942TWf.doc/MAGGIELIN 1344762 入螭，相位頻率偵測器1 〇 1之第二輸入端係接收第二時狐 佗號REFCLK。相位頻率偵測器1〇1係將BUSCLK與 REFCLK信號之間的頻率、相位或是頻率及相位執行比較 而產生代表頻率、相位或是相位及頻率差之正負誤差信號 UP/DN。升壓電路103係於輸入端接收誤差信號up/DN， 並於輸出端產生供應至迴路濾波器1〇5之電流脈衝信號 ic。雖然ic電流脈衝的振幅通常是靜態的，IC信號的正 負號(正脈衝或負脈衝)通常係代表REFCLK向BUSCLK對 齊的方向，且1C電流脈衝的持續時間（durati〇n)通常代表 使BUSCLK與REFCLK時脈信號互相對齊所需要的校正 量。迴路濾波器105係將1C信號轉換為迴路控制信號[Ο 迴路控制信號LC係提供至設置於振盪器電路丨〇7中的常 數ν/ι轉換器ill的控制輸入端。常數V/I轉換器ηι係 用以將迴路控制信號LC轉換為電流信號〗，以作為電流控 制振盪器108之輸入。常數V/I轉換器ill係根據常數比 例關係對迴路控制信號LC執行轉換。振盪器電路107係 產生核心時脈信號CORECLK’以提供至除法器電路1〇9 的一個輸入端。除法器電路109之第二輸入端係用以接收 頻率或倍頻N ’並且將CORECLK信號轉換為REFCLK信 號而提供至相位/頻率偵測器101 ^倍頻N係決定BUSCLK 與CORECLK之間的頻率關係。除法器電路1〇9係將 CORECLK之頻率除N以取得REFCLK之頻率，並將 REFCLK提供至相位頻率偵測器1 〇 1，以封閉迴圈。透過 此方法，PLL電路100係用以將BUSCLK之頻率乘N，以
Client's Docket No.:CNTR2244-TW
TTs Docket No：0608-A40942TWf.doc/MAGGIELIN 14 1344762 取得CORECLK之頻率，並且使CORECLK與BUSCLK同 步。 PLL電路1〇〇可用於積體電路等，其中busclk信號 與乘數N係於晶片外所接收，而c〇RECL信號係於晶片内 所使用。然而’本發明之設定除了可用於積體電路之外， 通常可應用於任何電子裝置所使用的pLL電路。此外，PLL 電路100之迴路濾波器105係用以過濾1C信號並且產生迴 路控制信號LC ’在傳統回授操作中，迴路控制信號lc係 用以控制CORECLK信號之頻率。LC信號可以為電流信號 或電壓#號之形式’且熟習此技藝之人士皆瞭解，振盪器 電路107可以為電流或電壓控制振盪器。只要BUSCLK信 號與倍頻N為靜態且不被改變，pll電路100之頻譜品質 相當穩定。然而’對於BUSCLK之頻率或是倍頻N之值可 動態改變之應用程式來說，由於降低的電流信號I會隨著 迴路控制信號LC的改變而呈正比的增加將使得PLL電路 1〇〇產生不期望的抖動量，因此PLL電路100之頻譜品質 下降至難以接受。參照正比關係qj，振盪器電路1〇7之增 益KV通常為固定的，所以改變n將會使阻尼係數《9受到 改變，因而產生抖動量，並降低PLL電路100之頻譜品質。 第2圖係顯示根據本發明實施例所述之PLL電路200 之方塊圖。PLL電路1〇〇與200包括許多相似的元件，因 此在PLL電路200係延用PLL電路100之參考標號。值得 注意的是，PLL電路200中所包括之相位/頻率偵測器101、 升壓電路103、迴路濾波器1〇5以及除法電路109的操作
Client’s Docket No. :CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 1344762 方法係大體與PLL電路1 〇〇相同。除法電路1 〇9係將 CORECLK除N ’以提供REFCLK至相位/頻率偵測器丨〇 1， 相位/頻率偵測器101係產生Up/DN誤差信號並將up/DN 誤差信號提供至升壓電路103，升壓電路1〇3係產生IC信 號至迴路濾波器105，以產生迴路控制信號Lc。pLL電路 1〇〇之振盪器電路107係被增益控制振盪器電路2〇1所取 代，增益控制振盪器電路201係接收迴路控制信號lc並 產生CORECLK信號。振盪器電路2〇1包括變數V/I轉換 器203’具有用以接收LC信號之第一輸入端以及用以提供 頻率控制信號I之輸出端。變數振盪器電路2〇5係接收頻 率控制信號I並於輸出端產生CORECLK信號。在pll電 路200係加入阻尼控制器電路2〇7，阻尼控制器電路2〇7 係根據所接收的倍頻N產生增益控制信號GC至變數ν/ι 轉換器203的另一輸入端。根據本發明實施例，變數振盪 器電路205係為一電流控制振盪器（current c〇ntr〇iied oscillator，ICO)205。在其他實施例中，變數振盪器電路2〇5 亦可以為電壓控制振盪器取代（未圖示）。 除了振盪器電路201之增益由GC信號所控制或調整 之外’振盪器電路201與振盪器電路1〇7的操作方法大體 相同。增益KV係定義為CORECLK信號在頻率⑺上的改 變（AF)作為在LC信號之改變（ALC)的函式，可以表示為 伙= af/alc。例如，當頻率的單位為GHz且Lc信號（電壓 信號）的單位為伏特(V)時’增益KV的單位為Hz/V。對於 既定的倍頻N之值來說（例如n 1 )，阻尼控制器207係設定
Client's Docket No.：CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 1344762 對應的GC信號之值（例如GC1)，將會使變數V/Ι轉換器電 路203操作於對應的增益κν(例如KV1)。因此，變數V/I 轉換器電路203係將LC信號轉換為用以控制C0RECLK 信號之頻率控制信號I，CORECLK信號係由對應增益為 KV1之變數振盪器電路2〇5所產生。對GC1來說，增益 KV1係決定了控制迴路中lc與CORECLK之間的關係。 當乘數N改變為N2時，阻尼控制器207係將GC信 號改變為GC2 ’使得振盪器電路201操作於增益KV2。為 了最佳化PLL電路200的頻譜品質，因此阻尼控制器207、 變數V/Ι轉換器電路203以及1(：〇 2〇5係被設定為可降低 阻尼係數>9的改變。如定義於正比關係（1 )，阻尼係數5係為 KV/N之平方根的函式’使得n與振盪器電路2〇1之增益 KV係透過相同的係數(例如N)而改變。透過相同的方法， 改變N所造成的影響可以有效的被抵消或是透過κν的改 變而有所補償，因此便可以降低阻尼係數5的改變。例如， 當N從1〇改變為20時，增益KV也會被加倍，因此根據 正比關係（1)可使阻尼係數維持不變。由於當倍頻N之值被 改隻時振盈器增益也會跟著改變’因此，阻尼係數的改變 會減少’因而改善PLL電路200之頻譜品質（相較於pLL 電路100之頻譜品質）。 第3圖係顯示根據本發明實施例所述之pll電路2〇〇 中的迴路慮波器105、振盪器電路2〇 1以及阻尼控制207 之詳細示意圖。1C信號係為透過節點3〇1而提供至串聯設 置於節點301與接地點（GND)之間的電阻r與電容匸之電
Client's Docket No.:CNTR2244-TW
TT's Docket No：0608-A40942TWf.doc/MAGGIELIN 17 1344762
流脈衝。節點301係形成用以提供至振盪器電路2〇1之迴 路控制電壓VLP。在此實施例中，VLp信號係作為迴路控 制信號LOVLP信號係供應至設置於振盪器電路2〇1中的 變數電壓至電流(V/I)轉換器303,振盪器電路2〇1係用以 將VLP信號轉換為以電流型式存在的頻率控制信號丨，頻 率控制信號I係供應至電流控制振盪器（IC〇)之輪入端。在 此實施例中，阻尼控制器207係接收倍頻N並產生或解碼 出對應於頻率選通匯流排上的信號FSTR ,以將信號fstr 提供至V/I轉換器303的增益控制輸入端。在此實施例中， FSTR匯流排係作為增益控制信號gc。在此實施例中， FSTR匯流排包括多個數位信號，用以控制或調整多個離散 增益值之間的增益，每個離散增益值係對應於倍頻N之離 月欠值。為了穩疋PLL的阻尼係數5(為n的函式），fstr匯 流排之信號係增加/減少V/I轉換器303輸出至ICO 305中 振盪單元的電流I。因此，阻尼控制器207係透過FSTR匯 流排來增加/減少V/I轉換器303所輸出的電流〖而控制增 益，以於倍頻N之值改變時，維持PLL電路2〇〇之阻尼係 數。參照適用於阻尼係數《9之正比關係（1 )，n係為提供至 阻尼控制器2 0 7之倍頻，IC係為透過節點3 〇丨提供至迴路 濾波器105之電流，R與C分別為迴路濾波器丨〇5之電阻 與電容值，且KV為振盪器電路201之增益，κν係定義為 每次VLP信號的電壓改變時CORECLK信號之頻率的改變 重，亦可表不為KV = AF / AVLP。如上所述，當一電容值已串 接之RC溏波器並聯設置時，正比關係（1)會因而被改變，
Client's Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELlN 1344762 然而，由於阻尼係數的改變係透過相同的方法被減少，因 此仍不脫離本發明之精神。 第4圖係顯示當增益KV之值為離散的1至η(即 KV1〜KVn)時，根據CORECLK：信號（以GHz為單位）與VLP 信號（以伏特為單位）之間的關係所繪製之模擬關係圖 400 ’當迴路濾波器的電壓操作範圍介於〇25〜〇 75伏特之 間時，PLL電路200之頻率操作範圍係介於400MHz〜4GHz 之間。離散的增益KV之值係取決於提供至ico 305之電 流I所對應的離散值。由於振盪器電路1〇7之增益並不是 倍頻N的函式，而傳統PLL僅具有KVn:KVl中的一種增 益曲線。因此，特定KV之斜率即為使用於正比關係（1)之 增益KV，用以決定適用於所有N值之PLL電路1〇〇的阻 尼係數>9。當適用於傳統PLL電路1〇〇的倍頻n改變時， 由於KV、R以及C為固定的，因此正比關係（1)之阻尼係 數《9也會隨之改變。相比於PLL電路1〇〇，在本發明實施例 所述之PLL電路200中，當倍頻N改變時可透過匯流排 FSTR增加/減少提供至設置於IC〇 3〇5中之振盪器單元的 電流I而使阻尼係數《9之值維持常數。改變電流丨將會改變 振盪器之增益KV，以補償倍頻N之改變所造成的影響， 因而使阻尼係數<9之值維持常數。 參照第4圖，假設PLL電路100之振盪器電路1〇7的 增益曲線為401(即KV8)，且PLL電路1〇〇係操作於點 403 ’其中當VLP電壓約為0.5伏特時，c〇RECLK信號對 應的頻率約為2.08GHz。在此實施例中，假設VLp電壓係
Client's Docket No.;CNTR2244-TW
TT*s Docket No:0608-A40942TWrdoc/MAGGIELIN 19 1344762 為適用於PLL電路100之迴路控制信號LC。當改變N值 而將CORECLK之頻率調整為2.75時’ PLL·電路1〇〇必須 沿著401而調整至操作點405，使得VLp電壓約為〇·92伏 特。參照PLL電路100，當Ν增加時，將會使除法器電路 1 所產生的REFCLK之頻率降低，並且使相位/頻率偵測 器101所產生的UP/DN誤差信號被設定，而使refclk 的頻率再次增加至與BUSCLK的頻率相同。升壓電路1〇3 與迴路濾波器105係透過將Vlp増加至〇 92伏特，直到 CORECLK之頻率調整為2.75GHz。整體pll電路1〇〇的 控制迴路必須達到新的頻率。值得注意的是，在此程序期 間，由於阻尼係數《9為1/N的平方根之函數，因此阻尼係 數5會下降。如此一來會造成明顯的抖動量、阻尼係數的 改變以及使頻譜純度降低，並使用傳統pLL電路1〇〇的電 路之反應時間會變長且可執行的工作量會減少。 相比之下，假設PLL電路200之振盪器電路2〇1包括 φ 所有的增益曲線（即KVn:KVl)，且PLL電路2〇〇的操作係 初始於增益曲線401之操作點403，其中當VLp電壓為〇 5 伏特時，CORECLK之頻率約為2,〇8GHz。同樣的，假設 VLP電壓為賴於PLL電路2GG之迴路控制信號LC。希 望選擇一條可維持VLP之平均位準的增益曲線，使得當倍 頻N改變時，VLP可維持常數。在此實施例中，當N值改 變而將CORECLK之頻率調整為2.75GHz時，阻尼控制器 • 207係調整增益控制信號GC(例如FSTR的新值），以將振 盪器電路201之增益調整為新的增益曲線4〇7(即所示之增
Client's Docket No.:CNTR2244-TW
TT*s Docket No;0608-A40942TWf,doc/MAGGIELIN 20 1344762 特，， 參照一 2。。，增力，能==: 職生的臟⑽之頻率降低。然而，改變GC值將會使 變數VA轉換器電路2G3調整電^，以使阻尼係 =
當IC〇 205使CORECLK之相位與新的頻率2乃啦對齊 後之值相同（如同N改變前之值）。根據第3圖之實施例， 阻尼控制器207係調整FSTR之值，以使變數ν/ι轉換器 303設定新的來源電流I之值。因此，由於改變N所造^ 的影響係受到改變增益KV的補償，使得阻尼係數5係維持 常數。如此一來，抖動量會明顯的下降，且穩定的阻尼係 數可提升PLL電路之頻譜純度。因此反應時間降低將使積 體電路或電子裝置中所執行的工作量增加。 第5圖係顯示根據本發明實施例所述之最佳化pLL電 路之阻尼係數之方法流程圖。在步驟501中，對第一與第 一時脈彳s號之頻率與相位執行比較而產生對應的誤差作 號。在上述許多實施例中，第一信號係為匯流排時脈或是 外部時脈等，第二時脈係為來自PLL之控制迴路的除頻器 之回授或參考時脈，且誤差時脈係為上升/下降信號。在^ 驟503中係將誤差信號轉換為充電信號。PLL電路通常^ 過升壓電路將誤差信號轉換為充電信號。在步驟5〇5中 充電信號會被過濾為迴路控制信號。迴路控制信號可以為 任何的形式，例如熟習此技藝之人士皆知道的電流信緊戍 電麼信號。根據本發明一實施例，例如，充電信號為供應
Client’s Docket No.:CNTR2244'TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 至電阻_電容濾波器之電流信號 電阻-電容m生迴路之人士皆知道 中’倍頻N會被轉換為增益控制值，用以507 中，迴路控制信號會被轉換為二驟509 號之增益係取決於增#綱：：時脈㈣’第三時脈信 信號之間的轉換係由變咖器信號==脈 ==壓控_。在步驟;二 唬之頻率係除以倍頻N而產生第_ 步驟5〇1與5〇7。 第—時脈信號，且操作回到 f同Z所示，步驟5〇7的功能可以與步驟5G1_5G5的功 並非為必要的。在積體電路的實施例中， 執行比：的輸入匯流排時脈與參考時脈之頻率，相位 執仃匕車乂的同時’係、數邏輯將外 増益控制值之間係根據變數《器= 控制信號之範圍與設定執行轉換。迴路控 乂二1 _ 11之誤差信號與第三時脈信號之頻率 1 第三時脈信號係受到控制，以縮小誤差。振 心之增益係控制第三時脈信號隨著迴路控制信號的改變 =產生的料改變。根據本發明—實施例，選取迴路控制 °虎的平句值，且阻尼控制器係透過調整增益控制值而使 適用於各種倍頻值之祕控制㈣維持於相 同的位準。增 益控制值可根據實驗而決定並且儲存於阻尼控制器卜阻 尼控制器了透過任何方法而實現，例如查找表（lookup table)
Client’s Docket No.:CNTR2244-TW
TT s Docket No:0608-A40942TWf.doc/MAGGIELIN 22 等。 第ό圖係顯示根據太 裝置_之詳細示意圖：施例所述之阻尼係數變動 可應用於增益控制振遷器電二:阻尼係數變動裝置_ 制器601，用以接收作 裝置600包括偏壓控 控制信號，並且產生兩路渡波器電壓信號V L Ρ之迴路 須瞭解的是，二=rLr可”广與vch。必 壓VLP僅為本發明之一 :°以為住何的格式，且電 與VCH偏壓信號係用1數:^發明實施例，VCL -陣列裝置603產生道裝置排列而成之 之增益控制電路。二同， 個P通道裝置PB、P(U:PM3 ^ 1?虎係分配至M+2 P0 2.PM2夕_ *的個通道裝置PA、 之閘極，其中M係為大於零的整數。 每個裝置ΡΑ、Ρ〇 2.ΡΜ ?夕、a托〆* -'，M.3之源極:二裝：：至對應尸置 效率的與裝置PB、P〇3.PM3 ^梦要..PM.2刀別有 ru.PM.3 串接。褒置 PB、p〇 3:pMN 3 之沒極係共同祕至節點VPD，節點VpD _接至至少 一電流控制㈣器（IC0)單元6G5的輸人端，以共同實現 ICO 305並且產生輸出c〇RECLK信號。pa之源極係耗接 至供應電壓，例如VDD。在陣列裝置6〇3中係提供另一組 1個P通道裝置Ρ〇.1:ΡΜ.卜其t p〇丨之沒極係輕接至 P〇.2之源極等等，以至PM.1之汲極耦接至PM.2之源極。 每個P通道裝置Ρ0·1:ΡΜ1之源極係耦接至VDD。fstr
Client's Docket No.：CNTR2244-TW
TT s Docket N〇 〇6〇8-A4〇942TWf.doc/MAGGIELIN 23 1344762 匯流排包括Μ+l個信號FSTR〇:FSTRM，其中FSTR〇信號 係提供至P0.1之閘極等等，以至FSTRM信號提供至PM j 之閘極。電流信號I係從P通道裝置透過節點VPD而提供 至ICO單元605。 陣列裝置603可視為由p通道接腳pa:pb以及 Ρχ·1:Ρχ·3所組成，其中X表示範圍〇〜μ之間的索引。每個 接腳係有效的形成電流源，以透過節點VPD提供部分的電 流(假設總電流為I)至ICO單元605。第一接腳ρΑ:ΡΒ係 為永遠導通的電流源。剩餘的Μ+1個電流源接腳之第一咬 上層Ρ通道裝置Ρ0.1至ΡΜ.1係作為致能裝置，用以根據 對應之FSTR致能信號的狀態而分別致能電流源。在圖示 中，FSTR匯流排係為（Μ+l)位元的匯流排，包括信號 FSTR[M:0]。FSTR[M:0]信號係共同形成一數位值，其中每 個信號係作為每個電流源的致能位元。FSTR0位元係選# 致能第二電流源之第一 P通道裝置Ρ0·1，第二電流源包括 Ρ通道裝置Ρ〇.1:Ρ〇.3，FSTR1係選擇致能第三電流源之第 一 Ρ通道裝置等等’以至最後一個位元FSTRM選擇致能 最後一個電流源之第一 Ρ通道裝置ΡΜ.1，最後一個電流源 包括Ρ通道裝置PM. 1 .ΡΜ.3。在此實施例中，每個fstr 位元係被設定為高電位或是邏輯1，以將對應的電流源關 閉；並且被設定為低電位或是邏輯0，以將電流源致能。 電壓偏壓信號VCL與VCH係調整P通道裝置PA:pB以及 每個電流源接腳之下層P通道裝置Ρχ.2·‘Ρχ.3的活化位準。 根據本發明實施例’當VLP電壓越高，越多電流源接腳之
Client’s Docket No.:CNTR2244-TW
TT*s Docket No:0608-A40942TWf.doc/MAGGIELIN 24 1344762 P通道裝置Ρχ.2:Ρχ.3會被導通’以取得更多啟動的電流源 接腳之電流。由於啟動的電流源接腳之數量係決定振盪器 增益’因此陣列裝置603係作為振盪器之增益控制電路。 電壓偏壓信號VCL與VCH係直接決定來自陣列裝置 603並透過節點VPD而供應至ICO單元605的電流量，陣 列裝置603係作為適用於既定FSTR匯流排之迴路滤波器 電壓信號VLP之值的函式。一般來說，pll 100僅包括相 似於P通道裝置PA與PB之裝置，P通道裝置pa與PB 係由VLP所控制，以提供具有既定增益之電流。然而，在 裝置600中’當透過FSTR匯流排驅動時，偏壓信號vcL 與VCH之影響係由與裝置ρ〇·2:ρμ.2串接之裝置 P0.1:PM.l所控制。根據由阻尼控制器2〇7所決定之 FSTR[M:0]信號的狀態，將從p〇.l:PM.l中所選取的至少一 裝置導通，因而啟動對應的P通道接腳，使得所選取之額 外的電流量透過ICO單元605來增加振盪器201之增益 KV。如上所述，根據倍頻n而選取每個psTR[M:0]信號的 狀態以提供振盪器增益KV’增益KV係用以將振盪器2〇1 之阻尼係數<9維持常數（或是將隨著倍頻N之改變所造成之 阻尼係數的改變縮小）。 在此實施例中，P通道裝置PA、pb、p〇 1 :pm. 1、 P0.2. PM. 2、Ρ0· 3. PM. 3接具有相同的通道寬度，因此導通 陣列裝置603中特定的電流源接腳Ρχ.1:Ρχ 3將會引起額外 的電流供應至ICO單元605，此額外的電流係相當於透過 通道裝置PA:PB所供應的電流。因此，導通一電流源接腳
Client's Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 25 1344762
四二使電流加倍，而導通四個電流源接腳將會使電流增加 "根據本發明一實施例所述之M值為3。此外，陣列 ^办6〇3中每個相繼的電流源接腳（包括p通道裝置）之通 =見^係為先前所提到的電流源接腳之通道寬度的兩倍， P21 &供用以改變電流之二進位加權方法。因此，裝置 =:p2.3之通道寬度係為裝置ΡΜ:ρι 3之通道寬度的兩 二7倍的電流源），ΜΡ1·1:Ρ13之通道寬度係為裝置
# 2μ^‘3之通道寬度的兩倍等等。因此，fstr[m:o]係提 ^ Μ層電流至ICO單元605。根據本發明一實施例所述 為5，因此提供3 2層電流來控制振盪器2 〇丨之阻尼係 、&根據本發明另一實施例，透過使用P通道裝置之平行 I::接腳(而不是將相繼的電流源接腳之通道寬度加倍) 有敦的將電流容量加倍。
。。一置PA與PB係透過節點VPD提供電流來致能IC〇 605 ’以使IC〇單元6〇5操作於選定頻率範圍内。在 :::LL的設計中，裝置PA與PB必須具有足夠的增益 π，到適用於所有倍頻N之頻率範圍。在這樣的設計 镜於每抑值的增益和㈣，因此對於橫跨 頻率fc圍的每個Ν值來說，録器之阻尼係數作產生明 顯的變化’使得PLL具有較差的頻譜純度。參照第4圖， 例如，在傳統設計種僅允許一條增益曲線，因此必須選取 可使所有倍頻N之值皆達到整體頻率範圍的一條曲例 如KVn或更大）。相比之下’在本發明實施例中裴置θ' 與PB之尺寸僅需要於最小N值（或較小n值）時提供最】
Client's Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 26 1344762 增益給至少一較低倍頻值，其中被選取的增益係用以對準 適當的VLP信號之值（例如05伏特）。參照第4圖，例如， 本發明係致旎多個增益曲線，使得裝置PA與PB被設定為 可達到適用於較低倍頻N之值的增益曲線(例如KV1)。 根據本發明一實施例所述之ICO單元605係用以接收 來自陣列裝置603的電流，p通道裝置係由FSTRM〇與VLp "is號所控制。根據本發明另一實施例，陣列裝置可被設定 為N通道裝置，其中ICO單元605係耦接至VDD且由N 通道裝置排列而成的陣列裝置（未圖示）係耦接於 ICO單元 605與接地點之間。因此，偏壓控制器601會被更改，以 提供適當的電壓位準至VCH與VCL偏壓信號。根據本發 明另一實施例，在電壓控制振盪器（VC〇)單元（未圖示）t的 陣列裝置係被δ又疋為用以提供不同的電壓位準來控制振盡 器增益與頻率。 第7圖係顯不根據本發明實施例所述之實施與編程阻 尼係數變動裝置600的方法流程圖。在步驟7〇 1中，透過 所選取的陣列裝置設定實現或建立PLL，例如，製造可整 合PLL與阻尼係數變動裝置600的積體電路。所選取之陣 列裝置603的設定包括陣列裝置603中Ρ通道裝置的類裂 與相對尺寸（包括寬度）。例如’不論每個接腳的ρ通道裝 置的寬度皆相同或透過二進位加權方法分散於相繼的地電 流源接腳之間’陣列裝置603的設定皆已決定。在步驟703 中，根據所選取之積體電路或電子裝置的BUSCLK的頻率 緣製對應於每個FSTR值之增益曲線。在步驟705中，根
Client's Docket No.:CNTR2244-TW
TT*s Docket No:0608-A40942TWf.doc/MAGGIELIN 27 1344762 據倍頻N的每個期望值選擇對應的FSTR值。選取FSTR 值係用以取得PLL中的VLP值（例如0.5伏特）。在步驟707 中’編程裝置中的阻尼控制器207，以提供倍頻N的每個 期望值所對應之FSTR值。根據本發明一實施例，例如， 阻尼控制器207包括查找表等，其中倍頻N係作為用以存 取對應FSTR值之索引值，FSTR值係透過FSTR匯流排而 設定。 第8圖係顯示於使用阻尼係數變動裝置600時，提供 適用於一般情況之額外步驟509的詳細流程圖。倍頻N係 於步驟507轉換為增益控制值。在步驟8〇1中係產生控制 信號’以根據LC信號來控制振盪器的頻率。對使用阻尼 係數變動裝置600之特定實施例來說，包括將VLP信號轉 換為至少一偏壓信號(例如VCL、VCH)，以提供偏壓電流 源至ICO單元605。根據本發明實施例，電流源係以串接 的P通道裝置實現(參照第6圖）。在步驟803中，振盪器 的增益係根據增益控制值而調整。對使用阻尼係數變動裝 置600之特定實施例來說，包括選擇啟動具有增益控制值 之分散信號的電流源，例如第6圖中的FSTR[M:0]信號。 為了簡化本發明之實施例，假設升壓電流1C以及迴路 濾波器105之R與C元件皆為定值。值得注意的是，雖然 本發明所述之實施例較為簡單，然而在本發明其他實施例 中亦可動態的調整1C、R、C以及KV之值，以維持穩定 的阻尼係數>9。在本發明一實施例中係模擬η個振盪器增 益曲線KVikKVI，KV係為期望操作頻率範圍内FSTR匯
Client's Docket No.:CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELIN 28 1344762
流排之值的函式，並且為期望迴路濾波器電壓範圍之函 式在此實施例中’係將阻尼控制器207設定為用以產生 對應於每個1^值之離散FSTR值，使得振盪器電路201根 據增益KV產生相對的阻尼係數5之常數值。根據本發明一 實施例係選擇FSTR之值，使得阻尼係數^約維持於 0.707而在本發明其他實施例中，阻尼係數《9約維持於 除了 〇·707之外的常數值^如上所述，根據本發明實施例
所述之迴路遽波器電壓係選擇迴路濾波器電壓vLp之平均 值（例如0.5伏特）作為FSTR之值。 綜上所述，使用本發明實施例所述之阻尼係數變動機 制的PLL電路’ ’可控制或降低pLL電路巾不期望的抖動 量另外由於降低阻尼係數的改變可增加提供至内部核 心時脈信號之頻譜純度，@此可增加管線裝置中管線級之 間所執行的工作量。 本發明維以較佳實施例揭露如上，然其並_以限定
本發明的㈣。例如’由複數個p通道裝置排列而成之陣 列裝置603可以輕接於IC0單元6〇5與接地點之間的 道裝置取代。㈣熟習此項技藝者，在不脫離本發明之精 神和範圍内，當可做些許的更動與潤飾，因此本發 護範圍當視後附之申請專利範圍所界定者為準。 ’' 【圖式簡單說明】 第 第 塊圖。 1圖係顯示傳統PLL電路之方塊圖。 2圖係顯示根據本發明實施例所述之ριχ電路之方
Clienfs Docket No.;CNTR2244-TW
TTs Docket No:0608-A40942TWf.doc/MAGGIELIN (·. s ) 29 1344762 第3圖係顯示根據本發明實施例所述之PLL電路中的 迴路濾波器、振盪器電路以及阻尼控制器之詳細示意圖。 第4圖係顯示當增益為離散值時，根據CORECLK信 號之頻率與VLP信號之間的關係所繪製之模擬關係圖。 第5圖係顯示根據本發明實施例所述之最佳化PLL電 路之阻尼係數之方法流程圖。 第6圖係顯示根據本發明實施例所述之阻尼係數變動 裝置之詳細示意圖與方塊圖，阻尼係數變動裝置可應用於 增益控制振盪器電路。 第7圖係顯示根據本發明實施例所述之實施與編程阻 尼係數變動機制的方法流程圖。 第8圖係顯示於使用阻尼係數變動機制時，提供於一 般情況下將迴路控制信號轉換為第三時脈信號的詳細流程 圖。 【主要元件符號說明】
100、200〜PLL 電路 103~升壓電路 107〜振盪器電路 111〜常數V/I轉換器 207〜阻尼控制器電路 400〜模擬關係圖 403、405、409〜操作點 603〜陣列 R〜電阻 101〜相位頻率偵測器 105〜迴路濾波器 1〇9〜除法器電路 205〜變數振盪器電路 301、VPD〜節點 401、407〜增益曲線 601〜偏壓控制器 KV〜增益 C〜電容
Clients Docket No. :CNTR2244-TW
TT^ Docket No:0608-A40942TWf.doc/MAGGIELIN 30 1344762 GC〜增益控制信號 LC〜迴路控制信號 N〜倍頻 FSTR〜信號 VDD〜電壓源 J UP/DN〜上/下誤差信號 1C〜電流脈衝信號 I〜電流 VLP〜迴路控制電壓 GND〜接地點 108、305〜電流控制振盪器 201〜增益控制振盪器電路 203、303〜變數V/I轉換器 ® 605〜電流控制振盪器單元 BUSCLK、REFCLK〜時脈信號 CORECLK〜核心時脈信號
PA、PB、P0.1、P0.2、Ρ0·3、PM.1、PM.2、PM.3〜P 通道裝置
Clienfs Docket No. .CNTR2244-TW
TT's Docket No:0608-A40942TWf.doc/MAGGIELrN

Claims (1)

1344762 案號095145934 99年8月27日 修正本 十、申請專利範圍： 仰修正本 1. 一種阻尼係數變動裝置，適用於一鎖相迴路電路， 上述鎖相迴路電路係用以接收一輸入時脈信號以及一倍頻 而產生具有一頻率之一輸出時脈，上述阻尼係數變動裝置 包括： 一偏壓控制器，具有一輸入端，用以接收一迴路控制 信號，以及一輸出端，用以提供一偏壓信號； 一增益控制電路，耦接至上述偏壓控制器，具有一偏 0 壓輸入端，用以接收上述偏壓信號，一增益控制輸入端， 用以接收一增益控制值，以及一輸出端，用以提供一控制 信號，上述增益控制電路包括一標稱電流源，用以提供一 標稱電流位準至一電流控制振盪器單元之一輸入端，且可 藉由上述偏壓信號之狀態調整上述標稱電流位準，其中上 述增益控制值係根據上述倍頻所產生，並且上述頻率係為 上述倍頻與上述輸入時脈之頻率之乘積；以及 一振盪器電路，具有一輸入端，用以接收上述控制信 Φ 號，以及一輸出端，用以提供上述輸出時脈信號，上述振 盪器電路包括上述電流控制振盪器單元； 其中，根據由上述增益控制值所決定之一增益，上述 增益控制電路係在上述迴路控制信號的作用下產生上述控 制信號，以調整上述輸出時脈信號之頻率。 2. 如申請專利範圍第1項所述之阻尼係數變動裝置， 其中： 上述增益控制值包括複數個致能信號；以及 CNTR2244-TW/0608-A40942TWf 32 1344762 其中上述增益控制電路包括複數個電流源，且供應至 屬於上述電流控制振盈器單元之上述輸入端的每個電^位 準’係取決於上述偏魔信號之狀態，以及藉由屬於該等致 能信號之-者選擇性地致能屬於該等電流源之一對庫者。 3·如申請專利範圍第2項所述之阻尼係數變動裝置， 其甲層於上述複數電流源之每個電流源係於致能時提供— 等效電流位準。 (如申請專利範圍第2項所述之阻尼係數變動裝置， 其中屬於上述複數電流源之每個相繼的電流源於致能 提供的電流位準係為切電流源所提供的電流位準的兩 倍0 5.·如申明專利㈣第2項所述之阻尼係數變動裝置， 其中- 上述偏壓控制器具有-第—輸出端，用以提供 偏壓信號，以及一第二輪ψ *山 一輸出鈿，用以k供一第二偏壓信號； Μ及 ρ通ΐ:㊁於上ί複數電流源之每個電流源係包括複數個 ^ 且其中遠等ρ通道裝置以串接方式麵接於— =源與上述«器電路之上述輸人端之間並第: =以接收上述第一偏壓信號，一第二閑極，二接 ,第二偏愿信號，以及一第三間極，用以 述複數個致能信號之一對應者。 上 二=====為 CNTR2244-TW/0608-A40942TWf 33 1344762 相同的通道寬度。 7. 如申請專利範圍第5項所述之阻尼係數變動裝置， 其中上述複數個P通道裝置之尺寸係透過二進位加權方法 實現以分散於屬於上述複數電流源之相繼的電流源。 8. —種可調整振盪器，適用於動態控制一鎖相迴路電 路之一阻尼係數，上述鎖相迴路電路係提供用以表示一第 一時脈信號與一第二時脈信號的一誤差之一迴路控制信號 而產生具有一頻率之一第三時脈信號，上述頻率係為一倍 φ 頻與上述第二時脈信號之乘積，上述可調整振盪器包括： 一振盪器電路，具有一控制輸入端以及用以提供上述 第三時脈信號之一輸出端； 一增益控制電路，具有一第一輸入端，用以接收上述 迴路控制信號，一第二輸入端，用以接收一增益控制值， 以及一輸出端，用以提供一頻率控制信號至上述振盪器電 路之上述控制輸入端；以及 一阻尼控制器，具有一輸入端，用以接收上述倍頻， • 以及一輸出端，用以提供上述增益控制值，其中上述阻尼 控制器係根據上述倍頻之改變而調整上述迴路控制信號之 增益； 其中，根據由上述增益控制值所決定之一增益，上述 增益控制電路係在上述迴路控制信號的作用下改變上述頻 率控制信號。 9. 如申請專利範圍第8項所述之可調整振盪器，其中： 上述振蘯器電路包括一電流控制振蘯器電路，具有一 CNTR2244-TW/0608-A40942TWf 34 1344762 電流控制輸入端以及用以提供上述第三時脈信號之一輸出 端；以及 其中上述增益控制電路包括： 一偏壓控制器，具有一輸入端，用以接收上述迴 路控制信號，以及一輸出端，用以提供一偏壓信號； 以及 一電流產生器，具有一偏壓輸入端，用以接收上 述一偏壓信號，一增益控制輸入端，用以接收上述增 • 益控制值，以及一輸出端，用以提供上述電流控制信 號。 ° 10. 如申請專利範圍第9項所述之可調整振盪器，其中 上述電流產生器包括由複數個P通道裝置排列而成之一陣 列裝置，而該等P通道裝置具有並連設置的複數個p通道 接腳，且當藉由上述增益調整信號之狀態致能所對應之p 通道裝置時’每個P通道腳係根據上述偏壓信號提供電流。 11. 如申明專利範圍第10項所述之可調整振盪器，其 參中上述陣列裝置包括複數個相同尺寸的p通道裝置。 12. 如申請專利範圍第1〇項所述之可調整振盪器，其 中上述陣列裝置包括複數個相繼的卩通道裝置，且該等相 繼的P通道裝置所具有的通道寬度大於上述陣列裝置的複 數個相同尺寸的P通道裝置。 13. -種鎖相迴路電路，具有_可動態控制之阻尼係 數，包括： 一伯測器’用以將-第—時脈信號與—第二時脈信號 CNTR2244-TW/〇608-A40942TWf 35 1344762 - 執行比較而產生一誤差信號； 一升壓電路，具有一輸入端，用以接收上述誤差信號， 以及一輸出端，用以提供一脈衝信號； 一濾波器電路，耦接至上述升壓電路，用以將上述脈 衝信號轉換為一迴路控制信號； 一增益控制振盪器電路，具有一第一輸入端，用以接 收上述迴路控制信號，一第二輸入端，用以接收一增益控 制值，以及一輸出端，用以提供一第三時脈信號，其中根 φ 據由上述增益控制值所決定之一增益，上述增益控制振盪 器係在上述迴路控制信號的作用下調整上述第三時脈信號 之頻率； 一除頻器，具有一第一輸入端，用以接收上述第三時 脈信號，一第二輸入端，用以接收一倍頻，以及一輸出端， 用以提供上述第二時脈信號，上述第二時脈信號之頻率係 透過上述第三時脈信號之頻率除以上述倍頻而得；以及 一阻尼控制器，具有一輸入端，用以接收上述倍頻， φ 以及一輸出端，用以提供上述增益控制值，其中上述阻尼 控制器係根據上述倍頻之改變而調整上述增益控制振盪器 電路之增益。 14.如申請專利範圍第13項所述之鎖相迴路電路，其 中上述增益控制振盪器電路包括： 一偏壓控制器，具有一輸入端，用以接收上述迴路控 制信號，以及一輸出端，用以提供一偏壓信號； 一增益控制電路，具有一偏壓輸入端，用以接收上述 CNTR2244-TW/0608-A40942TWf 36 1344762 . 一偏壓信號，一增益控制輸入端，用以接收上述增益控制 值，以及一輸出端，用以提供一電流控制信號；以及 一電流控制振盪器電路，具有一輸入端，用以接收上 述電流控制信號，以及一輸出端，用以提供上述第三時脈 信號； 其中根據由上述增益控制值所決定之一增益，上述增 益控制電路係在上述迴路控制信號之作用下調整上述電流 控制信號以校正上述第三時脈信號之頻率。 φ 15.如申請專利範圍第14項所述之鎖相迴路電路，其 中上述增益控制值包括複數個增益調整信號，且其中上述 增益控制電路包括並聯設置之複數個P通道電流接腳，且 藉由屬於上述複數個增益調整信號之一對應者，每個P通 道電流接腳被選擇性的致能。 16. —種阻尼係數變動方法，用以改變一鎖相迴路之一 阻尼係數，上述鎖相迴路係用以產生一輸出時脈，作為一 輸入時脈之倍頻，包括： # 產生一頻率控制信號，用以根據上述鎖相迴路之一迴 路控制信號控制一振盪器之頻率； 將上述倍頻轉換為一增益控制值；以及 根據上述增益控制值控制上述振盪器之增益； 其中控制上述振盪器之增益的步驟包括選擇性啟動屬 於複數個電流源的每個電流源，以提供電流至一電流控制 振盪器，屬於上述電流源的每個電流源包括由複數個P通 道裝置串接而成之一堆疊裝置，且其中產生上述控制信號 CNTR2244-TW/0608-A40942TWf 37 1344762 之步驟更包括產生一偏壓電壓以提供至屬於上述電流源的 每個電流源之一第一 p通道裝置的閘極，以及其中選擇性 啟動屬於上述電流源的每個電流源之步驟更包括選擇性啟 動屬於上述電流源的每個電流源之一第二P通道裝置。
CNTR2244-TW/0608-A40942TWf 38
TW095145934A 2005-12-08 2006-12-08 Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods TWI344762B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/297,622 US20060119443A1 (en) 2004-12-08 2005-12-08 Damping coefficient variation mechanism in a phase locked loop

Publications (2)

Publication Number Publication Date
TW200723703A TW200723703A (en) 2007-06-16
TWI344762B true TWI344762B (en) 2011-07-01

Family

ID=36089222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095145934A TWI344762B (en) 2005-12-08 2006-12-08 Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods

Country Status (4)

Country Link
US (1) US20060119443A1 (zh)
EP (1) EP1796270A1 (zh)
CN (1) CN1976232B (zh)
TW (1) TWI344762B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334725B2 (en) * 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US8619938B2 (en) * 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
US8526559B2 (en) * 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching
US8451971B2 (en) * 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
CN102064687B (zh) * 2009-11-13 2013-04-17 旺宏电子股份有限公司 在一集成电路中产生一升压电压的方法
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
US9195558B2 (en) 2013-05-25 2015-11-24 International Business Machines Corporation Piloting in service delivery
US10200048B2 (en) * 2016-11-08 2019-02-05 Texas Instruments Incorporated Phase-locked loop (PLL) circuit
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10860318B2 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
GB2183947B (en) * 1985-12-06 1990-07-25 Plessey Co Plc Frequency synthesiser
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
US6466100B2 (en) * 2001-01-08 2002-10-15 International Business Machines Corporation Linear voltage controlled oscillator transconductor with gain compensation
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6683502B1 (en) * 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
US6882237B2 (en) * 2003-04-30 2005-04-19 Zarlink Semiconductor Inc. Capture range control mechanism for voltage controlled oscillators
US6882230B2 (en) * 2003-06-26 2005-04-19 International Business Machines Corporation System and method for control parameter re-centering in a controlled phase lock loop system

Also Published As

Publication number Publication date
EP1796270A1 (en) 2007-06-13
TW200723703A (en) 2007-06-16
US20060119443A1 (en) 2006-06-08
CN1976232A (zh) 2007-06-06
CN1976232B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
TWI344762B (en) Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods
TWI279988B (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US8085101B2 (en) Spread spectrum clock generation device
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
US7148757B2 (en) Charge pump-based PLL having dynamic loop gain
US20060056562A1 (en) Spread spectrum clock generator and method of generating spread spectrum clock
TW494636B (en) Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
US7184503B2 (en) Multi-loop circuit capable of providing a delayed clock in phase locked loops
TW201101698A (en) Supply-regulated phase-locked loop (PLL) and method of using
TWI284453B (en) Propagation delay compensation for improving the linearity and maximum frequency of tunable oscillators
CN101877589A (zh) 锁相环电路
TW202029640A (zh) 二倍頻裝置及方法
TW201240353A (en) Device and method for a feedback control of switch capacitive regulator
US8264258B1 (en) Phase lock loop circuit
US10389368B1 (en) Dual path phase-locked loop circuit
CN115280676A (zh) 用于降低锁相环路中的噪声的方法和电路
TWI321906B (en) System and method for optimizing phase locked loop damping coefficient
CN1881805B (zh) 锁相回路的阻尼系数修正装置和方法
JP2004214979A (ja) ノコギリ波発生装置及びノコギリ波発生方法、並びに、定電流回路及び定電流回路の電流調整方法
TWI307221B (en) Apparatus and method for generating spread spectrum clock signal with constant spread ratio
CN101527566A (zh) 应用于锁相回路的电流装置及其方法
US5945881A (en) PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise
KR100830898B1 (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ
KR100844960B1 (ko) 확산 스펙트럼 클럭 생성기