CN1528046A - 宽带压控晶体振荡器 - Google Patents

Abstract

提供一种电压控制的Colpitts类型的晶体振荡器，其包括第一晶体和耦合至第一晶体的晶体管以提供用于产生输出振荡的信号的正反馈。可变电容被耦合至第一晶体，从而当在可变电容中发生相应的改变时，在振荡的信号的频率中产生改变。第一电感被耦合在谐振电路中，该电路包括可变电容和具有选定值的第一晶体，用以对于振荡的信号中的频率提供至少0.4％的牵引范围。在本发明的一个实施例中，第二晶体被耦合至第一晶体并被包括在谐振电路中。能量损耗阻抗在谐振电路中被耦合至第一晶体，用于减少第一晶体的Q特性以增加振荡器的牵引范围。所述第一电感将所述第二晶体与所述第一晶体和所述能量损耗阻抗中的每一个相隔离，以减少所述能量损耗阻抗对所述第二晶体的Q特性的影响。

Description

宽带压控晶体振荡器

技术领域

本发明涉及晶体振荡器，并特别涉及压控晶体振荡器。

背景技术

晶体振荡器或晶体振荡器电路技术是公知的。晶体振荡器的一个特性是它们能够提供非常稳定的工作。同样的，晶体振荡器电路也由于他们非常稳定的工作而广为人知。另外，晶体振荡器有利的提供低相位噪声性能。此外，晶体振荡器是低成本的、具有小型高质量(Q)的晶体。然而，有关当前晶体振荡器的缺点在于他们无法提供宽带工作(即，它们具有小的牵引范围)。

本发明涉及这样一种类型的晶体振荡器：其频率可由电压控制，该电压使得可在给定的频带中自由的选择振荡器的频率。给定的频带通常由振荡器和/或振荡器组件所定义。这种类型的晶体振荡器是通常所说的压控晶体振荡器(VCXO)。

对于VCXO的工作频率的范围可被称作工作频率的频带或调谐范围。VCXO典型地具有以较高(最大)和较低(最小)频率的工作频率作为VCXO的牵引范围的中心频率。一个问题是传统的压控晶体振荡器无法被牵引大于大约0.05％的量(例如，将10MHz的晶体牵引+/-2.5KHz)。

因此，需要一种压控晶体振荡器，其提供大于现有技术所提供的牵引范围。

发明内容

主题发明是一种压控晶体振荡器(VCXO)。用电感和/或电容分别调谐单晶体或双晶体，以提供宽牵引范围。主题VCXO在宽牵引范围上提供稳定的频率输出，通常大于其额定谐振频率的1.2％。

根据主题发明的一种形式，提供一种压控晶体振荡器。该压控晶体振荡器包括第一晶体、与第一晶体并行配置的第二晶体、与第一晶体相关的第一电抗、与第二晶体相关的第二电抗和晶体管电路，其与第一和第二晶体进行通信，并工作以输出振荡的信号。

根据主题发明的另一种形式，提供一种压控晶体振荡器。该压控晶体振荡器包括：晶体谐振器装置，该装置具有并联配置的第一晶体和第二晶体，用以提供晶体振荡信号；与第一晶体相关的第一电抗装置，用于调谐第一晶体；与第二晶体相关的第二电抗装置，用于调谐第二晶体；和与晶体谐振器相联的晶体管装置，用于响应于晶体振荡信号而输出振荡信号。

根据主题发明的再一种形式，提供一种产生振荡信号的方法，该方法包括以下步骤：(a)提供具有并联配置的第一晶体和第二晶体的晶体谐振器结构，(b)提供与所述第一晶体相关的第一电抗，(c)提供与所述第二晶体相关的第二电抗，(d)从所述晶体谐振器结构和所述第一和第二电抗产生晶体振荡器信号，和(e)提供与所述晶体谐振器结构进行通信的晶体管电路，所述晶体管电路工作以响应于所述晶体振荡信号而输出振荡信号。

不受到限制的，主题发明已应用在扩谱通信系统中，该系统利用脉冲发送(例如，时间域扩谱，频率跳动扩谱，和直接频率扩谱)更快和更容易的跟踪和获得扩谱码。此外，不受到限制的，还可以在SONET、ATM和/或ETHERNET的基础系统中的时钟覆盖方面采用/使用该技术。此外，在所述主题发明的各实施例以Colpitts类型的振荡器加以披露的同时，但是很明显，主题发明也可以应用于其他类型的振荡器，诸如Pierce振荡器、Clapp振荡器、Hartley振荡器和/或其他。

附图说明

结合附图，通过参考下面对本发明示例性实施例的描述，本发明的上述和其他特征及优点，以及实现他们的方式将变得更加清楚并且本发明将得到更好的理解，其中：

图1描述了石英晶体的电模式；

图2描述了根据主题发明的原理的示例性压控晶体振荡器的方框图；

图3是根据主题发明的原理的单晶体压控晶体振荡器的示例性实施例的电路简图；

图4是描述用于向根据主题发明的原理的单晶体压控晶体振荡器的谐振电路部分增加电容的方法的电路简图；

图5是根据主题发明的原理的双晶体(dual crystal)或孪晶体(twin crystal)压控晶体振荡器的示例性实施例的电路简图；

图6是显示对于变化的组件的示例值的图5的电路简图；

图7是描述单晶体压控晶体振荡器的电感与频率牵引的关系曲线的图；

图8是描述双晶体压控晶体振荡器的电感与频率牵引的关系曲线的图；

图9是描述双晶体压控晶体振荡器的调谐电压与频率变化(牵引)的关系曲线的图；和

图10是根据主题发明的原理的双晶体或孪晶体压控晶体振荡器的另一示例性实施例的电路简图。

相应的参考符号指出全部视图的相应部分。

具体实施方式

图1示出了被概括的指明为20的石英晶体的等效电路，并为其表明了参考符号。石英晶体的等效电路20具有第一端22和第二端24。

特别是，石英晶体的等效电路20具有由电感器26代表的电感(其可被称作“动态电感(motional inductance)”)、由电容器30代表的电容(其可被称作“动态电容(motional capacitance)”)和由电阻器28代表的电阻(由电阻28表示的机械损耗)。电感器26、电容器30和电阻器28包括一系列组件。石英晶体的等效电路20还具有由电容器32代表的并联电容。并联电容被定义为电极电容和夹持电容(holder capacitance)(也就是，包含晶体的情形)的总和。并联电容对于使晶体工作于串联谐振频率之上是非常重要的。电容器32包括并联组件。电容器32因而与串联组件并行连接。

为了便于表示各种公式和/或恒等式，可用L₁代表电感器26、用C₁代表电容器30、用R₁代表电阻器28和用C₀代表并联电容器32。

存在着两种可能的石英晶体(石英晶体的等效电路)20的工作模式：串联谐振模式和并联谐振模式。由随后标明的等式(1)、(2)、(3)给出振荡器的频率和石英晶体20的相关参数。

具体的，晶体20的串联谐振(即，串联谐振频率)fs由如下的等式(1)给出：

f_s(series resonance)＝1/(2π(L₁C₁)^1/2)                (1)。

串联谐振点是最小阻抗点。换种方式表述，就是最低的晶体阻抗存在于串联谐振频率处。

晶体20的并联谐振点(即，并联谐振频率)f_p是最大阻抗点。换种方式表述，就是最大晶体阻抗存在于并联谐振频率处。并联谐振由下面的等式(2)给出。同样还提供了等式(3)和(4)。具体的，并联谐振频率f_p由如下的等式(2)给出：

f_s(parallel resonance)＝1/(2π(L₁C₁)^1/2)         (2)

其中

C_eq＝(C₁C₀)/(C₁+C₀)；和

Q(quality factor)＝(2πf_sL₁)/R₁＝1/(2πf_sC₀R₁)    (3)

通过利用与晶体20串联的特定的负载电容(未视出)(而不是与晶体20并联的特定的负载电容，未视出)，用于并联模式工作的晶体可以在串联模式工作中被使用。可以通过适当添加并联或串联微调电容(电容器)来稍微地调节晶体20的谐振频率。

现在参照图2，其描述了根据此处讨论的主题发明的原理的、压控晶体振荡器(VCXO)的方框图，所述晶体振荡器被通常指定为40。VCXO 40具有输入端41和输出端46。输入端41表示一个物理端或类似端和在该物理端获得的输入信号。输入端41与晶体电路42相互通信。晶体电路42工作以提供谐振器结构。晶体电路42与晶体管电路44耦合。晶体管电路44工作以提供振荡器结构。晶体电路42为晶体管电路提供谐振输入。在一种形式中，振荡器结构是Colpitts振荡器，并且更具体的，是标准Colpitts振荡器的变型。但是，很明显，可以用其他类型的振荡器结构来利用本发明。输出端46耦合至晶体管电路44。输出端46表示一个物理终端或类似端和在该物理端获得的振荡器输出信号。

现在参照图3，其描述了根据本发明原理的、通常被指定为50的示例性单晶体VCXO实施例的电路简图。VCXO 50包括与晶体管电路44形式类似的晶体管电路52。晶体管电路52形成改型了的Colpitts振荡器，并具有与输出端24类似形式的输出端60。VCXO 50还包括与晶体电路42同样的晶体电路54。晶体电路54耦合至晶体管电路52。电源56耦合至晶体管电路52。

特别的，晶体管电路52包括具有反馈回路53的NPN晶体管Q₁，该反馈回路包括由可选电容的电容器C₂和C₃形成的分压器。特别的，电容器C₂耦合在晶体管Q₁的基极与晶体管Q₁的发射极之间，而电容器C₃则耦合在晶体管Q₁的发射极与地之间。反馈回路53提供足够的反馈至晶体管Q₁，以保持振荡。射极电阻R₃配备在地与电容器C₂和C₃之间的结点或节点之间。射极电阻R₃还被耦合至晶体管Q₁的发射极。

晶体管电路52还包括偏置电阻，用于控制晶体管Q₁的工作点。在图3的VCXO 50中，偏置电阻以电阻器R₁和R₂的形式出现。电阻器R₁耦合在电源56和晶体管Q₁的基极之间。电阻器R₂耦合在晶体管Q₁的基极和电阻器R₁的一个结点或节点与地之间。输出端60由耦合至晶体管Q₁的集电极的电容器C₅电容性的耦合。另外，诸如具体表现为电感器L₂和电容器C₄的LC电路的谐振电路被耦合至晶体管Q₁的集电极和输出端60(电容器C₅)。

特别的，晶体电路54包括晶体Xtal1(最好是石英晶体)，其一端被耦合至电感器Lx(电感)，并被耦合至在VCXO 50中具体表现为第一固定电容或电容器Cx和第二可变电容或电容器Cv的并联结构的可变电容58。电容器Cx和Cv被耦合至地。电感器或电感Lx配备在晶体电路54中，并将晶体Xtal1耦合至晶体管Q₁的基极。

晶体Xtal1像所有的晶体一样，具有基频。与电感Lx耦合的晶体的所述基频提供晶体的调谐或牵引。通过利用具有所选择的电感(例如Lx)和电容(例如Cx和/或Cv)的晶体的电特性，其中是电压变量的一个元件牵引该晶体。在图3的实施例中，电容Cv是可变的并可利用一个半导体结来实现，所述半导体结起可变电容器的作用。通过改变输入电压，这种结可以提供变化的电容。该可变电容起可变电抗器的作用。

Lx经过与所述电容值谐振来提供晶体的调谐的功能。因此电感值的选择是必需的。参考图7，其显示了描述与图3所示单晶体压控晶体振荡器的电感与频率牵引的关系曲线的图。从图7中可以看到，电感器Lx(或电感)在10.7MHz为小于7uH的Lx的值提供50kHz的牵引，并且例如在10.7MHz为Lx的较高值(直到33uH)提供直到接近300kHz的牵引。这提供了2.8％的牵引范围。本发明提供最小50kHz或0.46％的牵引，而不牺牲调谐线性(超过2％)和在调谐范围(在整个调谐范围上超过6dbc/hz)上变化的单边带(SSB)相位噪声。

关于VCXO 50，如果晶体Xtal1(X_e)的电抗以及电路(X)的电抗满足下述关系，则将产生振荡。

X_e＝-X即R_e＝-R                     (4)

等式(4)代表用于起动振荡器的最差的工作条件的情形。在典型和最好的工作条件下，下述的关系是有效的：

-R＞R_e                             (5)

关于图3的VCXO 50：

-R＝-g_m/ω²C₂C₃)                   (6)

其中，g_m是晶体管Q₁的互导，ω是晶体管Q₁的振荡的角频率。为想要的适当的操作而选择电容C₂和C₃，并且可根据已知的R、g_m和ω值来计算电容C₂和C₃。为想要的适当的操作而选择偏置电阻R₁和R₂，并且偏置电阻R₁和R₂可被选择用来提供想要的晶体管Q₁的工作点。电路中的电容器Cx和Cv将与晶体Xtal1或振荡器的动态电容一起控制电路的牵引范围。如果负载电容(即，Cx、Cv)的谐振频率是f₁，则f₁和f_s(频率牵引)之间的差异(忽略当前的电感)由下式给出：

Δf/f_s＝(f₁-f_s)/f_s＝[1/2(C₀/C₁)][1/(1+(C_L/C_O))]    (7)，

其中

C_L＝[(1/C₂)+(1/C₃)+(1/C_X+C_V)]^-1                    (8)。

根据本发明的一个方面，VCXO 50包括在晶体电路54中由电感器Lx代表的电感。如上面所指出的，电感(即电感器Lx)可以增加晶体电路54并从而增加VCXO 50的牵引范围。具体地说，牵引范围现在可如下的算术给出：

Δf/f_s＝(f₁-f_s)/f_s＝[1/2(C₀/C₁)][1/(1+(C_L/C_O)(1/(1-ω²L_XC_L)))]  (9)

参照图4，其描述了此处被一般指定为70的VCXO的示例性另一实施例的电路简图。VCXO 70包括和晶体管电路44类似方式的晶体管电路72。晶体管电路72形成变型的Colpitts振荡器，并具与输出端24类似方式的输出端78。VCXO 70还包括与晶体电路42类似方式的晶体电路74。晶体电路74被耦合至晶体管电路72。电源76被耦合至晶体管电路72。

特别的，晶体管电路72包括具有反馈回路73的NPN晶体管Q1，该反馈回路包括由可选电容的电容器C₂和C₃形成的分压器。特别的，电容器C₂耦合在晶体管Q₁的基极与晶体管Q₁的发射极之间，而电容器C₃则耦合在晶体管Q₁的发射极与地之间。反馈回路73提供足够的反馈至晶体管Q₁，以保持振荡。射极电阻R₃配备在地与电容器C₂和C₃之间的结点或节点之间。射极电阻R₃还被耦合至晶体管Q₁的发射极。

晶体管电路72还包括偏置电阻，用于控制晶体管Q₁的工作点。在图4的VCXO 70中，偏置电阻以电阻器R₁和R₂的形式出现。电阻器R₁耦合在电源76和晶体管Q₁的基极之间。电阻器R₂耦合在晶体管Q₁的基极和电阻器R₁的一个结点或节点与地之间。输出78由耦合至晶体管Q₁的集电极的电容器C₅电容性的耦合。另外，诸如具体表现为电感器L₁和电容器C₄的LC电路的振荡回路被耦合至晶体管Q₁的集电极和输出60(电容器C5)。

特别的，晶体电路74包括晶体Xtal1(最好是石英晶体)，其一端被耦合至与晶体管Q₁的基极相耦合的电感(电感器Lx)，并被耦合至在晶体电路74中具体表现为第一固定电容或电容器Ca与第二固定电容或电容器Cb的串联结构的可变电容80，所述电容或电容器Cb可被选择性的接入或脱离与电容器Ca的串联耦合。电容器Cb被耦合至地或和耦合在晶体管(开关)Q₂的集电极和发射极之间。这样，可通过晶体管Q₂来导通和/或断开电容器Cb。当通过施加到晶体管Q₂的基极的输入信号(例如，被调制的输入)来使晶体管Q₂截止时，可变电容成为电容器Ca和Cb的串联等效物。当通过施加到晶体管Q₂的基极的输入信号(例如，被调制的输入)来使晶体管Q₂导通时，可变电容成为电容器Ca。调制随后可被施加在晶体管Q₂的输入端，从而使振荡器成为频移键控(FSK)类型调制器或低功率发射机。

很明显，图4的电感器Lx(电感)以与图3的电感(电感器Lx)相同或相似的方式运行。在图4中，用所提供的值，VCXO 70在-9dbm的功率输出提供10.625MHz的最大频率和10.618MHz的最小频率。

相对于上面的等式(3)和图4的VCXO 70，电容现在变为：

C_L＝[(1/C₂)+(1/C₃)+(1/C_X)]^-1

其中，Cx是Ca、Cb的函数，并且晶体管Q₂输出电容Cce。当晶体管Q₂完全导通时，Cx＝Ca。当晶体管Q₂断开时，Cx变为：

C_x＝[(1/C_a)+(1/(C_b+C_ce))]-1＝[(1/C_a)+(1/C_b)]^-1如果Cb＞＞Cce    (10)可通过Ca、Cb的适当选择来适当的控制频率偏移。

现在参照图5，其描述了被一般指定为90的示例性的和基本的VCXO的电路简图。VCXO 90包括相同于晶体管电路44的晶体管电路92。晶体管电路92形成变型的Colpitts振荡器，并具有相同于输出24的输出96。VCXO 90还包括相同于晶体电路42的晶体电路94。晶体电路94被耦合至晶体管电路92。五(5)伏电压的电源被耦合至晶体管电路92。

在一种形式中，晶体管电路92包括NPN晶体管Q₁和反馈回路93，该反馈回路包括由电容器C₁₁和C₁₃形成的分压器。具体地说，电容器C₁₁和C₁₃串联耦合，从而使电容器C₁₁耦合至晶体管Q₁的基极，而电容器C₁₃则耦合至地。在电容器C₁₁和C₁₃的结或节点之间提供电阻R₇。射极电阻R₅被耦合至电阻器R₇和晶体管Q₁的发射极，还被耦合至地。电容器C₁₁和/或C₁₃的值的改变提供了不同的工作特性。电容器C₁₁和/或C₁₃因而可被用来调谐VCXO 90。

输出端96由耦合至晶体管Q₁的集电极的电容器C₁₂电容性的耦合。另外，诸如具体表现为电阻器R₄和/或电阻器R₆和电容器C₉的RC电路的滤波器被耦合至晶体管Q₁的集电极和晶体管Q₁的基极。

特别的，晶体电路94包括双晶体或孪晶体。具体地说，晶体电路94包括具有第一谐振子结构100的第一谐振结构98，和具有第二谐振子结构106的第二谐振结构104。第一谐振子结构100包括由其电图解等效物所代表的第一晶体102。第二谐振子结构106可具有附加的或“de-Q’ing”网络或电路110(此处显示为与电阻器R₃并联的电容器C₆，全部与电感器L₅串联)。第一谐振结构100包括与晶体102串联的电感(电感器)L₂，而第二谐振结构104包括与晶体108串联的电感(电感器)L₄。电感器L₂和L₄与固定电容器C₇共同耦合在一个节点。电容器C₇与可变电容器Cv串联耦合。附加电路110响应于第二谐振结构104而提供调谐的线性化。这可通过减少“Q(品质因数)”或de-Q晶体来实现。特别的，电容Cv的改变使第二谐振结构104的频率变为线性或更加线性。换种方式表述，使电容Cv的值变化的电压的变化(未示出)引起振荡器频率(Δf)成比例(线性)的变化。

电感L2的变化提供谐振结构100/晶体102的调谐，而电感L₄的变化提供谐振结构104/晶体108的调谐。另外，固定电容器值的变化和可变电容器的可调谐性提供了VCXO的牵引范围的改变。

第一和第二谐振结构98和104是并联的，而整体大谐振结构115的一端耦合至晶体管Q₁的基极，并耦合至串联电容C₇和C_v。

图5的双晶体振荡器90与上面示出的宽带VCXO单晶体实施例相似。对于双晶体振荡器90，第一和第二晶体两者都被选择作为并联谐振晶体。电感L₂和L₄是两个串联的电感，可以被单独的串联添加到各自的晶体(即L₂与Xtal1以及L₄与Xtal2)，从而改善各单独晶体的牵引范围。网络或微调电路110可经过晶体108插入，以线性化调谐响应(即，使谐振子结构106的频率对电容器Cv的变化呈线性响应)。以和在单晶体VCXO中相似的方式，通过电容器Cv的变化实现整体调谐。

具体地说，网络100和106在例如10.63MHz和10.76MHz的不同的频率调谐。电容器C₃(电容)在网络100和106之间提供相对于网络106的90°的相移，从而当网络100处于其最低阻抗时，网络106处于其最高阻抗，并且反之亦然。这确保了网络100和106两者的交互作用最小。电感器L₂消去电容器C₂的作用，通过C₇、Cv和L₃的变化来改善网络100的可调谐性。如果没有网络R₃、C₆和L₅(电路110)，谐振电路100和106趋向于具有会影响调谐线性的锐调谐特性。电路110有效的将晶体108的“Q”减少大约4-5的因数。典型的晶体具有值为2000的Q。电路110的应用将电路106的Q减少至400-500之间。这种Q的减少有助于当Cv变化时，无中断或突变的从网络100跃迁至网络106。用当前结构还可能实现如图9所示的超过2-3％的调谐线性，而不必求助于使用复杂的补偿电路。

关于主题VCXO的应用，为了将ssb(单边带)相位噪声特性保持在调谐范围的较低和较高端，在网络100和106两者中(即，电路的两个“臂(arm)”)使用两个分开的串联电感器L₂和L₄，从而分别消去电容器C₂和C₅作用。对于VCXO90的测定的SSB相位噪声的较低端是-145dbc/hz，较高端是-139dbc/hz，给出6dbc/hz的差异。

参照图6，描述了图5的双晶体振荡器90，其具有为各种组件而显示的示例值。应当强调的是这些值是示例性的。同样的，也可以取决于选定的晶体102和108、选定的晶体管Q1和其他组件来使用其他的值。

图7描述了被一般指定为120的电感Lx与用于对图3实施例所示单晶体进行牵引的频率之间的关系曲线图。可以看出，频率可以利用从1到13μH的电感而从大约50KHz移动到大约300KHz(250KHz的范围)。

图7示出了相对于所述外部串联电感Lx的值的频率牵引特性。可以看出，通过控制这些电感器的值，调谐范围可被增加或减少。Lx电感值的特定范围取决于晶体情形(case)电阻C₀₁、C₀₂。对于如在用于网络100或106的晶体中的一个的原型中使用的HC49晶体，C₀₁为大约7皮法(pf)，而对于如在用于网络100或106的其他晶体中的一个的原型中使用的HC18晶体，C₀₂为大约5皮法。频率调谐范围可被量化为每增加一个微亨电感约25KHz。

图8描述了通常被指定为130的图，其分别示出了对于单晶体或双晶体振荡器(VCXO)具有相等的频率牵引值的成对电容C₂、C₃(图3和4)或成对电容C₁₁、C1₃(图5和6)的作用。可以看出，利用从1变化到248pf的电容，相应成对电容中的每一个电容的频率可以从大约60KHz移动到140KHz(80KHz的范围)。

沿着与如上所述具有串联电感的单晶体中类似的相似线展开，上述双晶体或孪晶体实施例的牵引范围可以用下述的等式计算得出：

$\frac{\mathrm{\Δf}}{f_c}=\frac{f_l-f_h}{f_c}=\[\frac{1}{2}\left(\frac{C01}{C11}\right)\]\[\frac{1}{1+\frac{\mathrm{CL}}{\mathrm{CO}1}\{1-{\mathrm{\ω}}^2\mathrm{Lx}1\mathrm{CL}{\}}^{-1}}\]+\[\frac{1}{2}\left(\frac{C02}{C12}\right)\]\[\frac{1}{1+\frac{\mathrm{CL}}{\mathrm{CO}2}\{1-{\mathrm{\ω}}^2\mathrm{Lx}2\mathrm{CL}{\}}^{-1}}\]---\left(13\right)$

其中C₀₁是第一晶体的并联电容，C₁₁是第一晶体的串联电容，C_L是负载电容，C₀₂是第二晶体的并联电容，C₁₂是第二晶体的串联电容以及ω是谐振电路的谐振频率，并且L₂和L₄是与每个晶体串联的电感。用下列各晶体的电容和电感值进行仿真：

C₀₁＝2.5pf；

C₀₂＝2.5pf；

C₁₁＝0.03pf；

C₁₂＝0.03pf；

L₁＝0.08H；和

L₂＝0.08H；

在图9中描绘出了仿真的结果。图9描述了通常指定为140的、调谐电压(乘以10)与频率改变(MHz)的关系曲线图。可以看出，作为从1伏到4伏的调谐电压的结果，频率改变可以从大约10.63MHz移动到10.76MHz，所述调谐电压以未示出的方式来改变电容器Cv的值。图表140示出了振荡器频率中128KHz的变化。这相应于最小值百分之1.2的频率牵引。

现在参照图10，其描述了主体发明的另一个示例实施例。特别的，其描述了通常被指定为150的VCXO。通常，VCXO 150是在反馈回路中具有并联放置的双晶体及串联的电感(电感器)和电压可变电容(电容器)的双晶体或孪晶体VCXO。通常，VCXO 150具有两个并联配置的晶体，这两个晶体与固定电感L₁、电阻R₁和可变电容C₃串联连接到地。可变电容C₃由电压可变电容器C₂分路，以提供电路的电可调谐性。同样，VCXO 150工作以在宽牵引范围上提供稳定的频率输出。

具体地说，VCXO包括晶体电路142和晶体管电路144。晶体和/或晶体电路/逻辑142包括由晶体谐振结构154和调谐或谐振电路160形成的主谐振结构152。晶体谐振结构154包括并联配置的第一晶体Xtal1和第二晶体Xtal2。晶体谐振结构154的一端耦合至晶体管Q₂的基极，另一端耦合至调谐结构160。调谐结构160包括电感(如电感器L₁)和电阻(如电阻器R₁)。从调谐电压输入162注入的调谐电压被输入至调谐电路160。调谐电路160的谐振频率的整体值应当与晶体谐振结构154的谐振频率相匹配。这一复合网络将谐振并允许晶体管Q₂的基极的低阻抗。利用R₁和L₁实现系统的牵引。R₁和L₁同C₃和/或晶体的内部寄生电容一起形成谐振电路。

另外，VCXO 150的晶体管电路144包括形成Colpitts振荡器的NPN晶体管Q₂。通过电容器C₄和C₅(反馈网络)来决定电压反馈比率，所述电容器C₄和C₅典型的具有相同的值。晶体管和/或晶体管电路/逻辑144的输出被提供至调节电路/逻辑164。调节电路/逻辑164通过晶体管C₆电容性的耦合晶体管Q₂输出。该输出被FET F₂及其相关的放大器电路/逻辑所缓冲。FET F₂及其相关的放大器电路/逻辑提供输出168。

对通过调节反馈电容器值和串联电感而成为可能的可调谐性改善进行分析。通过利用具有相反温度特性的FET器件偏置所述晶体管，对双极的晶体管提供温度补偿。现有技术VCXO的一般可调谐性大约为F₀的0.05％，而主体发明为大约F₀的1.2％，调谐范围改善了24倍。

在一种方式中，VCXO 150提供对于振荡器的温度补偿。特别的，根据主体发明的一个实施例，通过利用FET电流源166以偏置振荡器的双极晶体管来实现在各种温度范围(例如，-20°至+55°)上的VCXO的工作稳定性。由于FET和双极晶体管具有相反的温度特性，整体系统将达到温度范围上的稳定性能的目标。FET偏置电路166是一个恒定电流源。FET偏置电路另外提供随温度的电压的改变，这种改变与晶体管Q₂的随温度的电压的改变是相反的。所述电路是互补的，从而为其工作提供帮助。

主题VCXO的性能的稳定(输出级别和/或光谱特性)，可以利用电容器C₆(例如2-3pf)使VCXO的输出被电容性的耦合，并随后由FET放大器电路(F₂)缓冲。这为VCXO提供了足够的隔离，从而输出频率和光谱性质在变化的负载条件上保持相对稳定。

主题VCXO能够牵引10MHz的晶体超过100KHz。关于晶体谐振结构的电感和电容的变化值进行了测试。测试表明用10μH的电感和440pf的电容(每一个为220pf的串联电容)，可以达到非常稳定的结果。随着电感增加至12μH，可以增加可调谐性。关于单晶体VCXO实现，主题双晶体有比传统的单晶体实现好得多的可调谐性。使用两个晶体，并将电感从6μH改变至12μH，对于从50KHz到275KHz的振荡器有改善的可调谐性。使用单个晶体，典型的仅能获得2-3KHz的牵引范围。当图4的反馈电容C₂、C₃被选定为220pf，基极至发射极反馈电阻R₂被选定为81Kohms，并且串联电感Lx为10μH时，发现单晶体谐振结构的频率牵引范围被从50KHz改善至140KHz。18Kohms电阻器R₁最好被用作经过L₁的分路，以确保在工作范围上的平稳的可调谐性。

尽管已将本发明描述为具有优选设计，但可以在所公开的精神和范围内对本发明做进一步的修改。本申请因此试图覆盖利用本发明的总原则的、任何适应性的变化和使用。此外，本申请试图覆盖作为在本领域的已知或惯例之内的对本公开的违背，所述本领域的已知或惯例是本发明所允许的并在附加权利要求书的限制之内。

权利要求书

(按照条约第19条的修改)

1.一种压控晶体振荡器，包括：

第一晶体；

与所述第一晶体并联配置的第二晶体；

与所述第一晶体相关的第一电感；

与所述第二晶体相关的第二电感；

晶体管电路，其与所述第一和第二晶体相互通信，并工作以输出振荡的信号。

2.如权利要求1所述的压控晶体振荡器，其中，所述第一电抗包括第一电感，并且所述第二电抗包括第二电感。

3.如权利要求1所述的压控晶体振荡器，其中，所述第一电感与所述第一晶体串联配置，并且所述第二电感与所述第二晶体串联配置，所述第一和第二晶体以及所述第一和第二电感形成晶体谐振结构。

4.如权利要求3所述的压控晶体振荡器，还包括与所述晶体谐振结构串联配置的第三电抗。

5.如权利要求3所述的压控晶体振荡器，还包括与所述晶体谐振结构串联配置的电容。

6.如权利要求5所述的压控晶体振荡器，其中，所述电容是可变的。

7.如权利要求3所述的压控晶体振荡器，还包括与所述第二晶体并联配置的谐振电路。

8.一种压控晶体振荡器，包括：

晶体谐振器装置，其具有并联配置的第一晶体和第二晶体，用以提供晶体振荡信号；

第一电抗装置，包含与所述第一晶体相关的第一电感，该第一电感用于调谐所述的第一晶体；

第二电抗装置，包含与所述第二晶体相关的第二电感，该第二电感用于调谐所述的第二晶体；

与所述晶体谐振器相互通信的晶体管装置，用于响应所述晶体振荡信号而输出振荡信号。

9.如权利要求8所述的压控晶体振荡器，其中所述第一电抗装置包括第一电感，并且所述第二电抗装置包括第二电感。

10.如权利要求8所述的压控晶体振荡器，其中，所述第一电抗与所述第一晶体串联，和所述第二电感与所述第二晶体串联。

11.如权利要求10所述的压控晶体振荡器，还包括第三电抗装置，该第三电抗装置包含与所述晶体谐振器装置串联配置的第三电容。

12.如权利要求11所述的压控晶体振荡器，其中，所述第三电抗包括电容。

13.如权利要求12所述的压控晶体振荡器，其中，所述电容是可变的。

14.如权利要求12所述的压控晶体振荡器，还包括与所述第二晶体并联的谐振电路装置，用于线性化调谐应所述晶体谐振器装置的响应。

15.一种受控的晶体振荡器，包括：

第一晶体；

耦合至所述第一晶体的晶体管，提供用于产生输出振荡信号的正反馈；

耦合至所述第一晶体的可变电抗，用于当在所述可变电抗中产生相应改变时，在所述振荡信号的频率中产生改变；和

耦合在谐振电路中的第一电感，所述电路包括所述可变电容和具有被选择相对所述振荡信号的频率提供至少0.4％牵引范围的值的第一晶体。

16.如权利要求15所述的受控的晶体振荡器，还包括经过所述第一电感耦合到所述第一晶体并包括在所述谐振电路中的第二晶体。

17.如权利要求16所述的受控的晶体振荡器，还包括耦合至所述第一晶体的能量损耗阻抗，用于减少所述第一晶体的Q特性，其中，所述第一电感将所述第二晶体与所述能量损耗阻抗割离开。

18.如权利要求16所述的受控的晶体振荡器，其中，所述可变电抗包括耦合至所述第一和第二晶体之间的结端的可变电容。

19.如权利要求16所述的受控的晶体振荡器，还包括耦合至所述第二晶体的第二电感，其中所述可变电抗被耦合至所述第一和第二电感之间的结端。

20.一种受控的晶体振荡器，包括：

第一晶体；

第二晶体，耦合至所述第一晶体以形成谐振电路；

耦合至所述谐振电路的晶体管，提供用于产生输出振荡信号的正反馈；

耦合至所述第一晶体的可变电抗，用于当在所述可变电抗中产生相应改变时，在所述振荡信号的频率中产生改变；和

在所述谐振电路中耦合至所述第一晶体的能量损耗阻抗，用于减少所述第一晶体的Q特性从而增加所述振荡器的牵引范围；和

耦合在所述谐振电路中的阻抗，用于将所述第二晶体与所述第一晶体和所述能量损耗阻抗中的一个相隔离，以减少所述能量损耗阻抗对所述第二晶体的Q特性的影响。

21.如权利要求20所述的受控的晶体振荡器，其中所述阻抗包括第一电感。

22.如权利要求21所述的受控的晶体振荡器，其中所述可变电抗包括耦合至所述第一和第二晶体之间的结端的可变电容。

23.如权利要求21所述的受控的晶体振荡器，还包括耦合至所述第二晶体的第二电感，其中所述可变电抗被耦合至所述第一和第二电感之间的结端。

Claims (23)

1.一种压控晶体振荡器，包括：

第一晶体；

与所述第一晶体并联配置的第二晶体；

与所述第一晶体相关的第一电抗；

与所述第二晶体相关的第二电抗；

晶体管电路，其与所述第一和第二晶体进行通信，并工作以输出振荡信号。

2.如权利要求1所述的压控晶体振荡器，其中，所述第一电抗包括第一电感，并且所述第二电抗包括第二电感。

3.如权利要求2所述的压控晶体振荡器，其中，所述第一电感与所述第一晶体串联，并且所述第二电感与所述第二晶体串联，所述第一和第二晶体以及所述第一和第二电感形成晶体谐振结构。

4.如权利要求3所述的压控晶体振荡器，还包括与所述晶体谐振结构串联的第三电抗。

5.如权利要求4所述的压控晶体振荡器，其中，所述第三电抗包含一个电容。

6.如权利要求5所述的压控晶体振荡器，其中，所述电容是可变的。

7.如权利要求3所述的压控晶体振荡器，还包括与所述第二晶体并联的谐振电路。

8.一种压控晶体振荡器，包括：

晶体谐振器装置，其具有并联配置的第一晶体和第二晶体，用以提供晶体振荡信号；

与所述第一晶体相关的第一电抗装置，用于调谐所述的第一晶体；

与所述第二晶体相关的第二电抗装置，用于调谐所述的第二晶体；

与所述晶体谐振器进行通信的晶体管装置，用于响应于所述晶体振荡信号而输出振荡信号。

9.如权利要求8所述的压控晶体振荡器，其中所述第一电抗装置包括第一电感，并且所述第二电抗装置包括第二电感。

10.如权利要求9所述的压控晶体振荡器，其中所述第一电抗被配置成与所述第一晶体串联，和所述第二电感被配置成与所述第二晶体串联。

11.如权利要求10所述的压控晶体振荡器，还包括与所述晶体谐振器装置串联配置的第三电抗。

12.如权利要求11所述的压控晶体振荡器，其中所述第三电抗包括电容。

13.如权利要求12所述的压控晶体振荡器，其中所述电容是可变的。

14.如权利要求3所述的压控晶体振荡器，还包括与所述第二晶体并联配置的谐振电路装置，用于线性调谐所述晶体谐振器装置的响应。

15.一种受控的晶体振荡器，包括：

第一晶体；

耦合至所述第一晶体的晶体管，提供用于产生输出振荡信号的正反馈；

耦合至所述第一晶体的可变电抗，用于当在所述可变电抗中产生相应改变时，在所述振荡信号的频率中产生改变；和

耦合在谐振电路中的第一电感，所述谐振电路包括可变电容和具有被选择相对所述震荡信号的频率提供至少0.4％的牵引范围的值的所述第一晶体。

16.如权利要求15所述的受控的晶体振荡器，还包括经过所述第一电感耦合导所述第一晶体并比较在所述谐振电路中的第二晶体。  。

17.如权利要求16所述的受控的晶体振荡器，还包括耦合至所述第一晶体的能量损耗阻抗，用于减少所述第一晶体的Q特性，其中所述第一电感将所述第二晶体与所述能量损耗阻抗隔离开。

18.如权利要求16所述的受控的晶体振荡器，其中所述可变电抗包括耦合至所述第一和第二晶体之间的连接端的可变电容。

19.如权利要求16所述的受控的晶体振荡器，还包括耦合至所述第二晶体的第二电感，其中所述可变电抗被耦合至所述第一和第二电感之间的一个结端。

20.一种受控的晶体振荡器，包括：

第一晶体；

第二晶体，耦合至所述第一晶体以形成谐振电路；

耦合至所述谐振电路的晶体管，提供用于产生输出振荡信号的正反馈；

耦合至所述第一晶体的可变电抗，用于当在所述可变电抗中产生相应改变时，在所述振荡信号的频率中产生改变；和

在所述谐振电路中耦合至所述第一晶体的能量损耗阻抗，用于减少所述第一晶体的Q特性从而增加所述振荡器的牵引范围；和

耦合在所述谐振电路中的阻抗，用于将所述第二晶体与所述第一晶体和所述能量损耗阻抗中的一个隔离开，以减少所述能浪损耗阻抗对所述第二晶体的Q特性的影响。

21.如权利要求20所述的受控的晶体振荡器，其中所述阻抗包括第一电感。

22.如权利要求21所述的受控的晶体振荡器，其中所述可变电抗包括耦合至所述第一和第二晶体之间的一个结端的可变电容。

23.如权利要求21所述的受控的晶体振荡器，还包括耦合至所述第二晶体的第二电感，其中所述可变电抗被耦合至所述第一和第二电感之间的一个结端。

Images