KR102469133B1 - 지연 회로 - Google Patents

지연 회로 Download PDF

Info

Publication number
KR102469133B1
KR102469133B1 KR1020180026780A KR20180026780A KR102469133B1 KR 102469133 B1 KR102469133 B1 KR 102469133B1 KR 1020180026780 A KR1020180026780 A KR 1020180026780A KR 20180026780 A KR20180026780 A KR 20180026780A KR 102469133 B1 KR102469133 B1 KR 102469133B1
Authority
KR
South Korea
Prior art keywords
phase difference
clock
delay
difference detector
input signal
Prior art date
Application number
KR1020180026780A
Other languages
English (en)
Other versions
KR20190105961A (ko
Inventor
정인화
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180026780A priority Critical patent/KR102469133B1/ko
Priority to US16/196,279 priority patent/US10644707B2/en
Priority to CN201811609761.1A priority patent/CN110246529B/zh
Publication of KR20190105961A publication Critical patent/KR20190105961A/ko
Application granted granted Critical
Publication of KR102469133B1 publication Critical patent/KR102469133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

지연 회로는, 입력 신호를 지연시켜 출력 신호를 생성하는 가변 지연 라인; 상기 입력 신호와 제1클럭의 위상 차이를 감지하는 제1위상 차이 감지기; 상기 출력 신호와 제2클럭의 위상 차이를 감지하는 제2위상 차이 감지기; 및 상기 제1위상 차이 감지기의 감지 결과와 상기 제2위상 차이 감지기의 감지 결과에 응답해 상기 가변 지연 라인의 지연값을 조절하는 제어 회로를 포함할 수 있다.

Description

지연 회로 {DELAY CIRCUIT}
본 특허 문헌은 신호를 지연시키는 지연 회로에 관한 것이다.
각종 집적회로 칩들 내에서는 신호를 지연시키기 위한 다양한 종류의 지연 회로들이 사용되고 있다.
지연 회로들 중에서는 입력된 신호를 원하는 위상만큼 지연시켜야 하는 지연 회로들이 존재한다. 예를 들어, 메모리 콘트롤러에서는 메모리로부터 전달받은 데이터 스트로브 신호를 클럭 기준 90도의 위상만큼 지연시켜 사용하는 경우에, 메모리 콘트롤러에는 데이터 스트로브 신호를 90도의 위상만큼 지연하기 위한 지연 회로가 필요하게 된다. 그런데 일반적인 지연 회로를 이용해 입력 신호를 지연시킬 경우에 집적회로 칩 내부의 PVT (Process, Voltage and Temperature) 변화에 따라 지연량이 변하게 되어 원하는 위상만큼 입력 신호를 지연시키기가 어렵다. 이에 PVT 변화에도 목표로 하는 위상만큼 입력신호를 지연시키는 지연 회로가 요구된다.
본 발명의 실시예들은, 지연 회로의 지연값을 목표 값으로 조절하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 지연 회로는, 입력 신호를 지연시켜 출력 신호를 생성하는 가변 지연 라인; 상기 입력 신호와 제1클럭의 위상 차이를 감지하는 제1위상 차이 감지기; 상기 출력 신호와 제2클럭의 위상 차이를 감지하는 제2위상 차이 감지기; 및 상기 제1위상 차이 감지기의 감지 결과와 상기 제2위상 차이 감지기의 감지 결과에 응답해 상기 가변 지연 라인의 지연값을 조절하는 제어 회로를 포함할 수 있다.
상기 제1클럭과 상기 제2클럭은 상기 가변 지연 라인의 목표 지연값 만큼의 위상 차이를 가질 수 있다.
본 발명의 실시예들에 따르면, 지연 회로의 지연값을 목표 값으로 조절할 수 있다.
도 1은 본 발명의 일실시예에 따른 지연 회로의 구성도.
도 2는 입력 신호(IN)와 제1클럭(ICK) 및 출력 신호(IN_90)와 제2클럭(QCK)을 도시한 타이밍도.
도 3은 도 1의 지연 회로(110)의 목표 지연값이 제1클럭(ICK)을 기준으로 180도의 위상인 경우를 도시한 도면.
도 4는 도 3의 입력 신호(IN)와 제1클럭(ICK) 및 출력 신호(IN_180)와 제2클럭(IBCK)을 도시한 타이밍도.
도 5는 도 1의 제1위상 차이 감지기(121)의 일실시예 구성도.
도 6은 도 5의 제1위상 차이 감지기(121)의 동작을 도시한 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 지연 회로의 구성도이다.
도 1을 참조하면, 지연 회로(100)는 가변 지연 라인(110), 제1위상 차이 감지기(121), 제2위상 차이 감지기(122) 및 제어 회로(130)를 포함할 수 있다.
가변 지연 라인(110)은 입력 신호(IN)를 지연시켜 출력 신호(IN_90)를 생성할 수 있다. 가변 지연 라인(110)의 지연값은 지연 코드(DCODE<0:N>)에 따라 조절될 수 있다. 도 1의 실시예에서는 가변 지연 라인(110)의 목표 지연값은 제1클럭(ICK)을 기준으로 90도의 위상만큼 이라고 가정하기로 한다. 여기서 입력 신호(IN)는 주기파일 수 있으며, 입력 신호(IN)의 주기는 제1클럭(ICK)의 주기와 동일할 수 있다.
제1위상 차이 감지기(121)는 입력 신호(IN)와 제1클럭(ICK)의 위상 차이를 감지해 그 결과를 제1코드(CODE1<1:4>)로 출력할 수 있다. 상세하게, 제1위상 차이 감지기(121)는 입력 신호(IN)의 라이징 에지(rising edge)와 제1클럭(ICK)의 라이징 에지 간의 위상 차이를 감지할 수 있다.
제2위상 차이 감지기(122)는 출력 신호(IN_90)와 제2클럭(QCK)의 위상 차이를 감지해 그 결과를 제2코드(CODE2<1:4>)로 출력할 수 있다. 상세하게, 제2위상 차이 감지기(122)는 출력 신호(IN_90)의 라이징 에지와 제2클럭(QCK)의 라이징 에지 간의 위상 차이를 감지할 수 있다. 여기서 제2클럭(QCK)과 제1클럭(ICK)의 위상 차이는 가변 지연 라인(110)의 목표 지연값과 동일할 수 있다. 제1위상 차이 감지기(121)와 제2위상 차이 감지기(122) 각각은 타임-투-디지털 컨버터(time-to-digital converter)일 수 있다. 제1코드(CODE1<1:4>)와 제2코드(CODE2<1:4>)는 측정된 위상 차이가 클수록 0의 값을 더 많이 가지고 위상 차이가 작을 수록 1의 값을 더 많이 가질 수 있다.
제어 회로(130)는 제1코드(CODE1<1:4>)와 제2코드(CODE2<1:4>)에 응답해 가변 지연 라인(110)의 지연값을 조절할 수 있다. 도 2는 입력 신호(IN)와 제1클럭(ICK) 및 출력 신호(IN_90)와 제2클럭(QCK)을 도시한 타이밍도이다. 도 2의 tA는 입력 신호(IN)와 제1클럭(ICK)의 위상 차이를 나타내는데, 제1코드(CODE1<1:4>)가 바로 이 값(tA)을 나타낸다. 도 2의 tB는 출력 신호(IN_90)와 제2클럭(QCK)의 위상 차이를 나타내는데, 제2코드(CODE2<1:4>)가 바로 이 값(tB)을 나타낸다. tA > tB인 경우에는, 즉 CODE1<1:4>의 0의 개수가 CODE2<1:4>)의 0의 개수보다 많은 경우에는, 가변 지연 라인(119)의 지연값이 목표 지연값보다 작다는 것을 의미하므로, 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 늘려 가변 지연 라인(110)의 지연값을 늘릴 수 있다. tA < tB인 경우에는, 즉 CODE1<1:4>의 1의 개수가 CODE2<1:4>의 1의 개수보다 많은 경우에는, 가변 지연 라인(110)의 지연값이 목표 지연값보다 크다는 것을 의미하므로, 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 줄여 가변 지연 라인(110)의 지연값을 줄일 수 있다. tA = tB인 경우에는, 즉 CODE1<1:4> = CODE2<1:4>인 경우에는, 가변 지연 라인(110)의 지연값이 목표 지연값과 동일하다는 것을 의미하므로 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 그대로 유지할 수 있다.
도 1의 지연 회로(100)에서는 입력 신호(IN)와 제1클럭(ICK) 간의 위상 차이와 출력 신호(IN_90)와 제2클럭(QCK) 간의 위상 차이가 동일해질 수 있도록 가변 지연 라인(110)의 지연값이 조절되므로, 가변 지연 라인(110)이 목표 지연값과 동일한 지연값을 가질 수 있다.
도 3은 도 1의 지연 회로(110)의 목표 지연값이 제1클럭(ICK)을 기준으로 180도의 위상인 경우를 도시한 도면이다. 도 3에서의 출력 신호(IN_180)는 입력 신호(IN)에서 180도의 위상 만큼 지연된 신호이므로 IN_180으로 표기했다. 또한, 도 3에서는 제2위상 차이 감지기(122)로 입력되는 제2클럭(IBCK)으로 IBCK가 사용되었는데, 제2클럭(IBCK)은 제1클럭(ICK)과 180도의 위상 차이를 가지는, 즉 제1클럭(ICK)을 반전한, 클럭일 수 있다.
도 4는 도 3의 입력 신호(IN)와 제1클럭(ICK) 및 출력 신호(IN_180)와 제2클럭(IBCK)을 도시한 타이밍도이다. 도 4의 tA는 입력 신호(IN)와 제1클럭(ICK)의 위상 차이를 나타내는데, 제1코드(CODE1<1:4>)가 바로 이 값(tA)을 나타낸다. 도 4의 tB는 출력 신호(IN_180)와 제2클럭(IBCK)의 위상 차이를 나타내는데, 제2코드(CODE2<1:4>)가 바로 이 값(tB)을 나타낸다. tA > tB인 경우에는, 즉 CODE1<1:4>의 0의 개수가 CODE2<1:4>)의 0의 개수보다 많은 경우에는, 가변 지연 라인(110)의 지연값이 목표 지연값보다 작다는 것을 의미하므로, 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 늘려 가변 지연 라인(110)의 지연값을 늘릴 수 있다. tA < tB인 경우에는, 즉 CODE1<1:4>의 1의 개수가 CODE2<1:4>의 1의 개수보다 많은 경우에는, 가변 지연 라인(119)의 지연값이 목표 지연값보다 크다는 것을 의미하므로, 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 줄여 가변 지연 라인(110)의 지연값을 줄일 수 있다. tA = tB인 경우에는, 즉 CODE1<1:4> = CODE2<1:4>인 경우에는, 가변 지연 라인(110)의 지연값이 목표 지연값과 동일하다는 것을 의미하므로 제어 회로(130)는 지연 코드(DCODE<0:N>)의 값을 그대로 유지할 수 있다.
도 5는 도 1의 제1위상 차이 감지기(121)의 일실시예 구성도이다. 제2위상 차이 감지기(122)도 도 5와 동일하게 구성될 수 있다.
도 5를 참조하면, 제1위상 차이 감지기(121)는 다수의 지연 라인들(510_1_510_4)과 다수의 D 플립플롭들(520_1~520_4)을 포함할 수 있다.
다수의 지연 라인들(510_1~510_4)은 직렬로 연결되며, 제1클럭(ICK)을 순차적으로 지연시켜, 지연된 클럭들(D1~D4)을 생성할 수 있다.
다수의 D 플립플롭들(520_1~520_4)은 클럭 단자에 지연된 클럭들(D1~D4)을 입력받고, D 단자에 입력 신호(IN)를 입력받고, Q 단자로 제1코드(CODE1<1:4>)를 출력할 수 있다. 따라서 D 플립플롭들(520_1~520_4)은 지연된 클럭들(D1~D4)의 라이징 에지에서 입력 신호(IN)를 샘플링하고, 샘플링된 결과를 제1코드(CODE1<1:4>)로 출력할 수 있다.
도 6은 도 5의 제1위상 차이 감지기(121)의 동작을 도시한 타이밍도이다. 도 6을 참조하면, 지연된 클럭들(D1~D4)의 라이징 에지에서 입력 신호(IN)가 샘플링되어 제1코드(CODE1<1:4>)가 생성되는 것을 확인할 수 있다. 입력 신호(IN)와 제1클럭(ICK)의 위상 차이(tA)가 클수록 제1코드(CODE1<1:4>)에서 0의 개수가 증가할 수 있다. 도 6의 경우에는 제1코드(CODE1<1:4>)에서 2비트(CODE1<1:2>)가 0의 값을 가지는 것을 확인할 수 있다.
상기한 실시예들에서는 제1코드(CODE1<1:4>)가 4비트인 것으로 예시해 지연 라인들(510_1~510_4) 및 D 플립플롭들(520_1~520_4)의 개수가 4개인 것으로 예시했으나, 제1코드의 비트수가 늘아나거나 줄어들면 이에 따라 지연 라인들 및 D 플립플롭들의 개수가 늘어나거나 줄어들 수도 있음은 당연하다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 지연 회로 110: 가변 지연 라인
121: 제1위상 차이 감지기 122: 제2위상 차이 감지기
130: 제어 회로

Claims (7)

  1. 입력 신호를 지연시켜 출력 신호를 생성하는 가변 지연 라인;
    상기 입력 신호와 제1클럭의 위상 차이를 감지하는 제1위상 차이 감지기;
    상기 출력 신호와 제2클럭의 위상 차이를 감지하는 제2위상 차이 감지기; 및
    상기 제1위상 차이 감지기의 감지 결과와 상기 제2위상 차이 감지기의 감지 결과에 응답해 상기 가변 지연 라인의 지연값을 조절하는 제어 회로를 포함하고,
    상기 제1클럭과 상기 제2클럭은 상기 가변 지연 라인의 목표 지연값 만큼의 위상 차이를 가지는
    지연 회로.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어 회로는
    상기 입력 신호와 상기 제1클럭의 위상 차이가 상기 출력 신호와 상기 제2클럭의 위상 차이보다 큰 경우에, 상기 가변 지연 라인의 지연값을 늘리고,
    상기 출력 신호와 상기 제2클럭의 위상 차이가 상기 입력 신호와 상기 제1클럭의 위상 차이보다 큰 경우에, 상기 가변 지연 라인의 지연값을 줄이는
    지연 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1위상 차이 감지기와 상기 제2위상 차이 감지기 각각은
    타임-투-디지털 컨버터(time-to-digital converter)를 포함하는
    지연 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1위상 차이 감지기는
    제1클럭을 순차적으로 지연시켜 제1-1 내지 제1-M클럭(M은 2이상의 정수)을 생성하기 위한, 직렬로 연결된 다수의 제1지연 라인들; 및
    상기 제1-1 내지 제1-M클럭들 중 자신에 대응하는 클럭에 동기해 상기 입력 신호를 샘플링하기 위한 제1-1 내지 제1-M D플립플롭들을 포함하고,
    상기 제1-1 내지 제1-M D플립플롭들의 Q단자들에서 상기 제1위상 차이 감지기의 감지 결과가 출력되는
    지연 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 제2위상 차이 감지기는
    제2클럭을 순차적으로 지연시켜 제2-1 내지 제2-M클럭을 생성하기 위한, 직렬로 연결된 다수의 제2지연 라인들; 및
    상기 제2-1 내지 제2-M클럭들 중 자신에 대응하는 클럭에 동기해 상기 출력 신호를 샘플링하기 위한 제2-1 내지 제2-M D플립플롭들을 포함하고,
    상기 제2-1 내지 제2-M D플립플롭들의 Q단자들에서 상기 제2위상 차이 감지기의 감지 결과가 출력되는
    지연 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 입력 신호는 주기파인
    지연 회로.
KR1020180026780A 2018-03-07 2018-03-07 지연 회로 KR102469133B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180026780A KR102469133B1 (ko) 2018-03-07 2018-03-07 지연 회로
US16/196,279 US10644707B2 (en) 2018-03-07 2018-11-20 Delay circuit
CN201811609761.1A CN110246529B (zh) 2018-03-07 2018-12-27 延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026780A KR102469133B1 (ko) 2018-03-07 2018-03-07 지연 회로

Publications (2)

Publication Number Publication Date
KR20190105961A KR20190105961A (ko) 2019-09-18
KR102469133B1 true KR102469133B1 (ko) 2022-11-22

Family

ID=67842752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026780A KR102469133B1 (ko) 2018-03-07 2018-03-07 지연 회로

Country Status (3)

Country Link
US (1) US10644707B2 (ko)
KR (1) KR102469133B1 (ko)
CN (1) CN110246529B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로
CN114204919A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 延时电路和延时结构
US11451219B2 (en) 2020-09-18 2022-09-20 Changxin Memory Technologies, Inc. Delay circuit and delay structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146692A1 (en) 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
US20120194237A1 (en) 2011-02-01 2012-08-02 Novatek Microelectronics Corp. Delay lock loop and method for generating clock signal

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201715A (ja) * 1984-03-26 1985-10-12 Sony Corp Ｃｃｄ遅延回路
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6959062B1 (en) * 2000-01-28 2005-10-25 Micron Technology, Inc. Variable delay line
KR20020012859A (ko) * 2000-08-09 2002-02-20 윤종용 위상 락킹 속도를 조절할 수 있는 지연 동기회로
KR100784028B1 (ko) * 2001-08-13 2007-12-10 주식회사 하이닉스반도체 지연 동기 루프
JPWO2005050844A1 (ja) * 2003-11-20 2007-06-14 株式会社アドバンテスト 可変遅延回路
KR100546135B1 (ko) * 2004-05-17 2006-01-24 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치
US7634039B2 (en) * 2005-02-04 2009-12-15 True Circuits, Inc. Delay-locked loop with dynamically biased charge pump
US7630698B2 (en) * 2005-07-26 2009-12-08 Agere Systems Inc. Fast switching, dual frequency phase locked loop
DE102005036559B3 (de) * 2005-08-03 2007-01-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Synchronisation von Taktsignalen und Regelung des duty cycles des Taktsignals
JP2007266935A (ja) * 2006-03-28 2007-10-11 Nec Corp Ｐｌｌ回路
KR100810073B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100958811B1 (ko) * 2008-09-02 2010-05-24 주식회사 하이닉스반도체 지연고정루프회로
KR101193344B1 (ko) * 2009-06-23 2012-10-26 삼성전기주식회사 분수-분주 주파수 합성기 및 그 방법
US9356611B1 (en) 2009-12-30 2016-05-31 Gsi Technology, Inc. Systems and methods involving phase detection with adaptive locking/detection features
KR101103067B1 (ko) 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR101183626B1 (ko) * 2010-12-17 2012-09-17 에스케이하이닉스 주식회사 클럭 신호 생성 회로
KR20120121685A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 지연고정루프회로
CN103001760B (zh) * 2011-09-09 2017-07-21 瑞昱半导体股份有限公司 数据和时钟间的相位差的校正装置
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
KR102076326B1 (ko) * 2013-05-09 2020-02-12 삼성전자주식회사 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법
US9225507B1 (en) * 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
KR20150069283A (ko) * 2013-12-13 2015-06-23 한국전자통신연구원 위상 동기 루프 장치 및 위상 동기 루프 장치의 동작 방법
KR102001691B1 (ko) * 2014-03-13 2019-07-18 에스케이하이닉스 주식회사 지연 고정 루프
KR102200339B1 (ko) * 2014-04-02 2021-01-08 삼성전자주식회사 이중 대역폭을 갖는 위상 동기 루프 및 위상 동기 루프의 동작 방법
US9294104B2 (en) * 2014-07-16 2016-03-22 Intel Corporation Phase-locked loop circuit with improved performance
KR102283255B1 (ko) * 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치
KR102240275B1 (ko) * 2014-12-01 2021-04-14 삼성전자주식회사 지연 고정 루프 및 이를 포함하는 메모리 장치
US9577648B2 (en) * 2014-12-31 2017-02-21 Semtech Corporation Semiconductor device and method for accurate clock domain synchronization over a wide frequency range
JP6605988B2 (ja) * 2016-02-26 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
US10498343B2 (en) * 2016-04-08 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
BR112018073571B1 (pt) * 2016-06-22 2023-01-24 Telefonaktiebolaget Lm Ericsson (Publ) Sistema para alinhamento de fase de malha de captura de fase ajustável de fase múltipla, dispositivo de comunicação, e, método em um sistema para alinhamento de fase de malha de captura de fase ajustável de fase múltipla
KR20180046429A (ko) * 2016-10-27 2018-05-09 삼성전자주식회사 오프셋을 제거하는 지연 고정 루프 및 이를 포함하는 메모리 장치
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로
TW201939916A (zh) * 2018-03-07 2019-10-01 晨星半導體股份有限公司 時脈資料回復電路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146692A1 (en) 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
US20120194237A1 (en) 2011-02-01 2012-08-02 Novatek Microelectronics Corp. Delay lock loop and method for generating clock signal

Also Published As

Publication number Publication date
US20190280697A1 (en) 2019-09-12
CN110246529A (zh) 2019-09-17
CN110246529B (zh) 2023-03-14
US10644707B2 (en) 2020-05-05
KR20190105961A (ko) 2019-09-18

Similar Documents

Publication Publication Date Title
KR100486256B1 (ko) 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로
US8174300B2 (en) Clock generator, pulse generator utilizing the clock generator, and methods thereof
KR101163048B1 (ko) 출력 타이밍 제어회로 및 그를 이용하는 반도체 장치
KR102469133B1 (ko) 지연 회로
KR102002462B1 (ko) 지연 고정 루프 회로 및 그 지연 고정 방법
JP2007097182A (ja) 遅延固定ループ
US9602112B2 (en) Clock delay detecting circuit and semiconductor apparatus using the same
US10128853B2 (en) Delay locked loop circuit and integrated circuit including the same
KR102001692B1 (ko) 멀티 채널 지연 고정 루프
JP2005318507A (ja) 遅延固定ループ回路
KR102478044B1 (ko) 반도체 시스템
US7671649B2 (en) Apparatus and method for generating multi-phase clocks
US8395946B2 (en) Data access apparatus and associated method for accessing data using internally generated clocks
US8941425B2 (en) Semiconductor device compensating for internal skew and operating method thereof
US9780767B2 (en) Clock generating circuit and semiconductor apparatus including the same
KR100800139B1 (ko) 디엘엘 장치
KR100919243B1 (ko) 주파수 대역에 적응적인 코오스 락 타임을 갖는 ｄｌｌ회로 및 이를 구비하는 반도체 메모리 장치
US9537475B1 (en) Phase interpolator device using dynamic stop and phase code update and method therefor
US10916278B1 (en) Memory controller and memory data receiving method for generate better sampling clock signal
EP1968070A1 (en) Memory controller
KR100794999B1 (ko) Ｄｌｌ 장치
KR100800138B1 (ko) 디엘엘 장치
JPH1093429A (ja) 遅延回路及びこれを用いたｐｌｌ回路
JP4695415B2 (ja) 遅延回路
US9172361B2 (en) Multi-stage delay-locked loop phase detector

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant