CN110246529A - 延迟电路 - Google Patents

延迟电路 Download PDF

Info

Publication number
CN110246529A
CN110246529A CN201811609761.1A CN201811609761A CN110246529A CN 110246529 A CN110246529 A CN 110246529A CN 201811609761 A CN201811609761 A CN 201811609761A CN 110246529 A CN110246529 A CN 110246529A
Authority
CN
China
Prior art keywords
clock
phase difference
delay
input signal
type flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811609761.1A
Other languages
English (en)
Other versions
CN110246529B (zh
Inventor
郑仁和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110246529A publication Critical patent/CN110246529A/zh
Application granted granted Critical
Publication of CN110246529B publication Critical patent/CN110246529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种延迟电路包括：可变延迟线，其适用于接收输入信号并且通过延迟输入信号来产生输出信号；第一相位差检测器，其适用于检测输入信号与第一时钟之间的相位差；第二相位差检测器，其适用于检测输出信号与第二时钟之间的相位差；以及控制电路，其适用于响应于第一相位差检测器的检测结果和第二相位差检测器的检测结果而调整可变延迟线的延迟值。

Description

延迟电路
相关申请的交叉引用
本申请要求于2018年3月7日提交的申请号为10-2018-0026780的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及延迟电路。
背景技术
通常，集成电路或芯片使用各种类型的用于延迟信号的延迟电路。
特定类型的延迟电路可以将输入信号延迟预期相位。例如，在存储系统中，存储器控制器的延迟电路可以从存储器件接收数据选通信号，基于时钟信号而将数据选通信号延迟90度，并且使用该延迟后的信号。在这种情况下，存储器控制器需要用于将数据选通信号延迟90度的延迟电路。当使用常规的延迟电路来延迟输入信号时，延迟量可能根据包括该延迟电路的集成电路或芯片的工艺、电压和温度(PVT)的变化而改变，这使将输入信号延迟预期相位变得困难。因此，需要如下所述的延迟电路：即使发生PVT变化，延迟电路也能够将输入信号延迟目标相位。
发明内容
各种实施例涉及用于将延迟电路的延迟值调整到目标值的技术。
在一个实施例中，一种延迟电路可以包括：可变延迟线，其适用于接收输入信号并且通过延迟所述输入信号来产生输出信号；第一相位差检测器，其适用于检测所述输入信号与第一时钟之间的相位差；第二相位差检测器，其适用于检测所述输出信号与第二时钟之间的相位差；以及控制电路，其适用于响应于所述第一相位差检测器的检测结果和所述第二相位差检测器的检测结果而调整所述可变延迟线的延迟值。
所述第一时钟和所述第二时钟可以具有与所述可变延迟线的目标延迟值相对应的相位差。
在一个实施例中，一种存储系统可以包括：存储器件；以及存储器控制器，其包括延迟电路，其中，所述延迟电路包括：可变延迟线，其适用于从所述存储器件接收数据选通信号作为输入信号，并且通过延迟所述输入信号来产生输出信号；第一相位差检测器，其适用于检测所述输入信号与第一时钟之间的相位差；第二相位差检测器，其适用于检测所述输出信号与第二时钟之间的相位差；以及控制电路，其适用于响应于所述第一相位差检测器的检测结果和所述第二相位差检测器的检测结果而调整所述可变延迟线的延迟值。
附图说明
图1是示出根据一个实施例的延迟电路的示图。
图2是示出根据一个实施例的延迟电路的操作的一个示例的时序图。
图3是示出根据一个实施例的延迟电路的另一示例的示图。
图4是示出根据一个实施例的延迟电路的操作的另一示例的时序图。
图5是示出根据一个实施例的第一相位差检测器的示图。
图6是示出根据一个实施例的第一相位差检测器的操作的时序图。
图7是示出根据一个实施例的存储系统的示图。
具体实施方式
下面参考附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来体现，因而不限于本文中所阐述的实施例。相反，提供这些实施例使本公开全面且完整，并且这些实施例将本发明的范围充分地传达给本领域技术人员。贯穿于本公开，在本发明的各个附图和实施例中，相同的附图标记始终表示相同的部件。此外，贯穿于此说明书，提及的“一个实施例”、“另一个实施例”等不一定表示仅一个实施例，且不同之处提及任何这样的短语不一定指的是相同的实施例。
图1是示出根据一个实施例的延迟电路100的示例的示图。
参考图1，延迟电路100可以包括可变延迟线110、第一相位差检测器121、第二相位差检测器122和控制电路130。
可变延迟线110可以接收输入信号IN，并且通过延迟输入信号IN来产生输出信号IN_90。可变延迟线110可以具有可以根据延迟码DCODE<0:N>而被调整的延迟值。可变延迟线110的目标延迟值可以对应于基于第一时钟ICK的90度的相位。输入信号IN可以包括周期波并且具有与第一时钟ICK相同的周期。
第一相位差检测器121可以检测输入信号IN与第一时钟ICK之间的相位差，并且将检测结果输出为第一码CODE1<1:4>。具体地，第一相位差检测器121可以检测输入信号IN的边沿(例如，上升沿)与第一时钟ICK的对应边沿(例如，上升沿)之间的相位差。
第二相位差检测器122可以检测输出信号IN_90与第二时钟QCK之间的相位差，并且将检测结果输出为第二码CODE2<1:4>。具体地，第二相位差检测器122可以检测输出信号IN_90的边沿(例如，上升沿)与第二时钟QCK的对应边沿(例如，上升沿)之间的相位差。这里，第二时钟QCK与第一时钟ICK之间的相位差可以等于可变延迟线110的目标延迟值。第一相位差检测器121和第二相位差检测器122中的每个都可以包括时间-数字转换器(time todigital converter)。在各种实施例中，第一码CODE1<1:4>和第二码CODE2<1:4>可以随着测量的其间相位差的增大而包括更多数量的0，或者随着测量的其间相位差的减小而包括更多数量的1。
控制电路130可以响应于第一码CODE1<1:4>和第二码CODE2<1:4>而调整可变延迟线110的延迟值。
图2是示出根据一个实施例的延迟电路100的操作的示例的时序图。如图1所示，延迟电路100使用输入信号IN、第一时钟ICK、输出信号IN_90和第二时钟QCK。在图2中，tA表示输入信号IN与第一时钟ICK之间的相位差，且第一码CODE1<1:4>指示这个值tA。在图2中，tB表示输出信号IN_90与第二时钟QCK之间的相位差，且第二码CODE2<1:4>指示这个值tB。当tA>tB(第一码CODE1<1:4>中的逻辑低电平的值(例如，0)的数量大于第二码CODE2<1:4>中的0的数量)时，这可以表示可变延迟线110的延迟值小于目标延迟值。因此，控制电路130可以通过增大延迟码DCODE<0:N>的值来增大可变延迟线110的延迟值。当tA<tB(第一码CODE1<1:4>中的逻辑高电平的值(例如，1)的数量大于第二码CODE2<1:4>中的1的数量)时，这可以表示可变延迟线110的延迟值大于目标延迟值。因此，控制电路130可以通过减小延迟码DCODE<0:N>的值来减小可变延迟线110的延迟值。当tA＝tB或者CODE1<1:4>＝CODE2<1:4>时，这可以表示可变延迟线110的延迟值等于目标延迟值。因此，控制电路130可以保持延迟码DCODE<0:N>的值。
图1的延迟电路100可以调整可变延迟线110的延迟值，使得输入信号IN与第一时钟ICK之间的相位差等于输出信号IN_90与第二时钟QCK之间的相位差。因此，可变延迟线110可以具有与目标延迟值相同的延迟值。
图3是示出根据一个实施例的延迟电路100的另一示例的示图。图3示出了下述情况：可变延迟线110的目标延迟值为基于第一时钟ICK的180度的相位。在图3中，因为输入信号IN被延迟了180度的相位，输出信号由IN_180表示。另外，输入到第二相位差检测器122的第二时钟由IBCK表示。第二时钟IBCK与第一时钟ICK可以具有180度的相位差。换言之，可以通过将第一时钟ICK反相来得到第二时钟IBCK。
图4是示出根据一个实施例的延迟电路100的操作的另一示例的时序图。如图3所示，延迟电路100使用输入信号IN、第一时钟ICK、输出信号IN_180和第二时钟IBCK。在图4中，tA表示输入信号IN与第一时钟ICK之间的相位差，且第一码CODE1<1:4>指示这个值tA。在图4中，tB表示输出信号IN_180与第二时钟IBCK之间的相位差，且第二码CODE2<1:4>指示这个值tB。当tA>tB(第一码CODE1<1:4>中的0(例如，低逻辑值)的数量大于第二码CODE2<1:4>中的0的数量)时，这可以表示可变延迟线110的延迟值小于目标延迟值。因此，控制电路130可以通过增大延迟码DCODE<0:N>的值来增大可变延迟线110的延迟值。当tA<tB(第一码CODE1<1:4>中的1(例如，高逻辑值)的数量大于第二码CODE2<1:4>中的1的数量)时，这可以表示可变延迟线110的延迟值大于目标延迟值。因此，控制电路130可以通过减小延迟码DCODE<0:N>的值来减小可变延迟线110的延迟值。当tA＝tB或者CODE1<1:4>＝CODE2<1:4>时，这可以表示可变延迟线110的延迟值等于目标延迟值。因此，控制电路130可以保持延迟码DCODE<0:N>的值。
图5是示出根据一个实施例的第一相位差检测器(例如，图1的第一相位差检测器121)的示图。第二相位差检测器122可以以如参考图5所描述的相同方式来配置。
参考图5，第一相位差检测器121可以包括多个延迟线510_1至510_4以及多个D触发器520_1至520_4。
多个延迟线510_1至510_4可以串联耦接，并且通过依次延迟第一时钟ICK来产生延迟时钟D1至D4。
多个D触发器520_1至520_4可以通过其时钟端子来接收延迟时钟D1至D4，通过其输入端子(即，D端子)来接收输入信号IN，并且通过其输出端子(即，Q端子)来输出第一码CODE1<1:4>。因此，D触发器520_1至520_4可以在延迟时钟D1至D4的上升沿处对输入信号IN进行采样，并且将采样结果输出为第一码CODE1<1:4>。
图6是示出根据一个实施例的第一相位差检测器的操作(例如，图5的第一相位差检测器121的操作)的时序图。图6示出了在延迟时钟D1至D4的上升沿处对输入信号IN采样以产生第一码CODE1<1:4>。输入信号IN与第一时钟ICK之间的相位差tA越大，第一码CODE1<1:4>中的0的数量越大。图6示出了第一码CODE1<1:4>的两个比特位CODE1<1:2>具有逻辑低电平的值“0”。
在本实施例中，已经例示了第一码CODE1<1:4>包括四个比特位并且延迟线510_1至510_4的数量和D触发器520_1至520_4的数量被设置成四。然而，第一码中包括的比特位的数量可以增大或减小，在此情况下延迟线的数量和D触发器的数量也可以相应地增大或减小。
根据实施例，延迟电路的延迟值可以被调整到目标值。
图7是示出根据一个实施例的存储系统的示图。
参考图7，存储系统可以包括存储器件710和存储器控制器720。
存储器件710可以将数据选通信号DQS传输到存储器控制器720。存储器控制器720可以包括图1的延迟电路100。存储器控制器720的延迟电路100可以用于延迟从存储器件710传输来的数据选通信号DQS。延迟电路可以基于存储器控制器720中使用的时钟信号而将数据选通信号DQS延迟90度。
虽然出于说明目的已经描述了各种实施例，但是对于本领域技术人员而言明显的是，在不偏离如所附权利要求限定的本发明的精神和范围的情况下可以进行各种改变和修改。

Claims (14)

1.一种延迟电路，包括：
可变延迟线，其适用于接收输入信号并且通过延迟所述输入信号来产生输出信号；
第一相位差检测器，其适用于检测所述输入信号与第一时钟之间的相位差；
第二相位差检测器，其适用于检测所述输出信号与第二时钟之间的相位差；以及
控制电路，其适用于响应于所述第一相位差检测器的检测结果和所述第二相位差检测器的检测结果而调整所述可变延迟线的延迟值。
2.根据权利要求1所述的延迟电路，其中，所述第一时钟和所述第二时钟具有与所述可变延迟线的目标延迟值相对应的相位差。
3.根据权利要求2所述的延迟电路，其中，当所述输入信号与所述第一时钟之间的相位差大于所述输出信号与所述第二时钟之间的相位差时，所述控制电路增大所述可变延迟线的延迟值，而当所述输出信号与所述第二时钟之间的相位差大于所述输入信号与所述第一时钟之间的相位差时，所述控制电路减小所述可变延迟线的延迟值。
4.根据权利要求2所述的延迟电路，其中，所述第一相位差检测器和所述第二相位差检测器中的每个都包括时间-数字转换器。
5.根据权利要求2所述的延迟电路，其中，所述第一相位差检测器包括：
第一延迟线至第M延迟线，其串联耦接并且适用于通过依次延迟所述第一时钟而分别产生第一时钟至第M时钟，其中M是大于或等于2的整数；以及
第一D触发器至第M D触发器，其适用于与所述第一时钟至第M时钟之中的对应时钟同步地对所述输入信号进行采样，
其中，所述第一相位差检测器的所述检测结果通过所述第一D触发器至第M D触发器的输出端子输出。
6.根据权利要求2所述的延迟电路，其中，所述第二相位差检测器包括：
第一延迟线至第M延迟线，其串联耦接并且适用于通过依次延迟所述第二时钟而分别产生第一时钟至第M时钟，其中M是大于或等于2的整数；以及
第一D触发器至第M D触发器，其适用于与所述第一时钟至第M时钟之中的对应时钟同步地对所述输出信号进行采样，
其中，所述第二相位差检测器的所述检测结果通过所述第一D触发器至第M D触发器的输出端子输出。
7.根据权利要求2所述的延迟电路，其中，所述输入信号包括周期波。
8.一种存储系统，包括：
存储器件；以及
存储器控制器，其包括延迟电路，
其中，所述延迟电路包括：
可变延迟线，其适用于从所述存储器件接收数据选通信号作为输入信号并且通过延迟所述输入信号来产生输出信号；
第一相位差检测器，其适用于检测所述输入信号与第一时钟之间的相位差；
第二相位差检测器，其适用于检测所述输出信号与第二时钟之间的相位差；以及
控制电路，其适用于响应于所述第一相位差检测器的检测结果和所述第二相位差检测器的检测结果而调整所述可变延迟线的延迟值。
9.根据权利要求8所述的存储系统，其中，所述第一时钟和所述第二时钟具有与所述可变延迟线的目标延迟值相对应的相位差。
10.根据权利要求9所述的存储系统，其中，当所述输入信号与所述第一时钟之间的相位差大于所述输出信号与所述第二时钟之间的相位差时，所述控制电路增大所述可变延迟线的延迟值，而当所述输出信号与所述第二时钟之间的相位差大于所述输入信号与所述第一时钟之间的相位差时，所述控制电路减小所述可变延迟线的延迟值。
11.根据权利要求9所述的存储系统，其中，所述第一相位差检测器和所述第二相位差检测器中的每个都包括时间-数字转换器。
12.根据权利要求9所述的存储系统，其中，所述第一相位差检测器包括：
第一延迟线至第M延迟线，其串联耦接并且适用于通过依次延迟所述第一时钟而分别产生第一时钟至第M时钟，其中M是大于或等于2的整数；以及
第一D触发器至第M D触发器，其适用于与所述第一时钟至第M时钟之中的对应时钟同步地对所述输入信号进行采样，
其中，所述第一相位差检测器的所述检测结果通过所述第一D触发器至第M D触发器的输出端子输出。
13.根据权利要求9所述的存储系统，其中，所述第二相位差检测器包括：
第一延迟线至第M延迟线，其串联耦接并且适用于通过依次延迟所述第二时钟而分别产生第一时钟至第M时钟，其中M是大于或等于2的整数；以及
第一D触发器至第M D触发器，其适用于与所述第一时钟至第M时钟之中的对应时钟同步地对所述输出信号进行采样，
其中，所述第二相位差检测器的所述检测结果通过所述第一D触发器至第M D触发器的输出端子输出。
14.根据权利要求9所述的存储系统，其中，所述输入信号包括周期波。
CN201811609761.1A 2018-03-07 2018-12-27 延迟电路 Active CN110246529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0026780 2018-03-07
KR1020180026780A KR102469133B1 (ko) 2018-03-07 2018-03-07 지연 회로

Publications (2)

Publication Number Publication Date
CN110246529A true CN110246529A (zh) 2019-09-17
CN110246529B CN110246529B (zh) 2023-03-14

Family

ID=67842752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811609761.1A Active CN110246529B (zh) 2018-03-07 2018-12-27 延迟电路

Country Status (3)

Country Link
US (1) US10644707B2 (zh)
KR (1) KR102469133B1 (zh)
CN (1) CN110246529B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057316A1 (zh) * 2020-09-18 2022-03-24 长鑫存储技术有限公司 延时电路和延时结构
US11451219B2 (en) 2020-09-18 2022-09-20 Changxin Memory Technologies, Inc. Delay circuit and delay structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201715A (ja) * 1984-03-26 1985-10-12 Sony Corp Ｃｃｄ遅延回路
KR20030014790A (ko) * 2001-08-13 2003-02-20 주식회사 하이닉스반도체 지연 동기 루프
US6539072B1 (en) * 1997-02-06 2003-03-25 Rambus, Inc. Delay locked loop circuitry for clock delay adjustment
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
CN1883116A (zh) * 2003-11-20 2006-12-20 爱德万测试株式会社 可变延迟电路
US20120146692A1 (en) * 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
CN103001760A (zh) * 2011-09-09 2013-03-27 瑞昱半导体股份有限公司 数据和时钟间的相位差的校正装置与相关方法
US20140333346A1 (en) * 2013-05-09 2014-11-13 Samsung Electronics Co., Ltd. Phase-rotating phase locked loop and method of controlling operation thereof
US20160156342A1 (en) * 2014-12-01 2016-06-02 Samsung Electronics Co., Ltd. Electronic device having a delay locked loop, and memory device having the same
CN105739598A (zh) * 2014-12-31 2016-07-06 商升特公司 用于在宽频率范围上的准确时钟域同步的半导体器件和方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6959062B1 (en) * 2000-01-28 2005-10-25 Micron Technology, Inc. Variable delay line
KR20020012859A (ko) * 2000-08-09 2002-02-20 윤종용 위상 락킹 속도를 조절할 수 있는 지연 동기회로
US7634039B2 (en) * 2005-02-04 2009-12-15 True Circuits, Inc. Delay-locked loop with dynamically biased charge pump
US7630698B2 (en) * 2005-07-26 2009-12-08 Agere Systems Inc. Fast switching, dual frequency phase locked loop
DE102005036559B3 (de) * 2005-08-03 2007-01-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Synchronisation von Taktsignalen und Regelung des duty cycles des Taktsignals
JP2007266935A (ja) * 2006-03-28 2007-10-11 Nec Corp Ｐｌｌ回路
KR100810073B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100958811B1 (ko) * 2008-09-02 2010-05-24 주식회사 하이닉스반도체 지연고정루프회로
KR101193344B1 (ko) * 2009-06-23 2012-10-26 삼성전기주식회사 분수-분주 주파수 합성기 및 그 방법
US9356611B1 (en) 2009-12-30 2016-05-31 Gsi Technology, Inc. Systems and methods involving phase detection with adaptive locking/detection features
KR101103067B1 (ko) 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR101183626B1 (ko) * 2010-12-17 2012-09-17 에스케이하이닉스 주식회사 클럭 신호 생성 회로
TWI465045B (zh) 2011-02-01 2014-12-11 Novatek Microelectronics Corp 延遲鎖定迴路及時脈訊號產生方法
KR20120121685A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 지연고정루프회로
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
US9225507B1 (en) * 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
KR20150069283A (ko) * 2013-12-13 2015-06-23 한국전자통신연구원 위상 동기 루프 장치 및 위상 동기 루프 장치의 동작 방법
KR102001691B1 (ko) * 2014-03-13 2019-07-18 에스케이하이닉스 주식회사 지연 고정 루프
KR102200339B1 (ko) * 2014-04-02 2021-01-08 삼성전자주식회사 이중 대역폭을 갖는 위상 동기 루프 및 위상 동기 루프의 동작 방법
US9294104B2 (en) * 2014-07-16 2016-03-22 Intel Corporation Phase-locked loop circuit with improved performance
KR102283255B1 (ko) * 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치
JP6605988B2 (ja) * 2016-02-26 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
US10498343B2 (en) * 2016-04-08 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
US10924122B2 (en) * 2016-06-22 2021-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for phase alignment of multiple phased locked loops
KR20180046429A (ko) * 2016-10-27 2018-05-09 삼성전자주식회사 오프셋을 제거하는 지연 고정 루프 및 이를 포함하는 메모리 장치
TW201939916A (zh) * 2018-03-07 2019-10-01 晨星半導體股份有限公司 時脈資料回復電路
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201715A (ja) * 1984-03-26 1985-10-12 Sony Corp Ｃｃｄ遅延回路
US6539072B1 (en) * 1997-02-06 2003-03-25 Rambus, Inc. Delay locked loop circuitry for clock delay adjustment
KR20030014790A (ko) * 2001-08-13 2003-02-20 주식회사 하이닉스반도체 지연 동기 루프
CN1883116A (zh) * 2003-11-20 2006-12-20 爱德万测试株式会社 可变延迟电路
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
US20120146692A1 (en) * 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
CN103001760A (zh) * 2011-09-09 2013-03-27 瑞昱半导体股份有限公司 数据和时钟间的相位差的校正装置与相关方法
US20140333346A1 (en) * 2013-05-09 2014-11-13 Samsung Electronics Co., Ltd. Phase-rotating phase locked loop and method of controlling operation thereof
US20160156342A1 (en) * 2014-12-01 2016-06-02 Samsung Electronics Co., Ltd. Electronic device having a delay locked loop, and memory device having the same
CN105739598A (zh) * 2014-12-31 2016-07-06 商升特公司 用于在宽频率范围上的准确时钟域同步的半导体器件和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022057316A1 (zh) * 2020-09-18 2022-03-24 长鑫存储技术有限公司 延时电路和延时结构
US11451219B2 (en) 2020-09-18 2022-09-20 Changxin Memory Technologies, Inc. Delay circuit and delay structure

Also Published As

Publication number Publication date
CN110246529B (zh) 2023-03-14
KR20190105961A (ko) 2019-09-18
US20190280697A1 (en) 2019-09-12
KR102469133B1 (ko) 2022-11-22
US10644707B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN109584917B (zh) 半导体器件
US6894933B2 (en) Buffer amplifier architecture for semiconductor memory circuits
CN110246529A (zh) 延迟电路
US7808271B2 (en) Time-balanced multiplexer switching methods and apparatus
US6807125B2 (en) Circuit and method for reading data transfers that are sent with a source synchronous clock signal
US7652937B2 (en) Programmable linear receiver for digital data clock signals
US20070070733A1 (en) Circuit and method for outputting aligned strobe signal and parallel data signal
US5675272A (en) Power level sensing for mixed voltage chip design
US20120087420A1 (en) Data Interface Apparatus Having Adaptive Delay Control Function
KR102123524B1 (ko) 반도체 장치
US7015726B1 (en) Edge detector and method
US7983362B2 (en) Programmable data sampling receiver for digital data signals
US7826279B2 (en) Programmable bias circuit architecture for a digital data/clock receiver
US7671649B2 (en) Apparatus and method for generating multi-phase clocks
US6232796B1 (en) Apparatus and method for detecting two data bits per clock edge
US11031056B2 (en) Clock generation circuitry for memory device to generate multi-phase clocks and output data clocks to sort and serialize output data
CN110389618B (zh) 发送电路、使用发送电路的半导体装置和半导体系统
EP0953982B1 (en) Input circuit
US20170170815A1 (en) Apparatus and Method for Monitoring Performance of Integrated Circuit
KR20180053835A (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템
US7512193B1 (en) Circuit and method for pre-emphasis in data serialization
US7154809B2 (en) Method for measuring the delay time of a signal line
JP2020046800A (ja) 半導体装置
CN110932702B (zh) 集成电路
US11423963B2 (en) Integrated circuit and memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant