TW201939916A - 時脈資料回復電路 - Google Patents

時脈資料回復電路 Download PDF

Info

Publication number
TW201939916A
TW201939916A TW107107725A TW107107725A TW201939916A TW 201939916 A TW201939916 A TW 201939916A TW 107107725 A TW107107725 A TW 107107725A TW 107107725 A TW107107725 A TW 107107725A TW 201939916 A TW201939916 A TW 201939916A
Authority
TW
Taiwan
Prior art keywords
signal
clock
phase
recovery circuit
data recovery
Prior art date
Application number
TW107107725A
Other languages
English (en)
Inventor
王建中
翁孟澤
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW107107725A priority Critical patent/TW201939916A/zh
Priority to US16/139,415 priority patent/US10615804B2/en
Publication of TW201939916A publication Critical patent/TW201939916A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種時脈資料回復電路，包括一第一相位偵測器、一第一電荷泵、一第一壓控振盪器以及一輔助模組，該輔助模組包括一輔助時脈產生器，用來產生一輔助時脈信號；一第二相位偵測器，耦接於該輔助時脈產生器，用來比對該輔助時脈信號與該第一壓控振盪器所輸出的一第一時脈信號的相位；以及一多工選擇單元，用來根據一選擇信號，輸出一多工輸出信號至該第一電荷泵。

Description

時脈資料回復電路
本發明係指一種時脈資料回復電路，尤指一種可防止脫鎖的時脈資料回復電路。
由於製程技術快速發展，而使積體電路之操作速度有了大幅的提昇。在高速傳輸的通訊系統中，時脈資料回復（Clock and Data Recovery，CDR）電路常被用來確保可以正確地讀取所傳輸的輸入資料。時脈資料回復電路需要於對應於傳輸端傳送之資料信號之上升邊緣或下降邊緣的時間（即資料信號由0轉1或由1轉0的時間，或稱之為轉態時間）進行取樣，以進行正確的相位與頻率追蹤操作，而時脈資料回復電路的相位/頻率追蹤能力仰賴於資料信號穩定而持續地發生轉態事件。
然而，對於特定通訊系統的應用來說，傳輸端可能會傳送長時間為1或長時間為0的資料信號，在此情形下，資料信號可能有一段長時間不發生轉態，而時脈資料回復電路所輸出時脈信號的頻率便會逐漸脫鎖（Lose Lock）。
因此，本發明之主要目的即在於提供一種可防止脫鎖的時脈資料回復電路，以改善習知技術的缺點。
本發明揭露一種時脈資料回復電路，包括一第一相位偵測器，用來比對一資料信號與一第一時脈信號的相位，以輸出一第一輸出信號，其中該第一輸出信號表示該資料信號領先或落後該第一時脈信號的相位；一輔助模組，包括一輔助時脈產生器，用來產生一輔助時脈信號；一第二相位偵測器，耦接於該輔助時脈產生器，用來比對該輔助時脈信號與該第一時脈信號的相位，以輸出一第二輸出信號，其中該第二輸出信號表示該輔助時脈信號領先或延遲該第一時脈信號的相位；以及一多工選擇單元，耦接於該第一相位偵測器以及該第二相位偵測器，用來根據一選擇信號，輸出一多工輸出信號；一第一電荷泵，耦接於該多工選擇單元，用來根據該多工輸出信號，輸出一控制信號；以及一第一壓控振盪器，耦接於該第一電荷泵，用來根據該控制信號，產生該第一時脈信號。
第1圖為本發明實施例一時脈資料回復（Clock and Data Recovery，CDR）電路1之方塊圖。時脈資料回復電路1包括一相位偵測器（Phase Detector）10a、一輔助模組12、一電荷泵（Charge Pump）14以及一壓控振盪器（Voltage Controlled Oscillator，VCO）16。相位偵測器10a接收一資料信號DT與一第一時脈信號CK_CDR，並比對資料信號DT與第一時脈信號CK_CDR的相位，以輸出一第一輸出信號O1。電荷泵14耦接於相位偵測器10a，用來輸出一控制信號VCTL。壓控振盪器16耦接於電荷泵14，用來根據控制信號VCTL，產生第一時脈信號CK_CDR。當電荷泵14接收第一輸出信號O1且第一輸出信號O1代表第一時脈信號CK_CDR的相位落後資料信號DT的相位時，電荷泵14增加其所輸出控制信號VCTL的電壓或幅值，使得壓控振盪器16所產生的第一時脈信號CK_CDR的頻率增加；而當電荷泵14接收第一輸出信號O1且第一輸出信號O1代表第一時脈信號CK_CDR的相位領先資料信號DT的相位時，電荷泵14減低其所輸出的控制信號VCTL的電壓或幅值，使得壓控振盪器16所產生的第一時脈信號CK_CDR的頻率減緩。
如此一來，時脈資料回復電路1可鎖住第一時脈信號CK_CDR的頻率，而使其相關於資料信號DT的符元率（Symbol Rate）或位元率（Bit Rate），其中符元率（位元率）為資料信號DT中一個符元（位元）區間的倒數。舉例來說，第一時脈信號CK_CDR的頻率可為資料信號DT的符元率（或位元率）的整數倍（如2倍）。
當資料信號DT長時間為0（即資料信號DT連續多個時脈區間（Clock Cycle）皆為0）或長時間為1（即資料信號DT連續多個時脈區間皆為1）時，時脈資料回復電路會有脫鎖（Lose Lock）的現象。也就是說，當資料信號DT長時間為0或長時間為1時，時脈資料回復電路1可能無法鎖住第一時脈信號CK_CDR的頻率而使其相關於資料信號DT的符元率/位元率，即第一時脈信號CK_CDR的頻率與資料信號DT的符元率/位元率逐漸失去相關性。為了避免資料信號DT長時間為0或長時間為1而導致的脫鎖現象，時脈資料回復電路1所包括的輔助模組12耦接於相位偵測器10a與電荷泵14之間，輔助模組12用來於資料信號DT長時間為0或長時間為1時，提供適當的輔助時脈信號，以輔助時脈資料回復電路1而使其不致脫鎖。
具體來說，輔助模組12包括一輔助時脈產生器11、一相位偵測器10b以及一多工選擇單元13。輔助時脈產生器11用來產生一輔助時脈信號CK_AX。相位偵測器10b耦接於輔助時脈產生器11以及壓控振盪器16以接收輔助時脈信號CK_AX及第一時脈信號CK_CDR，相位偵測器10b與相位偵測器10a相似，用來比對輔助時脈信號CK_AX與第一時脈信號CK_CDR的相位，以輸出一第二輸出信號O2，其中，第二輸出信號O2可代表輔助時脈信號CK_AX的相位領先第一時脈信號CK_CDR的相位，或代表輔助時脈信號CK_AX的相位落後第一時脈信號CK_CDR的相位。當電荷泵14接收第二輸出信號O2且第二輸出信號O2代表第一時脈信號CK_CDR的相位落後輔助時脈信號CK_AX的相位時，電荷泵14增加其所輸出控制信號VCTL的電壓或幅值，使得壓控振盪器16所產生的第一時脈信號CK_CDR的頻率增加；而當電荷泵14接收第二輸出信號O2且第二輸出信號O2代表第一時脈信號CK_CDR的相位領先輔助時脈信號CK_AX的相位時，電荷泵14減低其所輸出的控制信號VCTL的電壓或幅值，使得壓控振盪器16所產生的第一時脈信號CK_CDR的頻率減緩。
多工選擇單元13耦接於相位偵測器10a、10b以及一外部控制電路（未繪示於第1圖），多工選擇單元13由外部控制電路接收一選擇信號SEL，以選擇性地輸出一多工輸出信號OMX為第一輸出信號O1或第二輸出信號O2。當外部控制電路事先知道資料信號DT於一特定時間會有長時間為0或長時間為1時，外部控制電路可產生選擇信號SEL以控制多工選擇單元13輸出多工輸出信號OMX為第二輸出信號O2至電荷泵14，此時電荷泵14根據第二輸出信號O2輸出控制信號VCTL，而壓控振盪器16根據相關於第二輸出信號O2的控制信號VCTL，產生第一時脈信號CK_CDR。反之，當資料信號DT具有穩定且持續的轉態時，多工輸出信號OMX為第一輸出信號O1至電荷泵14。
請參考第2圖，第2圖為本發明實施例資料信號DT、輔助時脈信號CK_AX、第一時脈信號CK_CDR以及選擇信號SEL的波形圖。在一般的情況下（對應時間區間T1 ），時脈資料回復電路1將資料信號DT視為頻率鎖定的對象，外部控制電路所產生的選擇信號SEL於時間區間T1 控制多工選擇單元13輸出多工輸出信號OMX為第一輸出信號O1至電荷泵14，即鎖住第一時脈信號CK_CDR的頻率而使其相關於資料信號DT。當外部控制電路事先判斷資料信號DT於一特定時間會有長時間為0或長時間為1時（如於時間區間T2 ），時脈資料回復電路1將輔助時脈信號CK_AX視為頻率鎖定的對象，外部控制電路所產生的選擇信號SEL於時間區間T2 控制多工選擇單元13輸出多工輸出信號OMX為第二輸出信號O2至電荷泵14，即鎖住第一時脈信號CK_CDR的頻率而使其相關於輔助時脈信號CK_AX，使得第一時脈信號CK_CDR於時間區間T2 中不至於脫鎖。
相位偵測器10a、10b不限於特定電路結構，舉例來說，相位偵測器10a、10b可利用Hogge 相位偵測器來實現，其中Hogge 相位偵測器為本領域技術人員所熟知，而簡述如下。
請一併參考第3圖及第4圖，第3圖及第4圖分別為本發明實施例一相位偵測器30a及一相位偵測器30b之方塊圖。相位偵測器30a及30b分別用來實現相位偵測器10a及10b。相位偵測器30a包括延遲單元DF1a、DF2a以及互斥或閘（Exclusive OR Gate）XOG3、XOG4，相位偵測器30b包括延遲單元DF1b、DF2b以及互斥或閘XOG1、XOG2，其中延遲單元DF1a、DF2a、DF1b、DF2b可為D型正反器（D flip-flop）。延遲單元DF1a接收資料信號DT及第一時脈信號CK_CDR，以產生一延遲信號DS3，延遲單元DF2a接收延遲信號DS3及第一時脈信號CK_CDR，以產生一延遲信號DS4，延遲單元DF1b接收輔助時脈信號CK_AX及第一時脈信號CK_CDR，以產生一延遲信號DS1，延遲單元DF2b接收第一延遲信號DS1及第一時脈信號CK_CDR，以產生一延遲信號DS2。互斥或閘XOG1對輔助時脈信號CK_AX及延遲信號DS1進行互斥或運算，以產生一上升信號Ub ，互斥或閘XOG2對延遲信號DS1及延遲信號DS2進行互斥或運算，以產生一下降信號Db ，互斥或閘XOG3對資料信號DT及第一延遲信號DS3進行互斥或運算，以產生一上升信號Ua ，互斥或閘XOG4對延遲信號DS3及延遲信號DS4進行互斥或運算，以產生一下降信號Da 。其中，上升信號Ua 及下降信號Da 形成第一輸出信號O1，上升信號Ub 及下降信號Db 形成第二輸出信號O2，即第一輸出信號O1由上升信號Ua 以及下降信號Da 所構成，第二輸出信號O2由上升信號Ub 以及下降信號Db 所構成。
另外，為了因應相位偵測器30a所產生的上升信號Ua 及下降信號Da （第一輸出信號O1）以及相位偵測器30b所產生的上升信號Ub 及下降信號Db （第二輸出信號O2），多工選擇單元13可包括二個多工器。請參考第5圖，第5圖為相位偵測器30a、30b、多工選擇單元33以及電荷泵34的方塊圖，其中多工選擇單元33及電荷泵34可分別用來實現多工選擇單元13及電荷泵14。如第5圖所示，多工選擇單元33包括多工器33U及33D。多工器33U接收上升信號Ua 及上升信號Ub ，用來根據選擇信號SEL輸出一上升信號UP，上升信號UP可為上升信號Ua 或上升信號Ub 。多工器33D接收下降信號Da 及下降信號Db ，用來根據選擇信號SEL輸出一下降信號DN，下降信號DN可為下降信號Da 或下降信號Db 。其中，上升信號UP及下降信號DN形成多工輸出信號OMX，即多工輸出信號OMX由上升信號UP及下降信號DN所組成。
另外，請參考第6圖，第6圖為電荷泵34的電路圖，其中第6圖中的子圖6a為電荷泵34的電路示意圖，子圖6b為電荷泵34的具體電路圖。於子圖6a中，電荷泵34包括開關S1、S2以及電容CCP ，開關S1的一端接收一正電壓Vcc而另一端耦接於電容CCP ，開關S2的一端接地（即接收接地電壓）而另一端耦接於電容CCP ，電容CCP 用來輸出控制信號VCTL。開關S1受控於上升信號UP，開關S2受控於下降信號DN。另外，如子圖6b所示，開關S1、S2可分別由電晶體Q1、Q2來實現。其餘細節為本領域技術人員所知，於此不再贅述。
輔助時脈產生器11不限於特定電路結構，其可為一自激振盪器（Free Run Oscillator，FRO），或是類似鎖相迴路（PLL）結構的振盪器。請參考第7圖，第7圖為本發明實施例一輔助時脈產生器71之電路圖，輔助時脈產生器71可用來實現輔助時脈產生器11。如第7圖所示，輔助時脈產生器71包括一相位頻率偵測器（Phase Frequency Detector，PFD）72、一電荷泵73、一低通濾波器74、一壓控振盪器75以及一除頻器76。壓控振盪器75輸出輔助時脈信號CK_AX，除頻器76可根據輔助時脈信號CK_AX產生一除頻信號CK_D，相位頻率偵測器72接收一輸入時脈信號CK_IN，並比對輸入時脈信號CK_IN與除頻信號CK_D的相位及頻率，以產生其輸出信號至電荷泵73。其餘細節為本領域技術人員所知，於此不再贅述。
需注意的是，前述實施例用以說明本發明之概念，本領域具通常知識者當可據以做不同的修飾，而不限於此。舉例來說，輔助模組12可應用至可接收外部參考時脈信號的時脈資料回復電路或可進行頻率偵測的時脈資料回復電路，請參考第8圖及第9圖，第8圖及第9圖分別為本發明實施例一時脈資料回復電路8及一時脈資料回復電路9之方塊圖。時脈資料回復電路8與時脈資料回復電路1類似，故相同元件沿用相同符號，與時脈資料回復電路1不同的是，時脈資料回復電路8另包括一相位頻率偵測器81、一電荷泵82、一低通濾波器83以及一除頻器84，其元件之間的連接關係繪示於第8圖。相位頻率偵測器81耦接於壓控振盪器16，其可接收來自外部的一參考時脈信號CK_REF，時脈資料回復電路8可利用相位頻率偵測器81鎖住來自外部參考時脈信號CK_REF的頻率及相位。時脈資料回復電路90與時脈資料回復電路1/8類似，故相同元件沿用相同符號。與時脈資料回復電路1/8不同的是，時脈資料回復電路9另包括一頻率偵測器（Frequency Detector，FD）91以及一電荷泵92，其元件之間的連接關係繪示於第9圖。頻率偵測器91耦接於壓控振盪器16，時脈資料回復電路9可利用頻率偵測器91先鎖住資料信號DT的頻率，再利用相位偵測器10a鎖住資料信號DT的相位。關於可接收並鎖定外部參考時脈信號之時脈資料回復電路的細節、可進行頻率偵測之時脈資料回復電路的細節、以及（相位）頻率偵測器的細節，為本領域技術人員所熟知，故不贅述。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1、8、9‧‧‧時脈資料回復電路
10a、10b、30a、30b‧‧‧相位偵測器
11、71‧‧‧輔助時脈產生器
12‧‧‧輔助模組
13、33、73‧‧‧多工選擇單元
14、34、82、92‧‧‧電荷泵
16、75‧‧‧壓控振盪器
33U、33D‧‧‧多工器
72、81‧‧‧相位頻率偵測器
74、83‧‧‧低通濾波器
76、84‧‧‧除頻器
91‧‧‧頻率偵測器
CCP‧‧‧電容
CK_AX、CK_CDR、CK_IN‧‧‧時脈信號
CK_D‧‧‧除頻信號
Da、Db、DN‧‧‧下降信號
DF1a、DF2a、DF1b、DF2b‧‧‧延遲單元
DS1、DS2、DS3、DS4‧‧‧延遲信號
DT‧‧‧資料信號
O1、O2、OMX‧‧‧輸出信號
Q1、Q2‧‧‧電晶體
S1、S2‧‧‧開關
SEL‧‧‧選擇信號
T1、T2‧‧‧時間
Ua、Ub、UP‧‧‧上升信號
Vcc‧‧‧正電壓
VCTL‧‧‧控制信號
XOG1、XOG2、XOG3、XOG4‧‧‧互斥或閘
第1圖為本發明實施例一時脈資料回復電路之方塊圖。 第2圖為本發明實施例多個信號的波形圖。 第3圖為本發明實施例一相位偵測器之方塊圖。 第4圖為本發明實施例一相位偵測器之方塊圖。 第5圖為本發明實施例一多工選擇單元之方塊圖。 第6圖為本發明實施例一電荷泵之電路圖。 第7圖為本發明實施例一輔助時脈產生器之電路圖。 第8圖為本發明實施例一時脈資料回復電路之方塊圖。 第9圖為本發明實施例一時脈資料回復電路之方塊圖。

Claims (12)

  1. 一種時脈資料回復電路，包括： 一第一相位偵測器，用來比對一資料信號與一第一時脈信號的相位，以輸出一第一輸出信號，其中該第一輸出信號表示該資料信號領先或落後該第一時脈信號的相位； 一輔助模組，包括： 一輔助時脈產生器，用來產生一輔助時脈信號； 一第二相位偵測器，耦接於該輔助時脈產生器，用來比對該輔助時脈信號與該第一時脈信號的相位，以輸出一第二輸出信號，其中該第二輸出信號表示該輔助時脈信號領先或落後該第一時脈信號的相位；以及 一多工選擇單元，耦接於該第一相位偵測器以及該第二相位偵測器，用來根據一選擇信號，輸出一多工輸出信號； 一第一電荷泵，耦接於該多工選擇單元，用來根據該多工輸出信號，輸出一控制信號；以及 一第一壓控振盪器，耦接於該第一電荷泵，用來根據該控制信號，產生該第一時脈信號。
  2. 如請求項1所述的時脈資料回復電路，其中該第二相位偵測器包括： 一第一延遲單元，接收該輔助時脈信號及該第一時脈信號，以產生一第一延遲信號； 一第二延遲單元，耦接於該第一延遲單元，接收該第一延遲信號及該第一時脈信號，以產生一第二延遲信號； 一第一互斥或閘，用來對該輔助時脈信號及該第一延遲信號進行互斥或運算，以產生一第一上升信號；以及 一第二互斥或閘，用來對該第一延遲信號及該第二延遲信號進行互斥或運算，以產生一第一下降信號； 其中，該第一上升信號及該第一下降信號形成該第二輸出信號。
  3. 如請求項2所述的時脈資料回復電路，其中該第一相位偵測器包括： 一第三延遲單元，接收該資料信號及該第一時脈信號，以產生一第三延遲信號； 一第四延遲單元，耦接於該第三延遲單元，接收該第三延遲信號及該第一時脈信號，以產生一第四延遲信號； 一第三互斥或閘，用來對該資料信號及該第三延遲信號進行互斥或運算，以產生一第二上升信號；以及 一第四互斥或閘，用來對該第三延遲信號及該第四延遲信號進行互斥或運算，以產生一第二下降信號； 其中，該第二上升信號及該第二下降信號形成該第一輸出信號。
  4. 如請求項3所述的時脈資料回復電路，其中該多工選擇單元包括： 一第一多工器，接收該第一上升信號及該第二上升信號，用來根據該選擇信號輸出一第三上升信號；以及 一第二多工器，接收該第一下降信號及該第二下降信號，用來根據該選擇信號輸出一第三下降信號； 其中，該第三上升信號及該第三下降信號形成該多工輸出信號。
  5. 如請求項4所述的時脈資料回復電路，其中該第一電荷泵包括： 一電容，用來輸出該控制信號； 一第一開關，其一端接收一第一電壓，另一端耦接於該電容，該第一開關受控於該第三上升信號；以及 一第二開關，其一端接收一第二電壓，另一端耦接於該電容，該第一開關受控於該第三下降信號。
  6. 如請求項5所述的時脈資料回復電路，其中該第一開關為一第一電晶體，該第二開關為一第二電晶體，該第一電壓為一正電壓，該第二電壓為一接地電壓。
  7. 如請求項1所述的時脈資料回復電路，其中該輔助時脈產生器包括： 一相位頻率偵測器，接收一輸入時脈信號； 一第二電荷泵，耦接於該相位頻率偵測器；以及 一第二壓控振盪器，耦接於該第二電荷泵與該相位頻率偵測器之間，用來產生該輔助時脈信號。
  8. 如請求項7所述的時脈資料回復電路，其中該輔助時脈產生器還包括： 一除頻器，耦接於該第二壓控振盪器與該相位頻率偵測器之間，用來根據該輔助時脈信號產生一除頻信號； 其中，該相位頻率偵測器接收該除頻信號。
  9. 如請求項7所述的時脈資料回復電路，其中該輔助時脈產生器還包括： 一低通濾波器，耦接於該第二電荷泵與該第二壓控振盪器之間。
  10. 如請求項1所述的時脈資料回復電路，其中該多工選擇單元耦接於一控制電路，該控制電路產生該選擇信號。
  11. 如請求項1所述的時脈資料回復電路，另包括一相位頻率偵測器，該相位頻率偵測器耦接於該第一壓控振盪器並接收一參考時脈信號。
  12. 如請求項1所述的時脈資料回復電路，另包括一頻率偵測器，該相位頻率偵測器耦接於該第一壓控振盪器。
TW107107725A 2018-03-07 2018-03-07 時脈資料回復電路 TW201939916A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107107725A TW201939916A (zh) 2018-03-07 2018-03-07 時脈資料回復電路
US16/139,415 US10615804B2 (en) 2018-03-07 2018-09-24 Clock and data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107107725A TW201939916A (zh) 2018-03-07 2018-03-07 時脈資料回復電路

Publications (1)

Publication Number Publication Date
TW201939916A true TW201939916A (zh) 2019-10-01

Family

ID=67844110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107725A TW201939916A (zh) 2018-03-07 2018-03-07 時脈資料回復電路

Country Status (2)

Country Link
US (1) US10615804B2 (zh)
TW (1) TW201939916A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로
RU2745886C1 (ru) * 2020-07-28 2021-04-02 Федеральное Государственное Бюджетное Учреждение "Федеральное Агентство По Правовой Защите Результатов Интеллектуальной Деятельности Военного, Специального И Двойного Назначения" (Фгбу "Фаприд") Регенератор сигналов данных
US11558170B2 (en) * 2020-12-16 2023-01-17 Synaptics Incorporated Phase-locked loop with dual input reference and dynamic bandwidth control
US11469877B1 (en) * 2021-08-12 2022-10-11 Xilinx, Inc. High bandwidth CDR

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
US20060215296A1 (en) * 2005-03-24 2006-09-28 Gennum Corporation Bidirectional referenceless communication circuit
TWI375401B (en) 2008-09-01 2012-10-21 Himax Tech Ltd Clock generating device and method thereof
US8671305B1 (en) * 2011-07-01 2014-03-11 Altera Corporation Techniques for adjusting periodic signals based on data detection
TWI510096B (zh) 2013-10-04 2015-11-21 Realtek Semiconductor Corp 資料接收裝置與方法

Also Published As

Publication number Publication date
US10615804B2 (en) 2020-04-07
US20190280696A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN110324036B (zh) 时钟及数据恢复电路
US6307413B1 (en) Reference-free clock generator and data recovery PLL
US6310521B1 (en) Reference-free clock generation and data recovery PLL
USRE40939E1 (en) Multi-phase locked loop for data recovery
TW201939916A (zh) 時脈資料回復電路
US6075416A (en) Method, architecture and circuit for half-rate clock and/or data recovery
US5734301A (en) Dual phase-locked loop clock synthesizer
KR101020513B1 (ko) 락 검출 회로 및 락 검출 방법
US8798223B2 (en) Clock and data recovery unit without an external reference clock
TW200924448A (en) A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
KR100362841B1 (ko) 고주파수위상동기루프회로
KR20060079581A (ko) 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
US10530563B2 (en) Clock synchronization device
EP2359469B1 (en) A phase frequency detector
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
JP3327249B2 (ja) Ｐｌｌ回路
US7570093B1 (en) Delay-locked loop and a delay-locked loop detector
KR100261294B1 (ko) 고속 비복귀 기록 데이터 복구장치
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
KR20020094371A (ko) 데이터 복원 회로 및 방법
US11115033B1 (en) Speed-up charge pump and phase-locked loop and method for operating the same
JPH09214333A (ja) 半導体集積回路
US20050057314A1 (en) Device and method for detecting phase difference and PLL using the same
US6218907B1 (en) Frequency comparator and PLL circuit using the same
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases