CN103107807B - 频率与数据回复架构及其相位检测器 - Google Patents
频率与数据回复架构及其相位检测器 Download PDFInfo
- Publication number
- CN103107807B CN103107807B CN201110359789.6A CN201110359789A CN103107807B CN 103107807 B CN103107807 B CN 103107807B CN 201110359789 A CN201110359789 A CN 201110359789A CN 103107807 B CN103107807 B CN 103107807B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- phase
- data
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明是有关于一种频率与数据回复架构及其相位检测器,其一种频率与数据回复架构,包括频率检测器、相位检测器、相位电荷泵电路、频率电荷泵电路及压控振荡器。频率检测器用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中中间信号指示数据信号及频率信号之间的关系。相位检测器只包含四个与门,用来接收并运算中间信号,以产生一相位控制信号。相位电荷泵电路用来根据相位控制信号输出第一电流信号。频率电荷泵电路用来根据频率控制信号来输出第二电流信号。压控振荡器用来根据第一电流信号及第二电流信号来输出具有不同相位的频率信号,并从具有不同相位的频率信号选出至少一者来取样数据信号。
Description
技术领域
本发明涉及一种相位检测器(PD),特别是涉及一种频率与数据回复架构及其相位检测器。
背景技术
频率数据回复电路在高速串化器/解串化器设计中扮演了很重要的角色,其对于现代收发器系统减小抖动及提高信号质量是重要的。锁相回路(PLL)为基的频率数据回复电路被广泛用在连续模式的CDR电路的单石实施中。频率数据回复电路一般会使用相位侦测器来进行相位锁定。
常见用于频率数据回复电路的相位侦测器主要以“线性相位侦测器”及“正反(bang-bang)相位侦测器”两种为主。请参阅图1A、图1B,分别为两种相位侦测器的特征曲线。如图所示,在线性相位侦测器中,电流会随着相位差线性地被充放电,因此具有较小的输出抖动(jitter)。然而,其脉冲会由于过小的相位差而过窄,不适合在高速操作。相反地,正反相位侦测器虽然适合在高速电路中操作,但所产生的抖动却太大。
因此,亟需提出一种新颖的相位侦测器,期能减少锁定相位时的抖动,并能适用于高速数据速率操作。
由此可见,上述现有的相位检测器在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品相位检测器又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的频率与数据回复架构及其相位检测器,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的相位检测器存在的缺陷,而提供一种新型结构的频率与数据回复架构及其相位检测器,所要解决的技术问题是在提出一种用于频率与数据回复架构的相位检测器,其使用较简单的逻辑电路,除了结合线性相位侦测器及正反相位侦测器的优点,也能节省操作功率,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的其包含:一频率检测器,用来接收一数据信号及多个具有不 同相位的频率信号,以产生多个中间信号及一频率控制信号,其中所述中间信号指示该数据信号及所述频率信号之间的关系;一相位检测器,用来根据所述中间信号产生一相位控制信号;一相位电荷泵电路,用来根据该相位控制信号输出一第一电流信号;一频率电荷泵电路,用来根据该频率控制信号输出一第二电流信号,以调整该频率信号的频率;一压控振荡器(VCO),来根据该第一电流信号及该第二电流信号输出一调整频率信号;一上/下计数器,用来接收该相位控制信号并据以调整一计数值;及一适合的相位内插器,用来根据该计数值以及该调整频率信号内插出所述具有不同相位的频率信号,并从所述具有不同相位的频率信号选出至少一者来取样该数据信号;及一决定电路,用来根据该从所述具有不同相位的频率信号选出至少一者来取样该数据信号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的频率与数据回复架构,其中所述的该频率检测器借由所述具有不同相位的频率信号将一频率周期划分成四个相区,且该频率检测器在所述具有不同相位的频率信号处取样该数据信号,以便获得指示一数据转态边缘发生在哪一个相区中的所述中间信号,并据以产生该频率控制信号。
前述的频率与数据回复架构,其中所述的该相位检测器根据所述中间信号来产生一第一升高信号、一第一降低信号、一第二升高信号及一第二降低信号的其一者作为该相位控制信号,其中由该第一升高信号或该第一降低信号调整该频率信号的相位的幅度比由该第二升高信号或该第二降低信号调整的幅度大,其中该第一升高信号及该第二升高信号用来加速该频率信号的相位,且该第一降低信号及该第二降低信号用来减速该频率信号的相位。
前述的频率与数据回复架构,其中所述的其当该第一升高信号或该第一降低信号为真(true),则该上/下计数器减少该计数值,以控制该相位内插器扩大第二个和第三个的所述相区,而当该第二升高信号或该第二降低信号为真(true),则该上/下计数器增加该计数值,以控制该相位内插器缩小第二个和第三个的所述相区。
前述的频率与数据回复架构,其中所述的该第一电流信号及该第二电流信号根据该计数值来调整。
前述的频率与数据回复架构,其中所述的其当增加该计数值,则减少该第一电流信号以及该第二电流信号,而当减少该计数值,则增加该第一电流信号以及该第二电流信号。
前述的频率与数据回复架构,其中所述的该相位检测器只包括四个与门(AND gate),用来接收并运算所述中间信号,以据以产生该相位控制信号。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的其包含:一频率检测器,用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中所述中间信号指示该数据信号及所述频率信号之间的关系;一相位检测器,其只包含四个与门,用来接收并运算所述中间信号,以据以产生一相位控制信号;一相位电荷泵电路,用来根据该相位控制信号输出一第一电流信号;一频率电荷泵电路,用来根据该频率控制信号输出一第二电流信号;及一压控振荡器(VCO),用来根据该第一电流信号及该第二电流信号来输出所述具有不同相位的频率信号,并从所述具有不同相位的频率信号选出至少一者来取样该数据信号;及一决定电路,用来根据该从所述具有不同相位的频率信号选出至少一者来取样该数据信号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的频率与数据回复架构(CDR),其中所述的该频率检测器为一1/4速率数字自动调相频率检测器(digital quadricorrelator frequency detector,DQFD)。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明的主要技术内容如下:
为达到上述目的,本发明提供了一种频率与数据回复(CDR)架构,其包含一频率检测器、一相位检测器、一相位电荷泵电路、一频率电荷泵电路、一压控振荡器(VCO)、一上/下计数器及一相位内插器。频率检测器用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中中间信号指示数据信号及频率信号之间的关系。相位检测器用来根据中间信号产生一相位控制信号。相位电荷泵电路用来根据相位控制信号输出一第一电流信号。频率电荷泵电路用来根据频率控制信号输出一第二电流信号,以调整频率信号的频率。压控振荡器(VCO)用来根据第一电流信号及第二电流信号输出一调整频率信号。上/下计数器用来接收相位控制信号并据以调整一计数值。相位内插器根据计数值以及调整频率信号来内插出具有不同相位的频率信号,并从具有不同相位的频率信号选出至少一者来取样数据信号。
另外,为达到上述目的,本发明还提供了一种频率与数据回复架构(CDR),包括一频率检测器、一相位检测器、一相位电荷泵电路、一频率电荷泵电路及一压控振荡器(VCO)。频率检测器用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中中间信号指示数据信号及频率信号之间的关系。相位检测器只包含四个与门,用来接收并运算中间信号,以据以产生一相位控制信号。相位电荷泵电路用来根据相位控制信号输出一第一电流信号。频率电荷泵电路用来根 据频率控制信号来输出一第二电流信号。压控振荡器用来根据第一电流信号及第二电流信号来输出具有不同相位的频率信号,并从具有不同相位的频率信号选出至少一者来取样数据信号。
借由上述技术方案,本发明频率与数据回复架构及其相位检测器至少具有下列优点及有益效果:本发明所提出的用于频率与数据回复架构的相位检测器,其使用较简单的逻辑电路,除了结合线性相位侦测器及正反相位侦测器的优点,也能节省操作功率。
综上所述,本发明频率与数据回复架构及其相位检测器,其一种频率与数据回复架构(CDR),包括一频率检测器、一相位检测器、一相位电荷泵电路、一频率电荷泵电路及一压控振荡器(VCO)。频率检测器用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中中间信号指示数据信号及频率信号之间的关系。相位检测器只包含四个与门,用来接收并运算中间信号,以据以产生一相位控制信号。相位电荷泵电路用来根据相位控制信号输出一第一电流信号。频率电荷泵电路用来根据频率控制信号来输出一第二电流信号。压控振荡器用来根据第一电流信号及第二电流信号来输出具有不同相位的频率信号,并从具有不同相位的频率信号选出至少一者来取样数据信号。本发明在技术上有显着的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1A为线性相位侦测器的特征曲线。
图1B为bang-bang相位侦测器的特征曲线。
图2为本发明一实施例的频率与数据回复架构的示意图。
图3为本发明一实施例的频率检测器的电路图。
图4A说明本发明一实施例的频率检测器工作原理的时序图。
图4B是数据转态边缘落入的相区与频率检测器产生的频率信号之间的关系表。
图5A说明本发明一实施例的信号处理的示意图。
图5B为本发明一实施例的数据转态边缘落入的相区与相位检测器产生的信号之间的关系表。
图5C为本发明一实施例的相位检测器的电路图。
图6为本发明一实施例的调整相区的操作示意图。
图7例示进行锁相的操作示意图。
图8为本发明一实施例的相位侦测器的特征曲线。
2:频率与数据回复架构 21:相位/频率检测器
211:相位检测器 213:频率检测器
23:上/下计数器 251:第一相位电荷泵电路
253:第二相位电荷泵电路 257:频率电荷泵电路
27:压控振荡器 28:决定电路
29:相位内插器 A、B、Q5、Q6、Q7、Q8:中间信号
P1-P8:取样点 I、II、III、IV:相区
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的频率与数据回复架构及其相位检测器其具体实施方式、结构、特征及其功效,详细说明如后。
首先,请参阅图2,为本发明一实施例的频率与数据回复(clock anddata recovery,CDR)架构2的电路图。如图2所示,频率与数据回复架构2包括一相位/频率检测器(PFD)21,其由频率检测器213以及相位检测器211组成。一具体实施例中,频率检测器213包含一1/4速率数字自动调相频率检测器(digital quadricorrelator frequency detector,DQFD),其可由先前技术(即,Yang等人于2004年八月提出的″A 3.125-Gb/s Clock andData Recovery Circuit for the 10-Gbase-LX4 Ethernet,″IEEE Journalof Solid-State Circuits,vol.39,no.8,pp.1723-1732)中提出的半速率数字频率检测器来延伸。以下提到的其中操作原理,在此将不予以赘述。
请同时参阅图3,频率检测器213使用八个D型正反器(DFF)分别多个具有不同相位的频率信号来取样所接收的一数据信号,且使用多个互斥或(XOR)闸与或(OR)闸来处理D型正反器的输出,以产生两个中间信号A、B。中间信号A、B再被另一组D型正反器处理后会产生多个中间信号Q5、Q6、Q7、Q8,其经过图3下方的逻辑电路处理后,会产生用来调整频率信号的频率的一频率升高信号(F_up)及一频率降低信号(F_down)(频率控制信号),详述在后。其中,这里提到的中间信号用来指示数据信号及频率信号之间的关系。
图4A说明本发明一实施例的频率检测器213工作原理的时序图。如图所示,P1-P8表示数据信号上的取样点。频率检测器213借由具有不同相位 的频率信号将一频率周期划分成四个相区I、II、III、IV,并在具有不同相位的频率信号的各取样点P1-P8处对数据信号取样,以便获得能指示数据转态边缘发生在哪一个相区中的中间信号。借由检测数据转态边缘(transition edge)(例如,数据信号的上升边缘)落入的相区,频率检测器213可判定频率是否被锁定。具体来说,频率检测器213判定数据转态边缘发生在哪一个相区中,以产生相对应的中间信号Q5、Q6、Q7、Q8来获得图4B的表,其指示了数据转态边缘落入的相区与频率检测器产生的频率信号之间的关系。其中,图3下方的频率检测器213的逻辑电路便是根据图4B的表来设计的。
图5A说明本发明一实施例的相位检测器211的信号处理的示意图。如图5A所示,第一相位电荷泵电路251及第二相位电荷泵电路253耦接于相位检测器211,用来根据相位检测器211传来的相位控制信号来抽取或提供电流。一具体实施例中,第一相位电荷泵电路251和第二相位电荷泵电路253可实作成一单一相位电荷泵电路25。相位检测器211会接收频率检测器213产生的中间信号A、B,并据以产生能指示数据信号与频率信号之间的相对相位的一第一升高信号(up1)、一第一降低信号(dn1)、一第二升高信号(up2)以及一第二降低信号(dn2)等四个相位控制信号的其一者,以驱动第一相位电荷泵电路251及第二相位电荷泵电路253。其中,第一升高信号(up1)和第一降低信号(dn1)是对应于第一相位电荷泵电路251;而第二升高信号(up2)和第二降低信号(dn2)是对应于第二相位电荷泵电路253。一实施例中,第一相位电荷泵电路251及第二相位电荷泵电路253可包含在相位检测器211中,频率电荷泵电路257可包含在频率检测器213中。
具体来说,假设相位是锁在接近于相区II、III之间边界的取样点,若数据转态边缘落入相区I,则表示数据信号领先频率信号较多,相位检测器211便输出第一升高信号(up1)给第一相位电荷泵电路251,以增加较大量的电流来调整频率信号的相位向左移(即,加快相位速度)。若数据转态边缘落入相区II,则表示数据信号领先频率信号较少,相位检测器211便输出第二升高信号(up2)给第二相位电荷泵电路253,以增加较小量的电流来调整频率信号的相位向左移。若数据转态边缘落入相区III,则表示数据信号落后频率信号较少,相位检测器211便输出第二降低信号(dn2)给第二相位电荷泵电路253,以减少较小量的电流来调整频率信号的相位向右移(即,减缓相位速度)。若数据转态边缘落入相区IV,则表示数据信号落后频率信号较多,相位检测器211便输出第一降低信号(dn1)给第一相位电荷泵电路251,以减少较大量的电流来调整频率信号的相位向右移。由该第一升高信号或该第一降低信号调整频率信号的相位幅度比由该第二升高信号或该第二降低信号调整的幅度大,其中第一升高信号(up1)及第二升高信号 (up2)用来加速频率信号的相位,且第一降低信号(dn1)及第二降低信号(dn2)用来减速频率信号的相位。
基于上述,数据转态边缘落入的相区与相位检测器产生的信号之间的关系表如图5B所示。借此,本发明提出的相位检测器211的电路便可根据图5B的关系表来设计,如图5C所示,只需使用四个与门(AND gate)便可实作出相位检测器211,其能降低电路复杂度并节省能量消耗。
频率与数据回复架构2更包括一压控振荡器(VCO)27、一决定电路(DC)28以及一相位内插器(PI)29。压控振荡器27的前端是由电容及电阻组合的低通滤波器(low pass filter),且压控振荡器27耦接于相位检测器211及频率检测器213,用来根据相位检测器211及频率检测器213传来的电流输出一调整频率信号,以调整频率信号的频率。具体来说,频率电荷泵电路257耦接于频率检测器213,用来根据频率升高信号(F_up)及频率降低信号(F_down)来输出电流至压控振荡器27,以调整频率信号的频率。相位内插器29用来内插出四个相区I、II、III、IV。上/下计数器23耦接于第一相位电荷泵电路251、第二相位电荷泵电路253、相位检测器211以及相位内插器29之间,用来接收第一升高信号(up1)、第一降低信号(dn1)、第二升高信号(up2)以及第二降低信号(dn2)的其一者,并据以调整一计数值。一具体实施例中,此计数值预设为0。具体来说,相位内插器29根据压控振荡器27输出的该调整频率信号以及上/下计数器23输出的计数值内插出具有不同相位的频率信号,并从这些具有不同相位的频率信号中选出至少一者来取样数据信号。借此,决定电路28便可根据所选出的频率信号来取样数据信号,以输出还原数据。
具体来说,当相位检测器211输出的第一升高信号(up1)或第一降低信号(dn1)为真(true),则上/下计数器23减少计数值(例如,计数值减1),以控制相位内插器29扩大第二个相区II和第三个相区III,而当相位检测器211输出的第二升高信号(up2)或第二降低信号(dn2)为真(true),则上/下计数器23增加计数值(例如,计数值加1),以控制相位内插器29缩小第二个相区II和第三个相区III,如图6所示。在图6中,第一个相区I和第二个相区II的总和为45°,且第三个相区III和第四个相区IV的总和为45°。另外,当计数值增加后,则上/下计数器23减少第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流;而当计数值减少后,则上/下计数器23增加第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流。值得注意的是,第一相位电荷泵电路251与第二相位电荷泵电路253的输出电流比例可以是固定的。
接着,请参阅图7,其例示进行锁相的操作示意图。假设一开始的计数值为0,且第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流 比(iCP1∶iCP2)为8*i∶4*i,这里的i表示基本电流量。假设频率检测器213判定目前数据转态边缘发生在相区II,则相位检测器211输出的第二升高信号(up2)为真(如图5B所示)。上/下计数器23增加计数值以控制第二相位电荷泵电路253输出较小量的电流,如4*i->3*i,来调整频率信号的相位向左移。另外,上/下计数器23增加计数值来控制相位内插器29缩小第二个相区II和第三个相区III。由于计数值增加,第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流则被上/下计数器23分别降为6*i及3*i。
第二阶段中,数据转态边缘仍发生在相区II,故其操作与上阶段相同。由于计数值增加,第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流则被上/下计数器23分别降为4*i及2*i。
第三阶段中,由于数据转态边缘发生在相区I,则相位检测器211输出的第一升高信号(up1)为真(如图5B所示)。上/下计数器23减少计数值以控制第一相位电荷泵电路251输出较大量的电流,如4*i->6*i,来调整频率信号的相位向左移。另外,上/下计数器23减少计数值来控制相位内插器29扩大第二个相区II和第三个相区III。由于计数值减少,则上/下计数器23分别将第一相位电荷泵电路251及第二相位电荷泵电路253的输出电流增加成6*i及3*i。如此重复上述机制,直到相位被锁住为止。
最后,请参阅图8,为本发明一实施例的相位侦测器211的特征曲线。如图所示,电流会随着相位差阶梯式地被动态调整,其不只具有较小的输出抖动,且适合在高速操作。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1.一种频率与数据回复架构,其特征在于其包含:
一频率检测器,用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中所述中间信号指示该数据信号及所述频率信号之间的关系;
一相位检测器,用来根据所述中间信号产生一相位控制信号;
一相位电荷泵电路,用来根据该相位控制信号输出一第一电流信号;
一频率电荷泵电路,用来根据该频率控制信号输出一第二电流信号,以调整该频率信号的频率;
一压控振荡器,用来根据该第一电流信号及该第二电流信号输出一调整频率信号;
一上/下计数器,用来接收该相位控制信号并据以调整一计数值;及
一适合的相位内插器,用来根据该计数值以及该调整频率信号内插出所述具有不同相位的频率信号,并从所述具有不同相位的频率信号选出至少一者来取样该数据信号;及
一决定电路,用来根据该从所述具有不同相位的频率信号选出至少一者来取样该数据信号。
2.如权利要求1所述的频率与数据回复架构,其特征在于该频率检测器借由所述具有不同相位的频率信号将一频率周期划分成四个相区,且该频率检测器在所述具有不同相位的频率信号处取样该数据信号,以便获得指示一数据转态边缘发生在哪一个相区中的所述中间信号,并据以产生该频率控制信号。
3.如权利要求2所述的频率与数据回复架构,其特征在于该相位检测器根据所述中间信号来产生一第一升高信号、一第一降低信号、一第二升高信号及一第二降低信号的其一者作为该相位控制信号,其中由该第一升高信号或该第一降低信号调整该频率信号的相位的幅度比由该第二升高信号或该第二降低信号调整的幅度大,其中该第一升高信号及该第二升高信号用来加速该频率信号的相位,且该第一降低信号及该第二降低信号用来减速该频率信号的相位。
4.如权利要求3所述的频率与数据回复架构,其特征在于当该第一升高信号或该第一降低信号为真,则该上/下计数器减少该计数值,以控制该相位内插器扩大第二个和第三个的所述相区,而当该第二升高信号或该第二降低信号为真,则该上/下计数器增加该计数值,以控制该相位内插器缩小第二个和第三个的所述相区。
5.如权利要求4所述的频率与数据回复架构,其特征在于该第一电流信号及该第二电流信号根据该计数值来调整。
6.如权利要求5所述的频率与数据回复架构,其特征在于当增加该计数值,则减少该第一电流信号以及该第二电流信号,而当减少该计数值,则增加该第一电流信号以及该第二电流信号。
7.如权利要求1所述的频率与数据回复架构,其特征在于该相位检测器只包括四个与门,用来接收并运算所述中间信号,以据以产生该相位控制信号。
8.一种频率与数据回复架构,其特征在于其包含:
一频率检测器,用来接收一数据信号及多个具有不同相位的频率信号,以产生多个中间信号及一频率控制信号,其中所述中间信号指示该数据信号及所述频率信号之间的关系;
一相位检测器,其只包含四个与门,用来接收并运算所述中间信号,以据以产生一相位控制信号;
一相位电荷泵电路,用来根据该相位控制信号输出一第一电流信号;
一频率电荷泵电路,用来根据该频率控制信号输出一第二电流信号;及
一压控振荡器,用来根据该第一电流信号及该第二电流信号来输出所述具有不同相位的频率信号,并从所述具有不同相位的频率信号选出至少一者来取样该数据信号;及
一决定电路,用来根据该从所述具有不同相位的频率信号选出至少一者来取样该数据信号。
9.如权利要求8所述的频率与数据回复架构,其特征在于该频率检测器为一1/4速率数字自动调相频率检测器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110359789.6A CN103107807B (zh) | 2011-11-09 | 2011-11-09 | 频率与数据回复架构及其相位检测器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110359789.6A CN103107807B (zh) | 2011-11-09 | 2011-11-09 | 频率与数据回复架构及其相位检测器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103107807A CN103107807A (zh) | 2013-05-15 |
CN103107807B true CN103107807B (zh) | 2015-07-08 |
Family
ID=48315412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110359789.6A Active CN103107807B (zh) | 2011-11-09 | 2011-11-09 | 频率与数据回复架构及其相位检测器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103107807B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109450439B (zh) * | 2015-04-23 | 2022-06-07 | 群联电子股份有限公司 | 时脉数据恢复电路模块、存储器存储装置及相位锁定方法 |
CN113014252A (zh) * | 2016-11-11 | 2021-06-22 | 瑞昱半导体股份有限公司 | 相位调整电路、控制方法与测量方法 |
CN108616271A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | 锁相环快速锁定电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002279A (en) * | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
CN1574629A (zh) * | 2003-06-11 | 2005-02-02 | 恩益禧电子股份有限公司 | 时钟和数据恢复电路 |
CN101286739A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 控制混频控制振荡器的电路与方法及其频率数据回复电路 |
CN101536315A (zh) * | 2007-11-23 | 2009-09-16 | 香港应用科技研究院有限公司 | 具有在锁相环输入和反馈差分时钟的共模均衡器的零延迟缓冲器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4657662B2 (ja) * | 2004-09-10 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
-
2011
- 2011-11-09 CN CN201110359789.6A patent/CN103107807B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002279A (en) * | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
CN1574629A (zh) * | 2003-06-11 | 2005-02-02 | 恩益禧电子股份有限公司 | 时钟和数据恢复电路 |
CN101286739A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 控制混频控制振荡器的电路与方法及其频率数据回复电路 |
CN101536315A (zh) * | 2007-11-23 | 2009-09-16 | 香港应用科技研究院有限公司 | 具有在锁相环输入和反馈差分时钟的共模均衡器的零延迟缓冲器 |
Also Published As
Publication number | Publication date |
---|---|
CN103107807A (zh) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8457269B2 (en) | Clock and data recovery (CDR) architecture and phase detector thereof | |
US6310521B1 (en) | Reference-free clock generation and data recovery PLL | |
US9300461B2 (en) | Reception circuit | |
US6914953B2 (en) | Multiphase clock recovery using D-type phase detector | |
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
CN102263554B (zh) | 用于提高带内相位噪声性能的锁相环频率综合器结构 | |
CN101931399B (zh) | 一种锁相环频率综合器 | |
CN101515802A (zh) | 用于无参考时钟和数据恢复应用的相位/频率检测器以及电荷泵构架 | |
EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
CN103107807B (zh) | 频率与数据回复架构及其相位检测器 | |
US20020057118A1 (en) | Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator | |
CN109150171A (zh) | 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路 | |
CN107078743B (zh) | 用于时钟和数据恢复的电路布置和方法 | |
CN103107806B (zh) | 一种低杂谱Sigma‑Delta小数‑N锁相环 | |
US8461886B1 (en) | Circuit and circuit method for reduction of PFD noise contribution for ADPLL | |
US6819728B2 (en) | Self-correcting multiphase clock recovery | |
CN211606514U (zh) | 一种高速串行时钟数据恢复电路 | |
CN102946306A (zh) | 时钟数据恢复电路结构及数字化时钟数据恢复方法 | |
TW201320611A (zh) | 時脈與資料回復架構及其相位檢測器 | |
Hwang et al. | A 180-Mb/s to 3.2-Gb/s, continuous-rate, fast-locking CDR without using external reference clock | |
CN101582693A (zh) | 时钟数据恢复器的频率检测电路与方法 | |
CN205596095U (zh) | 一种基于半速率时钟恢复电路的串行器 | |
CN202841098U (zh) | 高速输入输出接口及其接收电路 | |
Lan et al. | A nonlinear phase frequency detector with zero blind zone for fast-locking phase-locked loops | |
TWI630799B (zh) | Phase detector and clock and data recovery device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |