TW201320611A - 時脈與資料回復架構及其相位檢測器 - Google Patents
時脈與資料回復架構及其相位檢測器 Download PDFInfo
- Publication number
- TW201320611A TW201320611A TW100140058A TW100140058A TW201320611A TW 201320611 A TW201320611 A TW 201320611A TW 100140058 A TW100140058 A TW 100140058A TW 100140058 A TW100140058 A TW 100140058A TW 201320611 A TW201320611 A TW 201320611A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- clock
- frequency
- data
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一種時脈與資料回復架構(CDR),包括一頻率檢測器、一相位檢測器、一相位電荷泵電路、一頻率電荷泵電路及一壓控振盪器(VCO)。頻率檢測器用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中中間信號指示資料信號及時脈信號之間的關係。相位檢測器只包含四個及閘,用來接收並運算中間信號,以據以產生一相位控制信號。相位電荷泵電路用來根據相位控制信號輸出一第一電流信號。頻率電荷泵電路用來根據頻率控制信號來輸出一第二電流信號。壓控振盪器用來根據第一電流信號及第二電流信號來輸出具有不同相位之時脈信號,並從具有不同相位的時脈信號選出至少一者來取樣資料信號。
Description
本發明係有關一種相位檢測器(PD),特別是關於一種時脈與資料回復架構及其相位檢測器。
時脈資料回復電路在高速串化器/解串化器設計中扮演了很重要的角色,其對於現代收發器系統減小抖動及提高信號品質是重要的。鎖相迴路(PLL)為基的時脈資料回復電路被廣泛用在連續模式之CDR電路的單石實施中。時脈資料回復電路一般會使用相位偵測器來進行相位鎖定。
常見用於時脈資料回復電路的相位偵測器主要以「線性相位偵測器」及「正反(bang-bang)相位偵測器」兩種為主。請參考第1A、1B圖,分別係為兩種相位偵測器的特徵曲線。如圖所示,在線性相位偵測器中,電流會隨著相位差線性地被充放電,因此具有較小的輸出抖動(jitter)。然而,其脈衝會由於過小的相位差而過窄,不適合在高速操作。相反地,正反相位偵測器雖然適合在高速電路中操作,但所產生的抖動卻太大。
因此,亟需提出一種新穎的相位偵測器,期能減少鎖定相位時的抖動,並能適用於高速資料速率操作。
鑑於上述,本發明實施例的目的之一在於提出一種用於時脈與資料回復架構的相位檢測器,其使用較簡單的邏輯電路,除了結合線性相位偵測器及正反相位偵測器的優點,也能節省操作功率。
本發明係揭示一種時脈與資料回復(CDR)架構,其包含一頻率檢測器、一相位檢測器、一相位電荷泵電路、一頻率電荷泵電路、一壓控振盪器(VCO)、一上/下計數器及一相位內插器。頻率檢測器用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中中間信號指示資料信號及時脈信號之間的關係。相位檢測器用來根據中間信號產生一相位控制信號。相位電荷泵電路用來根據相位控制信號輸出一第一電流信號。頻率電荷泵電路用來根據頻率控制信號輸出一第二電流信號,以調整時脈信號之頻率。壓控振盪器(VCO)用來根據第一電流信號及第二電流信號輸出一調整時脈信號。上/下計數器用來接收相位控制信號並據以調整一計數值。相位內插器係根據計數值以及調整時脈信號來內插出具有不同相位的時脈信號,並從具有不同相位的時脈信號選出至少一者來取樣資料信號。
本發明又揭示一種時脈與資料回復架構(CDR),包括一頻率檢測器、一相位檢測器、一相位電荷泵電路、一頻率電荷泵電路及一壓控振盪器(VCO)。頻率檢測器用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中中間信號指示資料信號及時脈信號之間的關係。相位檢測器只包含四個及閘,用來接收並運算中間信號,以據以產生一相位控制信號。相位電荷泵電路用來根據相位控制信號輸出一第一電流信號。頻率電荷泵電路用來根據頻率控制信號來輸出一第二電流信號。壓控振盪器用來根據第一電流信號及第二電流信號來輸出具有不同相位之時脈信號,並從具有不同相位的時脈信號選出至少一者來取樣資料信號。
首先,請參考第二圖,係為本發明一實施例之時脈與資料回復(clock and data recovery, CDR)架構2之電路圖。如第二圖所示,時脈與資料回復架構2包括一相位/頻率檢測器(PFD)21,其由頻率檢測器213以及相位檢測器211組成。一具體實施例中,頻率檢測器213包含一1/4速率數位自動調相頻率檢測器(digital quadricorrelator frequency detector, DQFD),其可由先前技術(即,Yang等人於2004年八月提出的"A 3.125-Gb/s Clock and Data Recovery Circuit for the 10-Gbase-LX4 Ethernet," IEEE Journal of Solid-State Circuits, vol. 39, no. 8, pp. 1723-1732)中提出的半速率數位頻率檢測器來延伸。以下提到的其中操作原理,於此將不予以贅述。
請同時參考第三圖,頻率檢測器213使用八個D型正反器(DFF)分別複數個具有不同相位的時脈信號來取樣所接收的一資料信號,且使用多個互斥或(XOR)閘與或(OR)閘來處理D型正反器的輸出,以產生兩個中間訊號A、B。中間訊號A、B再被另一組D型正反器處理後會產生多個中間訊號Q5、Q6、Q7、Q8,其經過第三圖下方的邏輯電路處理後,會產生用來調整時脈信號之頻率的一頻率升高信號(F_up)及一頻率降低信號(F_down)(頻率控制信號),詳述在後。其中,這裡提到的中間訊號係用來指示資料信號及時脈信號之間的關係。
第四A圖說明本發明一實施例之頻率檢測器213工作原理之時序圖。如圖所示,P1-P8表示資料信號上的取樣點。頻率檢測器213藉由具有不同相位的時脈信號將一時脈週期劃分成四個相區Ⅰ、Ⅱ、Ⅲ、Ⅳ,並在具有不同相位的時脈信號的各取樣點P1-P8處對資料信號取樣,以便獲得能指示資料轉態邊緣發生在哪一個相區中的中間信號。藉由檢測資料轉態邊緣(transition edge)(例如,資料信號的上升邊緣)落入的相區,頻率檢測器213可判定頻率是否被鎖定。具體來說,頻率檢測器213判定資料轉態邊緣發生在哪一個相區中,以產生相對應的中間訊號Q5、Q6、Q7、Q8來獲得第四B圖的表,其指示了資料轉態邊緣落入的相區與頻率檢測器產生之頻率訊號之間的關係。其中,第三圖下方的頻率檢測器213之邏輯電路便是根據第四B圖的表來設計的。
第五A圖說明本發明一實施例之相位檢測器211的訊號處理之示意圖。如第五A圖所示,第一相位電荷泵電路251及第二相位電荷泵電路253係耦接於相位檢測器211,用來根據相位檢測器211傳來的相位控制信號來抽取或提供電流。一具體實施例中,第一相位電荷泵電路251和第二相位電荷泵電路253可實作成一單一相位電荷泵電路25。相位檢測器211會接收頻率檢測器213產生的中間信號A、B,並據以產生能指示資料信號與時脈信號之間的相對相位之一第一升高信號(up1)、一第一降低信號(dn1)、一第二升高信號(up2)以及一第二降低信號(dn2)等四個相位控制信號之其一者,以驅動第一相位電荷泵電路251及第二相位電荷泵電路253。其中,第一升高信號(up1)和第一降低信號(dn1)是對應於第一相位電荷泵電路251;而第二升高信號(up2)和第二降低信號(dn2)是對應於第二相位電荷泵電路253。一實施例中,第一相位電荷泵電路251及第二相位電荷泵電路253可包含在相位檢測器211中,頻率電荷泵電路257可包含在頻率檢測器213中。
具體來說,假設相位是鎖在接近於相區Ⅱ、Ⅲ之間邊界的取樣點,若資料轉態邊緣落入相區Ⅰ,則表示資料信號領先時脈信號較多,相位檢測器211便輸出第一升高信號(up1)給第一相位電荷泵電路251,以增加較大量的電流來調整時脈信號的相位向左移(即,加快相位速度)。若資料轉態邊緣落入相區Ⅱ,則表示資料信號領先時脈信號較少,相位檢測器211便輸出第二升高信號(up2)給第二相位電荷泵電路253,以增加較小量的電流來調整時脈信號的相位向左移。若資料轉態邊緣落入相區Ⅲ,則表示資料信號落後時脈信號較少,相位檢測器211便輸出第二降低信號(dn2)給第二相位電荷泵電路253,以減少較小量的電流來調整時脈信號的相位向右移(即,減緩相位速度)。若資料轉態邊緣落入相區Ⅳ,則表示資料信號落後時脈信號較多,相位檢測器211便輸出第一降低信號(dn1)給第一相位電荷泵電路251,以減少較大量的電流來調整時脈信號的相位向右移。由該第一升高信號或該第一降低信號調整時脈信號之相位幅度比由該第二升高信號或該第二降低信號調整的幅度大,其中第一升高信號(up1)及第二升高信號(up2)係用來加速時脈信號之相位,且第一降低信號(dn1)及第二降低信號(dn2)係用來減速時脈信號之相位。
基於上述,資料轉態邊緣落入的相區與相位檢測器產生之訊號之間的關係表如第五B圖所示。藉此,本發明提出的相位檢測器211之電路便可根據第五B圖的關係表來設計,如第五C圖所示,只需使用四個及閘(AND gate)便可實作出相位檢測器211,其能降低電路複雜度並節省能量消耗。
時脈與資料回復架構2更包括一壓控振盪器(VCO)27、一決定電路(DC)28以及一相位內插器(PI)29。壓控振盪器27的前端是由電容及電阻組合的低通濾波器(low pass filter),且壓控振盪器27係耦接於相位檢測器211及頻率檢測器213,用來根據相位檢測器211及頻率檢測器213傳來的電流輸出一調整時脈信號,以調整時脈信號之頻率。具體來說,頻率電荷泵電路257耦接於頻率檢測器213,用來根據頻率升高信號(F_up)及頻率降低信號(F_down)來輸出電流至壓控振盪器27,以調整時脈信號之頻率。相位內插器29係用來內插出四個相區Ⅰ、Ⅱ、Ⅲ、Ⅳ。上/下計數器23係耦接於第一相位電荷泵電路251、第二相位電荷泵電路253、相位檢測器211以及相位內插器29之間,用來接收第一升高信號(up1)、第一降低信號(dn1)、第二升高信號(up2)以及第二降低信號(dn2)之其一者,並據以調整一計數值。一具體實施例中,此計數值係預設為0。具體來說,相位內插器29根據壓控振盪器27輸出的該調整時脈信號以及上/下計數器23輸出的計數值內插出具有不同相位的時脈信號,並從這些具有不同相位的時脈信號中選出至少一者來取樣資料信號。藉此,決定電路28便可根據所選出的時脈信號來取樣資料信號,以輸出還原資料。
具體來說,當相位檢測器211輸出的第一升高信號(up1)或第一降低信號(dn1)為真(true),則上/下計數器23減少計數值(例如,計數值減1),以控制相位內插器29擴大第二個相區Ⅱ和第三個相區Ⅲ,而當相位檢測器211輸出的第二升高信號(up2)或第二降低信號(dn2)為真(true),則上/下計數器23增加計數值(例如,計數值加1),以控制相位內插器29縮小第二個相區Ⅱ和第三個相區Ⅲ,如第六圖所示。在第六圖中,第一個相區Ⅰ和第二個相區Ⅱ的總和為45°,且第三個相區Ⅲ和第四個相區Ⅳ的總和為45°。另外,當計數值增加後,則上/下計數器23減少第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流;而當計數值減少後,則上/下計數器23增加第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流。值得注意的是,第一相位電荷泵電路251與第二相位電荷泵電路253的輸出電流比例可以是固定的。
接著,請參考第七圖,其例示進行鎖相之操作示意圖。假設一開始的計數值為0,且第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流比(iCP1:iCP2)為8*i:4*i,這裡的i表示基本電流量。假設頻率檢測器213判定目前資料轉態邊緣發生在相區Ⅱ,則相位檢測器211輸出的第二升高信號(up2)為真(如第5B圖所示)。上/下計數器23增加計數值以控制第二相位電荷泵電路253輸出較小量的電流,如4*i->3*i,來調整時脈信號的相位向左移。另外,上/下計數器23增加計數值來控制相位內插器29縮小第二個相區Ⅱ和第三個相區Ⅲ。由於計數值增加,第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流則被上/下計數器23分別降為6*i及3*i。
第二階段中,資料轉態邊緣仍發生在相區Ⅱ,故其操作與上階段相同。由於計數值增加,第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流則被上/下計數器23分別降為4*i及2*i。
第三階段中,由於資料轉態邊緣發生在相區Ⅰ,則相位檢測器211輸出的第一升高信號(up1)為真(如第5B圖所示)。上/下計數器23減少計數值以控制第一相位電荷泵電路251輸出較大量的電流,如4*i->6*i,來調整時脈信號的相位向左移。另外,上/下計數器23減少計數值來控制相位內插器29擴大第二個相區Ⅱ和第三個相區Ⅲ。由於計數值減少,則上/下計數器23分別將第一相位電荷泵電路251及第二相位電荷泵電路253的輸出電流增加成6*i及3*i。如此重複上述機制,直到相位被鎖住為止。
最後,請參考第八圖,係為本發明一實施例之相位偵測器211的特徵曲線。如圖所示,電流會隨著相位差階梯式地被動態調整,其不只具有較小的輸出抖動,且適合在高速操作。
根據上述實施例,本發明所提出的用於時脈與資料回復架構的相位檢測器,其使用較簡單的邏輯電路,除了結合線性相位偵測器及正反相位偵測器的優點,也能節省操作功率。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
2...時脈與資料回復架構
21...相位/頻率檢測器
211...相位檢測器
213...頻率檢測器
23...上/下計數器
251...第一相位電荷泵電路
253...第二相位電荷泵電路
257...頻率電荷泵電路
27...壓控振盪器
28...決定電路
29...相位內插器
A、B、Q5、Q6、Q7、Q8...中間訊號
P1-P8...取樣點
I、Ⅱ、Ⅲ、Ⅳ...相區
第一A圖係為線性相位偵測器的特徵曲線。
第一B圖係為bang-bang相位偵測器的特徵曲線。
第二圖係為本發明一實施例之時脈與資料回復架構之示意圖。
第三圖係為本發明一實施例之頻率檢測器之電路圖。
第四A圖說明本發明一實施例之頻率檢測器工作原理之時序圖。
第四B圖係為之資料轉態邊緣落入的相區與頻率檢測器產生之頻率訊號之間的關係表。
第五A圖說明本發明一實施例之訊號處理之示意圖。
第五B圖係為本發明一實施例之資料轉態邊緣落入的相區與相位檢測器產生之訊號之間的關係表。
第五C圖係為本發明一實施例之相位檢測器之電路圖。
第六圖係為本發明一實施例之調整相區之操作示意圖。
第七圖例示進行鎖相之操作示意圖。
第八圖係為本發明一實施例之相位偵測器的特徵曲線。
第一B圖係為bang-bang相位偵測器的特徵曲線。
第二圖係為本發明一實施例之時脈與資料回復架構之示意圖。
第三圖係為本發明一實施例之頻率檢測器之電路圖。
第四A圖說明本發明一實施例之頻率檢測器工作原理之時序圖。
第四B圖係為之資料轉態邊緣落入的相區與頻率檢測器產生之頻率訊號之間的關係表。
第五A圖說明本發明一實施例之訊號處理之示意圖。
第五B圖係為本發明一實施例之資料轉態邊緣落入的相區與相位檢測器產生之訊號之間的關係表。
第五C圖係為本發明一實施例之相位檢測器之電路圖。
第六圖係為本發明一實施例之調整相區之操作示意圖。
第七圖例示進行鎖相之操作示意圖。
第八圖係為本發明一實施例之相位偵測器的特徵曲線。
2...時脈與資料回復架構
21...相位/頻率檢測器
211...相位檢測器
213...頻率檢測器
23...上/下計數器
251...第一相位電荷泵電路
253...第二相位電荷泵電路
257...頻率電荷泵電路
27...壓控振盪器
28...決定電路
29...相位內插器
Claims (10)
- 一種時脈與資料回復架構,包含:
一頻率檢測器,用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中該些中間信號指示該資料信號及該些時脈信號之間的關係;
一相位檢測器,用來根據該些中間信號產生一相位控制信號;
一相位電荷泵電路,用來根據該相位控制信號輸出一第一電流信號;
一頻率電荷泵電路,用來根據該頻率控制信號輸出一第二電流信號,以調整該時脈信號之頻率;
一壓控振盪器(VCO),用來根據該第一電流信號及該第二電流信號輸出一調整時脈信號;
一上/下計數器,用來接收該相位控制信號並據以調整一計數值;及
一適合的相位內插器,用來根據該計數值以及該調整時脈信號內插出該些具有不同相位的時脈信號,並從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第1項所述之時脈與資料回復架構,更包含:
一決定電路,用來根據該從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第1項所述之時脈與資料回復架構,其中該頻率檢測器藉由該些具有不同相位的時脈信號將一時脈週期劃分成四個相區,且該頻率檢測器在該些具有不同相位的時脈信號處取樣該資料信號,以便獲得指示一資料轉態邊緣發生在哪一個相區中的該些中間信號,並據以產生該頻率控制信號。
- 如申請專利範圍第3項所述之時脈與資料回復架構路,其中該相位檢測器根據該些中間信號來產生一第一升高信號、一第一降低信號、一第二升高信號及一第二降低信號之其一者作為該相位控制信號,其中由該第一升高信號或該第一降低信號調整該時脈信號之相位的幅度比由該第二升高信號或該第二降低信號調整的幅度大,其中該第一升高信號及該第二升高信號係用來加速該時脈信號之相位,且該第一降低信號及該第二降低信號係用來減速該時脈信號之相位。
- 如申請專利範圍第4項所述之時脈與資料回復架構路,其中當該第一升高信號或該第一降低信號為真(true),則該上/下計數器減少該計數值,以控制該相位內插器擴大第二個和第三個之該些相區,而當該第二升高信號或該第二降低信號為真(true),則該上/下計數器增加該計數值,以控制該相位內插器縮小第二個和第三個之該些相區。
- 如申請專利範圍第5項所述之時脈與資料回復架構路,其中該第一電流信號及該第二電流信號係根據該計數值來調整。
- 如申請專利範圍第6項所述之時脈與資料回復架構路,其中當增加該計數值,則減少該第一電流信號以及該第二電流信號,而當減少該計數值,則增加該第一電流信號以及該第二電流信號。
- 如申請專利範圍第2項所述之時脈與資料回復架構路,其中該相位檢測器只包括四個及閘(AND gate),用來接收並運算該些中間信號,以據以產生該相位控制信號。
- 一種時脈與資料回復架構(CDR),包含:
一頻率檢測器,用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中該些中間信號指示該資料信號及該些時脈信號之間的關係;
一相位檢測器,其只包含四個及閘,用來接收並運算該些中間信號,以據以產生一相位控制信號;
一相位電荷泵電路,用來根據該相位控制信號輸出一第一電流信號;
一頻率電荷泵電路,用來根據該頻率控制信號輸出一第二電流信號;及
一壓控振盪器(VCO),用來根據該第一電流信號及該第二電流信號來輸出該些具有不同相位之時脈信號,並從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第9項所述之時脈與資料回復架構路,其中該頻率檢測器係為一1/4速率數位自動調相頻率檢測器(digital quadricorrelator frequency detector, DQFD)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201320611A true TW201320611A (zh) | 2013-05-16 |
TWI456905B TWI456905B (zh) | 2014-10-11 |
Family
ID=48872689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI456905B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI637617B (zh) * | 2016-10-03 | 2018-10-01 | 奇景光電股份有限公司 | 時脈資料回復電路與電子裝置 |
TWI718774B (zh) * | 2019-11-21 | 2021-02-11 | 連恩微電子有限公司 | 時脈資料回復電路與其頻率維持方法 |
CN113014252A (zh) * | 2016-11-11 | 2021-06-22 | 瑞昱半导体股份有限公司 | 相位调整电路、控制方法与测量方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818304A (en) * | 1997-03-20 | 1998-10-06 | Northern Telecom Limited | Phase-locked loop |
US6803827B1 (en) * | 2003-04-09 | 2004-10-12 | Analog Devices, Inc. | Frequency acquisition system |
US7692501B2 (en) * | 2007-09-14 | 2010-04-06 | Intel Corporation | Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications |
-
2011
- 2011-11-03 TW TW100140058A patent/TWI456905B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI637617B (zh) * | 2016-10-03 | 2018-10-01 | 奇景光電股份有限公司 | 時脈資料回復電路與電子裝置 |
CN113014252A (zh) * | 2016-11-11 | 2021-06-22 | 瑞昱半导体股份有限公司 | 相位调整电路、控制方法与测量方法 |
TWI718774B (zh) * | 2019-11-21 | 2021-02-11 | 連恩微電子有限公司 | 時脈資料回復電路與其頻率維持方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI456905B (zh) | 2014-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8457269B2 (en) | Clock and data recovery (CDR) architecture and phase detector thereof | |
CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
Chang et al. | A wide-range delay-locked loop with a fixed latency of one clock cycle | |
US7053719B2 (en) | Controlling a voltage controlled oscillator in a bang-bang phase locked loop | |
JP4756954B2 (ja) | クロックアンドデータリカバリ回路 | |
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
JP2886407B2 (ja) | デジタル回路位相復元装置 | |
JP2004180188A (ja) | データ再生方法およびデジタル制御型クロックデータリカバリ回路 | |
US8890626B2 (en) | Divider-less phase locked loop (PLL) | |
JP2013102458A (ja) | Pll回路 | |
WO2015149653A1 (zh) | 一种时钟占空比调整电路及多相位时钟产生器 | |
JP3649194B2 (ja) | Pll回路および光通信受信装置 | |
US20060145772A1 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
US20140286470A1 (en) | Phase locked loop and clock and data recovery circuit | |
US20240195421A1 (en) | Clock signal noise reduction device and noise reduction method, and multi-phase delay phase-locked loop | |
EP1513257A2 (en) | Digital phase-locked loop circuit | |
JP3327249B2 (ja) | Pll回路 | |
TW201320611A (zh) | 時脈與資料回復架構及其相位檢測器 | |
US8604849B1 (en) | Circuit and circuit methods for reduction of PFD noise contribution for ADPLL | |
CA2344787A1 (en) | A phase detector customized for clock synthesis unit | |
CN103107806B (zh) | 一种低杂谱Sigma‑Delta小数‑N锁相环 | |
Lee et al. | A 5 Gb/s 1/4-rate clock and data recovery circuit using dynamic stepwise bang-bang phase detector | |
CN103107807A (zh) | 频率与数据回复架构及其相位检测器 | |
Hwang et al. | A 180-Mb/s to 3.2-Gb/s, continuous-rate, fast-locking CDR without using external reference clock |