TWI456905B - 時脈與資料回復架構及其相位檢測器 - Google Patents
時脈與資料回復架構及其相位檢測器 Download PDFInfo
- Publication number
- TWI456905B TWI456905B TW100140058A TW100140058A TWI456905B TW I456905 B TWI456905 B TW I456905B TW 100140058 A TW100140058 A TW 100140058A TW 100140058 A TW100140058 A TW 100140058A TW I456905 B TWI456905 B TW I456905B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- clock
- phase
- data
- signals
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Claims (10)
- 一種時脈與資料回復架構,包含:一頻率檢測器,用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中該些中間信號指示該資料信號及該些時脈信號之間的關係;一相位檢測器,用來根據該些中間信號產生一相位控制信號;一相位電荷泵電路,用來根據該相位控制信號輸出一第一電流信號;一頻率電荷泵電路,用來根據該頻率控制信號輸出一第二電流信號,以調整該時脈信號之頻率;一壓控振盪器(VCO),用來根據該第一電流信號及該第二電流信號輸出一調整時脈信號;一上/下計數器,用來接收該相位控制信號並據以調整一計數值;及一適合的相位內插器,用來根據該計數值以及該調整時脈信號內插出該些具有不同相位的時脈信號,並從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第1項所述之時脈與資料回復架構,更包含:一決定電路,用來根據該從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第1項所述之時脈與資料回復架構,其中該頻率檢測器藉由該些具有不同相位的時脈信號將一時脈週期劃分成四個相區,且該頻率檢測器在該些具有不同相位的時脈信號處取樣 該資料信號,以便獲得指示一資料轉態邊緣發生在哪一個相區中的該些中間信號,並據以產生該頻率控制信號。
- 如申請專利範圍第3項所述之時脈與資料回復架構,其中該相位檢測器根據該些中間信號來產生一第一升高信號、一第一降低信號、一第二升高信號及一第二降低信號之其一者作為該相位控制信號,其中由該第一升高信號或該第一降低信號調整該時脈信號之相位的幅度比由該第二升高信號或該第二降低信號調整的幅度大,其中該第一升高信號及該第二升高信號係用來加速該時脈信號之相位,且該第一降低信號及該第二降低信號係用來減速該時脈信號之相位。
- 如申請專利範圍第4項所述之時脈與資料回復架構,其中當該第一升高信號或該第一降低信號為真(true),則該上/下計數器減少該計數值,以控制該相位內插器擴大第二個和第三個之該些相區,而當該第二升高信號或該第二降低信號為真(true),則該上/下計數器增加該計數值,以控制該相位內插器縮小第二個和第三個之該些相區。
- 如申請專利範圍第5項所述之時脈與資料回復架構,其中該第一電流信號及該第二電流信號係根據該計數值來調整。
- 如申請專利範圍第6項所述之時脈與資料回復架構,其中當增加該計數值,則減少該第一電流信號以及該第二電流信號,而當減少該計數值,則增加該第一電流信號以及該第二電流信號。
- 如申請專利範圍第2項所述之時脈與資料回復架構,其中該相位檢測器只包括四個及閘(AND gate),用來接收並運算該些中間信號,以據以產生該相位控制信號。
- 一種時脈與資料回復架構(CDR),包含:一頻率檢測器,用來接收一資料信號及複數個具有不同相位之時脈信號,以產生複數個中間信號及一頻率控制信號,其中該些中間信號指示該資料信號及該些時脈信號之間的關係;一相位檢測器,其只包含四個及閘,用來接收並運算該些中間信號,以據以產生一相位控制信號;一相位電荷泵電路,用來根據該相位控制信號輸出一第一電流信號;一頻率電荷泵電路,用來根據該頻率控制信號輸出一第二電流信號;及一壓控振盪器(VCO),用來根據該第一電流信號及該第二電流信號來輸出該些具有不同相位之時脈信號,並從該些具有不同相位的時脈信號選出至少一者來取樣該資料信號。
- 如申請專利範圍第9項所述之時脈與資料回復架構,其中該頻率檢測器係為一1/4速率數位自動調相頻率檢測器(digital quadricorrelator freduency detector,DQFD)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201320611A TW201320611A (zh) | 2013-05-16 |
TWI456905B true TWI456905B (zh) | 2014-10-11 |
Family
ID=48872689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100140058A TWI456905B (zh) | 2011-11-03 | 2011-11-03 | 時脈與資料回復架構及其相位檢測器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI456905B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI637617B (zh) * | 2016-10-03 | 2018-10-01 | 奇景光電股份有限公司 | 時脈資料回復電路與電子裝置 |
CN113014252A (zh) * | 2016-11-11 | 2021-06-22 | 瑞昱半导体股份有限公司 | 相位调整电路、控制方法与测量方法 |
TWI718774B (zh) * | 2019-11-21 | 2021-02-11 | 連恩微電子有限公司 | 時脈資料回復電路與其頻率維持方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818304A (en) * | 1997-03-20 | 1998-10-06 | Northern Telecom Limited | Phase-locked loop |
US20040201428A1 (en) * | 2003-04-09 | 2004-10-14 | Kenney John G. | Frequency acquisition system |
US20090074123A1 (en) * | 2007-09-14 | 2009-03-19 | Yu-Li Hsueh | Phase/Frequency Detector and Charge Pump Architecture for Referenceless Clock and Data Recovery (CDR) Applications |
-
2011
- 2011-11-03 TW TW100140058A patent/TWI456905B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818304A (en) * | 1997-03-20 | 1998-10-06 | Northern Telecom Limited | Phase-locked loop |
US20040201428A1 (en) * | 2003-04-09 | 2004-10-14 | Kenney John G. | Frequency acquisition system |
US20090074123A1 (en) * | 2007-09-14 | 2009-03-19 | Yu-Li Hsueh | Phase/Frequency Detector and Charge Pump Architecture for Referenceless Clock and Data Recovery (CDR) Applications |
Non-Patent Citations (1)
Title |
---|
Rong-Jyi Yang et al, "A 3.125-Gb/s Clock and Data Recovery Circuit for the 10-Gbase-LX4 Ethernet,"IEEE Journal of Solid-State Circuits, vol. 39, No. 8, pp. 1356-1360, Aug. 2004. * |
Also Published As
Publication number | Publication date |
---|---|
TW201320611A (zh) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8457269B2 (en) | Clock and data recovery (CDR) architecture and phase detector thereof | |
JP5564550B2 (ja) | Pll回路 | |
US10224942B2 (en) | Sub-sampling phase-locked loop | |
US10523219B2 (en) | Phase locked loop and control method therefor | |
US8138798B2 (en) | Symmetric phase detector | |
US8884670B2 (en) | Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC) | |
US8081013B1 (en) | Digital phase and frequency detector | |
US9148136B2 (en) | Semiconductor apparatus and duty cycle correction method thereof | |
KR102002462B1 (ko) | 지연 고정 루프 회로 및 그 지연 고정 방법 | |
US7924071B2 (en) | Synchronization detection circuit, pulse width modulation circuit using the same, and synchronization detection method | |
US20100091927A1 (en) | Clock and Data Recovery (CDR) Using Phase Interpolation | |
JP4924630B2 (ja) | クロック生成回路 | |
JP5994507B2 (ja) | 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム | |
WO2015149653A1 (zh) | 一种时钟占空比调整电路及多相位时钟产生器 | |
WO2009073580A3 (en) | Digital phase-locked loop operating based on fractional input and output phases | |
US8258834B2 (en) | Lock detector, method applicable thereto, and phase lock loop applying the same | |
JP5870352B2 (ja) | 低電力及び全デジタル位相補間器ベースのクロック及びデータ回復アーキテクチャ | |
JP2006119123A (ja) | 位相差検出装置 | |
TWI456905B (zh) | 時脈與資料回復架構及其相位檢測器 | |
JP2012049660A (ja) | 位相同期ループ回路 | |
TW200805893A (en) | Phase error measurement circuit and method thereof | |
US10523190B2 (en) | Pulse density modulation adjustment | |
JP2011254218A (ja) | 位相差検出回路、定遅延時間周波数分周回路、および位相同期回路 | |
KR20200041664A (ko) | 클락 신호의 주파수 및 위상을 감지하는 집적 회로 및 이를 포함하는 클락 및 데이터 복원 회로 | |
Angeli et al. | A scalable fully synthesized phase-to-digital converter for phase and duty-cycle measurement of high-speed clocks |