TWI451102B - 對串列訊號進行測試的資料處理設備及方法 - Google Patents

Description

對串列訊號進行測試的資料處理設備及方法

本發明涉及一種訊號測試系統及方法，特別是涉及一種對串列訊號進行測試的資料處理設備及方法。

目前，對電子裝置產生的串列訊號的測試，需要人工操控測試過程。然，這種在人工操控下對電子裝置產生的串列訊號進行測試的方案還存在如下問題：(1)串列訊號波形解碼測試及串列訊號完整性測試無法同時進行，且測試需要花費大量時間；(2)電子裝置不同的串列訊號介面常需要不同的測試儀器，測試繁瑣且花費龐大；(3)無法對大量串列訊號進行測試，影響測試結果的可信度；(4)需要人工操控測試過程，影響測試結果的精度。

鑒於以上內容，有必要提供一種對串列訊號進行測試的資料處理設備及方法，能夠自動對串列訊號進行波形解碼測試及完整性測試，以提高串列訊號的測試效率、可信度和準確度。

一種對串列訊號進行測試的資料處理設備，該資料處理設備包括 測試參數設置模組、串列訊號獲取模組、時鐘波形演算模組、訊號波形解碼模組、訊號完整性測試模組及測試報告生成模組。該測試參數設置模組，用於設置串列訊號測試參數。該串列訊號獲取模組，用於根據設置的測試參數逐一從串列訊號生成裝置中獲取需測試的串列訊號。該時鐘波形演算模組，用於利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形。該訊號波形解碼模組，用於根據獲得的標準時鐘波形對獲得的串列訊號進行波形解碼，以獲得串列訊號的波形解碼數，及根據設置的測試參數對獲得的波形解碼數進行解析，以找出錯誤的波形解碼數位元。該訊號完整性測試模組，用於根據設置的測試參數對獲得的串列訊號進行訊號完整性測試，以找出獲得的串列訊號的不滿足要求的屬性資料。該測試報告生成模組，用於根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢，及在所有需測試的串列訊號類型都已測試完畢時生成測試結果報告。

一種對串列訊號進行測試的方法，該方法包括步驟：(a)設置串列訊號測試參數；(b)根據設置的測試參數逐一從串列訊號生成裝置中獲取需測試的串列訊號；(c)利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形；(d)根據獲得的標準時鐘波形對獲得的串列訊號進行波形解碼，以獲得串列訊號的波形解碼數；(e)根據設置的測試參數對獲得的波形解碼數進行解析，以找出錯誤的波形解碼數位元；(f)根據設置的測試參數對獲得的串列訊號進行訊號完整性測試，以找出獲得的串列訊號的不滿足要求的屬性資料；及(g)根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢，及在所有需測試的串列訊號類型都已測試完畢時生成測試結果報告。

相較習知技術，本發明透過嵌入的串列訊號自動獲取程式，自動從串列訊號生成裝置的各個串列訊號輸出介面獲取串列訊號，透過嵌入的串列訊號波形解碼測試程式及串列訊號完整性測試程式，自動對串列訊號進行波形解碼測試及完整性測試，透過嵌入的串列訊號測試自迴圈程式，自動對多個串列訊號進行迴圈測試，提高了串列訊號的測試效率、可信度和準確度。

1‧‧‧串列訊號測試裝置

2‧‧‧串列訊號生成裝置

10‧‧‧處理器

11‧‧‧記憶體

12‧‧‧串列訊號測試系統

15‧‧‧顯示器

120‧‧‧測試參數設置模組

121‧‧‧串列訊號獲取模組

122‧‧‧時鐘波形演算模組

123‧‧‧訊號波形解碼模組

125‧‧‧訊號完整性測試模組

126‧‧‧測試報告生成模組

圖1是本發明串列訊號測試系統較佳實施例的運行環境圖。

圖2是圖1中串列訊號測試系統的功能模組圖。

圖3是本發明串列訊號測試方法較佳實施例的具體實施流程圖。

圖4是本發明串列訊號波形圖顯示介面示意圖。

如圖1所示，是本發明串列訊號測試系統較佳實施例的運行環境圖。該串列訊號測試系統12運行於串列訊號測試裝置1中。該串列訊號測試裝置1還包括處理器10、記憶體11及顯示器15。在本實施例中，該顯示器15用於顯示串列訊號測試系統12激發的串列訊號測試操作介面及串列訊號波形圖顯示介面。該處理器10運行該串列訊號測試系統12，以對串列訊號生成裝置2的串列訊號進行測試。

在本實施例中，該記憶體11用於儲存該串列訊號測試系統12及該串列訊號測試系統12的運行資料；在本發明的其他實施例中，該串列訊號測試系統12及該串列訊號測試系統12的運行資料儲存在不同的記憶體中。所述運行資料包括用於測試的測試參數及測試 結果報告。

對本領域具有通常知識者來說，可以顯而易見的知悉如下內容：該串列訊號測試裝置1特指任意適用的能對其他電子裝置進行串列訊號完整性測試及波形解碼測試的資料處理設備(例如：伺服器、機器人、示波器等)，該串列訊號生成裝置2特指任意適用的具備串列訊號生成及/或傳輸的電子裝置(例如：主機板)。

如圖2所示，是該串列訊號測試系統12的功能模組圖。該串列訊號測試系統12包括測試參數設置模組120、串列訊號獲取模組121、時鐘波形演算模組122、訊號波形解碼模組123、訊號完整性測試模組125及測試報告生成模組126。

該測試參數設置模組120，用於設置串列訊號測試參數。所述測試參數包括需測試的串列訊號類型、每一需測試的串列訊號類型對應的測試次數、每一需測試的串列訊號類型對應的標準波形解碼數、每一需測試的串列訊號類型對應的標準屬性資料。在本實施例中，操作者透過該測試參數設置模組120提供的串列訊號測量操作介面進行測試參數的設置；在本發明的其他實施例中，所述測試參數還可以是預設值，也就是說，該測試參數設置模組120自動設置所述測試參數為預設值。在本實施例中，串列訊號生成裝置2中的每一個串列訊號輸出介面對應一個需測試的串列訊號類型，串列訊號生成裝置2中的不同串列訊號輸出介面對應不同的需測試的串列訊號類型。所述標準屬性資料包括標準訊號傳輸量範圍、標準波形抖動量範圍、標準波形上升及下降時間範圍。

該串列訊號獲取模組121，用於根據設置的測試參數逐一從串列 訊號生成裝置2中獲取需測試的串列訊號。在本實施例中，該串列訊號獲取模組121根據設置的需測試的串列訊號類型逐一從串列訊號生成裝置2中獲取需測試的串列訊號。

該時鐘波形演算模組122，用於利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形(如圖4所示的標準時鐘波形“A”)。在本實施例中，所述最小絕對差異演算法的原理為：設定Xi=i/f，f代表標準時鐘頻率，Xi代表波形第i個理論上的位置；設定Hi=Yi-Xi，Hi代表波形第i個位置誤差值，Yi代表波形第i個實際上的位置；設定波形第i個位置誤差值的中位數為Zi；設定；調整f使得F的值為最小值；F的值為最小值時，對應的f即是標準時鐘波形的頻率。

該訊號波形解碼模組123，用於根據獲得的標準時鐘波形對獲得的串列訊號(如圖4所示的串列訊號波形“B”)進行波形解碼，以獲得串列訊號的波形解碼數。在本實施例中，該訊號波形解碼模組123對獲得的串列訊號進行波形解碼的步驟包括：將標準時鐘波形第一個波峰到波谷之間的波形與波形原點線(如圖4所示的0刻度線)的交點作為起始點，每隔一個標準時鐘頻率向串列訊號波形引入一個波形解碼線(如圖4所示的解碼線“C”)；將處於波形原點線上方的波形解碼線所對應的串列訊號波形解碼為高准位“1”，將處於波形原點線下方的波形解碼線所對應的串列訊號波形解碼為低准位“0”，以獲得串列訊號的波形解碼數(如圖4所示的“0101100”)。

該訊號波形解碼模組123，還用於根據設置的測試參數對獲得的 波形解碼數進行解析，以找出錯誤的波形解碼數位元。在本實施例中，該訊號波形解碼模組123將獲得的串列訊號的波形解碼數與對應的標準波形解碼數進行比對，以找出獲得的串列訊號的波形解碼數中的錯誤位元。

該訊號完整性測試模組125，用於根據設置的測試參數對獲得的串列訊號進行訊號完整性測試，以找出獲得的串列訊號的不滿足要求的屬性資料。在本實施例中，該訊號完整性測試模組125將獲得的串列訊號的屬性資料與對應的標準屬性資料進行比對，以找出獲得的串列訊號的不滿足要求的屬性資料。

該測試報告生成模組126，用於根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢，及在所有需測試的串列訊號類型都已測試完畢時生成測試結果報告。在本實施例中，該測試報告生成模組126在一個串列訊號的完整性測試完畢時，根據該串列訊號所屬類型對應的測試次數判斷該串列訊號所屬類型的串列訊號是否測試完畢。

如圖3所示，是本發明串列訊號測試方法較佳實施例的具體實施流程圖。

步驟S10，該測試參數設置模組120進行串列訊號測試參數的設置。所述測試參數包括需測試的串列訊號類型、每一需測試的串列訊號類型對應的測試次數、每一需測試的串列訊號類型對應的標準波形解碼數、每一需測試的串列訊號類型對應的標準屬性資料。

步驟S11，該串列訊號獲取模組121根據設置的測試參數逐一從串 列訊號生成裝置2中獲取需測試的串列訊號。在本實施例中，該串列訊號獲取模組121根據設置的需測試的串列訊號類型逐一從串列訊號生成裝置2中獲取需測試的串列訊號。

步驟S12，該時鐘波形演算模組122利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形(如圖4所示的標準時鐘波形“A”)。

步驟S13，該訊號波形解碼模組123根據獲得的標準時鐘波形對獲得的串列訊號(如圖4所示的串列訊號波形“B”)進行波形解碼，以獲得串列訊號的波形解碼數。

步驟S15，該訊號波形解碼模組123根據設置的測試參數對獲得的波形解碼數進行解析，以找出錯誤的波形解碼數位元。

步驟S16，該訊號完整性測試模組125根據設置的測試參數對獲得的串列訊號進行訊號完整性測試，以找出獲得的串列訊號的不滿足要求的屬性資料。在本實施例中，該訊號完整性測試模組125將獲得的串列訊號的屬性資料與對應的標準屬性資料進行比對，以找出獲得的串列訊號的不滿足要求的屬性資料。

步驟S17，該測試報告生成模組126根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢。在本實施例中，該測試報告生成模組126在每一個串列訊號的完整性測試完畢時，根據該串列訊號所屬類型對應的測試次數判斷該串列訊號所屬類型的串列訊號是否測試完畢，且在該串列訊號所屬類型的串列訊號測試完畢時，判斷所有需測試的串列訊號類型是否都已測試完畢。

若有需測試的串列訊號類型沒有測試完畢，則返回執行步驟S11，或者，若所有需測試的串列訊號類型都已測試完畢，則轉入執行步驟S18。

步驟S18，該測試報告生成模組126生成測試結果報告。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，本發明之範圍並不以上述實施例為限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

1‧‧‧串列訊號測試裝置

2‧‧‧串列訊號生成裝置

10‧‧‧處理器

11‧‧‧記憶體

12‧‧‧串列訊號測試系統

15‧‧‧顯示器

Claims (8)

1. 一種對串列訊號進行測試的資料處理設備，該資料處理設備包括：測試參數設置模組，用於設置串列訊號測試參數；串列訊號獲取模組，用於根據設置的測試參數逐一從串列訊號生成裝置中獲取需測試的串列訊號；時鐘波形演算模組，用於利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形；訊號波形解碼模組，用於根據獲得的標準時鐘波形對獲得的串列訊號進行波形解碼，以獲得串列訊號的波形解碼數，及根據設置的測試參數對獲得的波形解碼數進行解析，以找出錯誤的波形解碼數位元；訊號完整性測試模組，用於將獲得的串列訊號的屬性資料與設置的測試參數中對應的標準屬性資料進行比對，以找出所述串列訊號中不滿足要求的屬性資料；及測試報告生成模組，用於根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢，及在所有需測試的串列訊號類型都已測試完畢時生成測試結果報告。
2. 如申請專利範圍第1項所述的資料處理設備，其中，所述測試參數包括需測試的串列訊號類型、每一需測試的串列訊號類型對應的測試次數、每一需測試的串列訊號類型對應的標準波形解碼數、每一需測試的串列訊號類型對應的標準屬性資料。
3. 如申請專利範圍第2項所述的資料處理設備，其中，所述訊號波形解碼模組將獲得的串列訊號的波形解碼數與對應的標準波形解碼數進行比對，以找出獲得的串列訊號的波形解碼數中的錯誤位元。
4. 如申請專利範圍第2項所述的資料處理設備，其中，所述標準屬性資料包括標準訊號傳輸量範圍、標準波形抖動量範圍、標準波形上升及下降時間範圍。
5. 一種對串列訊號進行測試的方法，該方法包括步驟：(a)設置串列訊號測試參數；(b)根據設置的測試參數逐一從串列訊號生成裝置中獲取需測試的串列訊號；(c)利用最小絕對差異演算法解析獲得的串列訊號，以獲得標準時鐘波形；(d)根據獲得的標準時鐘波形對獲得的串列訊號進行波形解碼，以獲得串列訊號的波形解碼數；(e)根據設置的測試參數對獲得的波形解碼數進行解析，以找出錯誤的波形解碼數位元；(f)將獲得的串列訊號的屬性資料與設置的測試參數中對應的標準屬性資料進行比對，以找出所述串列訊號中不滿足要求的屬性資料；及(g)根據設置的測試參數判斷所有需測試的串列訊號類型是否都已測試完畢，及在所有需測試的串列訊號類型都已測試完畢時生成測試結果報告。
6. 如申請專利範圍第5項所述的對串列訊號進行測試的方法，其中，所述測試參數包括需測試的串列訊號類型、每一需測試的串列訊號類型對應的測試次數、每一需測試的串列訊號類型對應的標準波形解碼數、每一需測試的串列訊號類型對應的標準屬性資料。
7. 如申請專利範圍第6項所述的對串列訊號進行測試的方法，其中，步驟(e)具體做法為：將獲得的串列訊號的波形解碼數與對應的標準波形解碼數進行比對，以找出獲得的串列訊號的波形解碼數中的錯誤位元。
8. 如申請專利範圍第6項所述的對串列訊號進行測試的方法，其中，所述標準屬性資料包括標準訊號傳輸量範圍、標準波形抖動量範圍、標準波形上升及下降時間範圍。