JP2016212574A - デバッグ回路、半導体装置及びデバッグ方法 - Google Patents
デバッグ回路、半導体装置及びデバッグ方法 Download PDFInfo
- Publication number
- JP2016212574A JP2016212574A JP2015094556A JP2015094556A JP2016212574A JP 2016212574 A JP2016212574 A JP 2016212574A JP 2015094556 A JP2015094556 A JP 2015094556A JP 2015094556 A JP2015094556 A JP 2015094556A JP 2016212574 A JP2016212574 A JP 2016212574A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- code value
- value
- sequences
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Abstract
Description
図1は、第1の実施の形態の半導体装置、デバッグ回路及びデバッガ装置の一例を示す図である。
デバッグ回路2は、デバッグ対象回路3における任意の信号のシーケンスから、たとえば、デバッグ対象回路3の停止条件とする所定の信号のシーケンス(以下検出対象シーケンスと呼ぶ)を検出し、検出した旨の検出信号を出力する回路である。検出信号は、たとえば、デバッグ対象回路3の動作を停止させるために用いられる。
図1には、検出対象シーケンスSの一例が示されている。楕円状の複数の要素は、指定値またはドントケア値を表している。図1の例では、検出対象シーケンスSは3つのシーケンスSa,Sb1,Sb2に分割されており、2番目のシーケンスSb1には、指定値による長さL1のシーケンスのほか、ドントケア値による長さL2のシーケンスが含まれている。このように、分割された検出対象シーケンスSのうち、先頭のシーケンスSaと最後尾のシーケンスSb2には、ドントケア値が含まないように設定されている。なお、シーケンスの長さL1,L2は、たとえば、バイト数などで表される。
デバッグ回路2は、記憶部2a、符号値算出部2b、遅延部2c、第1シーケンス検出部2d、期待値算出部2e、判定部2fを有している。さらに、デバッグ回路2は、デバッグ対象回路3への入力データxや、デバッグ対象回路3からの出力データyのデータ数(バイト数)をカウントするカウンタ2gを有している。
符号値Aa,Ab1,Ab2は、たとえば、線形性を有する符号値(線形符号)であり、CRC(Cyclic Redundancy Check)などの符号化方式で、デバッガ装置4にて算出される。
判定部2fは、たとえば、図1に示すように、一致判定部2f1、部分シーケンス終了判定部2f2、最終シーケンス判定部2f3を有する。
部分シーケンス終了判定部2f2は、記憶部2aから、ドントケア値によるシーケンスの長さを取得して、その長さに基づき、シーケンスSb1,Sb2が終了したか否かを判定する。たとえば、部分シーケンス終了判定部2f2は、一致判定部2f1で符号値と期待値との一致が検出されたときのカウント値から、ドントケア値によるシーケンスの長さ分、カウンタ2gのカウント数が進んだとき、シーケンスSb1,Sb2が終了したと判定する。上記の例では、カウント値が(j+L1+L2)のとき、シーケンスSb1が終了したと判定される。
デバッガ装置4による上記のステップS1〜S4の処理で算出され、送信されたシーケンスSa,Sb1,Sb2の情報は、半導体装置1のデバッグ回路2の記憶部2aに記憶される。
このように、本実施の形態のデバッグ回路2は、ドントケア値を含むシーケンスSb1を、符号値算出部2bで算出されるドントケア値部分の符号値を無視して、指定値部分の符号値Ab1と、ドントケア値部分の長さL2に基づき検出する。これにより、ドントケア値を含む信号のシーケンスも検出対象として設定できるようになり、検出対象シーケンスの設定自由度が増す。このため、デバッグ時の作業効率が向上する。
また、デバッグ回路2は、入力データxや出力データyを直接扱うのではなく、データ量の小さい符号値を用いて処理を行うため、処理を小規模な回路で行えるとともに高速動作が可能となる。
図2は、第2の実施の形態の半導体装置及びデバッガ装置を含むデバッグシステムの例を示す図である。
デバッガ装置20は、たとえば、コンピュータであり、作業者20aにより操作され、通信ケーブル20bを介して半導体装置10と通信を行い、デバッグ処理を行う。
図3は、半導体装置の一例を示す図である。
半導体装置10は、前述したデバッグ回路11、ユーザ回路12の他、デバッガ装置20から通信ケーブル20bを介して送られてくるデータを受信する受信部13を有している。
レジスタ11a1には、シーケンスSaを含む検出対象シーケンスSの識別情報BPid、シーケンスSaの符号値CRC(Sa)、シーケンスSaの長さLen(Sa)が記憶されている。
長さLen(Sa),Len(Sbai),Len(Xi)は、以下に説明する例ではバイト数で表されるものとする。なお、後述するカウンタ11iが1クロック周期でカウントアップし、符号値算出部11cもそのクロック周期で符号値を算出するものであれば、上記の長さの情報も、そのクロック周期単位で表される。
ところで、検出対象シーケンスは、たとえば、ユーザ回路12に関する信号がどのように遷移したら、ユーザ回路12を停止させるかを指定するものである。ユーザ回路12に関する信号としては、ユーザ回路12の入力データ、出力データ、または内部の信号などである。以下では、検出対象シーケンスは、1つの信号(たとえば、入力データまたは出力データ)の遷移として説明するが、複数の信号の組み合わせの遷移であってもよい。
図5は、レジスタへの期待値の格納例を示す図である。
一致判定部11h1は、レジスタ11g1〜11gpに記憶されている期待値が、符号値算出部11cで算出された符号値と一致しているか否かを判定する。
図6は、一致判定部の一例を示す図である。
部分シーケンス終了判定部11h2は、それぞれn−1個の、加算回路15a1〜15an−1、バッファ16a1〜16an−1、レジスタ17a1〜17an−1、比較器18a1〜18an−1を有している。
比較器18a1〜18an−1は、レジスタ17a1〜17an−1に記憶されている加算値と、カウンタ11iのカウント値とが一致しているか否かを判定する。たとえば、比較器18a1は、レジスタ17a1に記憶されている、シーケンスSb1の終了時点のカウント値に相当する加算値と、カウンタ11iの現在のカウント値とを比較し、両者が一致したときには、“1”を出力する。
最終シーケンス判定部11h3は、マルチプレクサ19を有する。
マルチプレクサ19は、第1シーケンス検出部11eから出力されるシーケンスSaが検出されたか否かを示す1ビットの信号を受ける。さらに、マルチプレクサ19は、部分シーケンス終了判定部11h2から出力されるシーケンスSb1〜Sbn−1が終了したか否かを示すn−1ビットの信号を受ける。そして、マルチプレクサ19は、たとえば、レジスタ11b1に記憶されている、検出対象シーケンスSを分割することで得られたシーケンス数(=n)に基づき、最終シーケンスが終了したか否かを示す信号を出力する。
(デバッガ装置20)
図9は、デバッガ装置のハードウェア例を示す図である。
ネットワークインタフェース28は、ネットワーク28aに接続されている。ネットワークインタフェース28は、ネットワーク28aを介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
以下、上記の半導体装置10及びデバッガ装置20を用いたデバッグ方法の一例を説明する。
デバッガ装置20は、たとえば、作業者20aによるキーボード25aやマウス25bの操作などによって入力される1または複数の検出対象シーケンスを取得する(ステップS10)。
半導体装置10は、デバッガ装置20から送信された符号値などの情報を受信部13で受信する(ステップS20)。そして、半導体装置10の図示しない制御部は、受信した情報を、図4に示したように、レジスタ11a1〜11ap,11b1〜11bpに設定(記憶)する(ステップS21)。
ユーザ回路12の動作開始後、デバッグ回路11の符号値算出部11cは、たとえば、バイト単位でユーザ回路12の入力データxまたは出力データyを取得して、CRCで符号値を算出(更新)する(ステップS23)。
図12は、シーケンスSaの検出例を示す図である。
CRC(X&Sa)=CRC((X&0m)+(0k&Sa))=CRC(X&0m)+CRC(0k&Sa)=CRC(X&0m)+CRC(Sa)=H(m)・CRC(X)+CRC(Sa) (1)
式(1)において、“+”はXOR演算を表している(以降のCRCに関する式でも同じである)。また、“0m”は、mカウント分、連続してユーザ回路12の信号が0であるシーケンスを示している。また、シーケンスXの長さを、kカウント分(kバイト)とすると、“0k”は、kカウント分、連続してユーザ回路12の信号が0であるシーケンスを示している。
a(j)−H(m)・a(j−m)=CRC(Sa) (2)
式(2)の条件式は、カウント値がj−m+1から、jまでのシーケンスが、シーケンスSaに一致するとき、カウント値が0からのシーケンスXが未知であっても成立する。
期待値算出部11fは符号値a(j)を受けると、期待値の算出を行う(ステップS26)。
上記のように、シーケンスSa検出時の符号値は、a(j)=CRC(X&Sa)となっている。シーケンスSaに引き続いてシーケンスSb1が発生するとき、カウント値がj+Len(Sba1)のとき、符号値の期待値b(j+Len(Sba1))であるCRC(X&Sa&Sba1)は、以下の式で与えられる。
ここで、CRC(Sba1)は、シーケンスSba1の符号値であり、レジスタ11b1〜11bpの何れかに記憶されているものである。
部分シーケンス終了判定部11h2は、カウント値が、j+Len(Sba1)のときに、符号値と期待値とが一致した旨の信号を受けたとする。このとき、部分シーケンス終了判定部11h2は、シーケンスSba1と同じ識別情報BPidをもつ、ドントケア値によるシーケンスX1の長さLen(X1)を、レジスタ11b1〜11bpの何れかから読み出す。なお、Len(X1)はカウント数(またはバイト数)で表されているものとする。そして、部分シーケンス終了判定部11h2は、j+Len(Sba1)にLen(X1)を加算した値を保持しておく。
部分シーケンス終了判定部11h2から、シーケンスSb1〜Sbn−1のいずれかが終了した旨を示す信号が出力されると、最終シーケンス判定部11h3は、最終シーケンス(シーケンスSbn−1)が終了したのか否かを判定する(ステップS30)。
たとえば、図14に示したように、カウント値がj+Len(Sba1)+Len(X1)のときは、シーケンスSb1までしか終了していないため、再び、ステップS26の期待値を算出する処理が行われる。その際、期待値算出部11fは、図4に示したようなポインタNextの値を参照して、次のシーケンスSb2の情報を取得する。シーケンスSb2に含まれる指定値によるシーケンスSba2の終了時の期待値は、符号値a(j+Len(Sba1)+Len(X1))と、シーケンスSba2の符号値CRC(Sba2)に基づき算出される。符号値a(j+Len(Sba1)+Len(X1))は、CRC(X&Sa&Sb1)に相当する。
以下、上記のような、デバッグ方法を用いて、たとえば、“AB??C”という5バイトの検出対象シーケンスを検出する例を説明する。“?”はドントケア値を示し、その他の“A”,“B”,“C”は指定値を示している。このような検出対象シーケンスが、“A”、“B??”,“C”という3つのシーケンスSa,Sb1,Sb2に分割されているとする。そして、ユーザ回路12の入力データxが以下のように遷移したとする。
図15の例では、入力データxは、“YABABDCC”というシーケンスで遷移している。t1〜t8は、カウント値(時刻に相当する)を示している。
図16には、各時刻でのシーケンスSa,Sba1,Sb2の検出結果、シーケンスSb1,Sb2の終了判定結果が示されている。なお“1”はシーケンスSa,Sba1,Sb2が検出された、またはシーケンスSb1が終了したと判定されたことを示す。シーケンスSb2については、ドントケア値を含まないため、検出結果と終了判定結果は同じ値となる。
時刻t3では、入力データxが“B”であるため、シーケンスSaの検出結果が“0”となるが、シーケンスSba1の検出結果が“1”となる。一致判定部11h1で、シーケンスSba1の終了時の期待値と、符号値算出部11cから出力される符号値とが一致するためである。
シーケンスSba1の検出時から、2カウント分進んだ時刻t5では、シーケンスSb1の終了判定結果が“1”となる。部分シーケンス終了判定部11h2で、ドントケア値“??”によるシーケンスX1の長さに相当する2カウント分の経過が検出されたためである。なお、時刻t5では、入力データxが“B”であるため、シーケンスSba1の検出結果は“1”となっている。
時刻t5におけるシーケンスSba1の検出時から、2カウント分進んだ時刻t7では、再びシーケンスSb1の終了判定結果が“1”となる。
つまり、上記の例では、時刻t8において、検出対象シーケンスが検出されたことになる。
2 デバッグ回路
2a 記憶部
2b 符号値算出部
2c 遅延部
2d 第1シーケンス検出部
2e 期待値算出部
2f 判定部
2f1 一致判定部
2f2 部分シーケンス終了判定部
2f3 最終シーケンス判定部
2g カウンタ
3 デバッグ対象回路
4 デバッガ装置
S 検出対象シーケンス
Sa,Sb1,Sb2,X シーケンス
Claims (6)
- デバッグ対象の回路における信号のシーケンスに応じて値が変わる符号化方式で算出される符号値であり、前記信号のシーケンスから検出する検出対象シーケンスを分割した複数のシーケンスのうち、先頭の第1のシーケンスを符号化した第1の符号値と、2以上の第2のシーケンスのそれぞれにおける指定値による第3のシーケンスを符号化した第2の符号値と、前記第2のシーケンスのそれぞれにおけるドントケア値による第4のシーケンスの長さを記憶する記憶部と、
前記信号のシーケンスを前記符号化方式で符号化して、第3の符号値を算出する符号値算出部と、
前記第3の符号値と、前記第1のシーケンスの長さ分前の前記第3の符号値である第4の符号値との差分と、前記第1の符号値との比較結果に基づき、前記第1のシーケンスを検出する第1シーケンス検出部と、
前記第3の符号値のうち、前記第1のシーケンスまたは前記第2のシーケンスが検出されたときの第5の符号値と、前記第2の符号値とに基づき、前記第3のシーケンスの終了時における前記第3の符号値の期待値を算出する期待値算出部と、
前記第3の符号値と前記期待値とが一致するときに、前記第4のシーケンスの長さに基づき、前記第2のシーケンスの終了を検出し、前記第2のシーケンスを検出した旨を前記期待値算出部に通知し、全ての前記第2のシーケンスの終了を検出したときには、前記検出対象シーケンスを検出した旨を示す検出信号を出力する判定部と、
を有することを特徴とするデバッグ回路。 - 前記符号化方式は、線形性を有する符号値を算出する方式であることを特徴とする請求項1に記載のデバッグ回路。
- 前記判定部は、
前記第3の符号値と前記期待値とを比較し、一致しているか否かを判定する第1の判定部と、
前記第1の判定部で前記第3の符号値と前記期待値との一致が判定されると、前記第4のシーケンスの長さに対応した回数、前記第3の符号値が更新されたときに、前記第2のシーケンスの終了を検出する第2の判定部と、
前記第2の判定部で前記第2のシーケンスの終了が検出されると、前記第2のシーケンスの数に基づいて、全ての前記第2のシーケンスが終了したか否かを判定する第3の判定部と、
を有することを特徴とする請求項1または2に記載のデバッグ回路。 - 前記検出対象シーケンスは前記回路の停止条件を示し、前記判定部は、前記検出信号により、前記回路の動作を停止させる、ことを特徴とする請求項1乃至3の何れか一項に記載のデバッグ回路。
- デバッグ対象の回路と、
前記回路における信号のシーケンスに応じて値が変わる符号化方式で算出される符号値であり、前記信号のシーケンスから検出する検出対象シーケンスを分割した複数のシーケンスのうち、先頭の第1のシーケンスを符号化した第1の符号値と、2以上の第2のシーケンスのそれぞれにおける指定値による第3のシーケンスを符号化した第2の符号値と、前記第2のシーケンスのそれぞれにおけるドントケア値による第4のシーケンスの長さを記憶する記憶部と、前記信号のシーケンスを前記符号化方式で符号化して、第3の符号値を算出する符号値算出部と、前記第3の符号値と、前記第1のシーケンスの長さ分前の前記第3の符号値である第4の符号値との差分と、前記第1の符号値との比較結果に基づき、前記第1のシーケンスを検出する第1シーケンス検出部と、前記第3の符号値のうち、前記第1のシーケンスまたは前記第2のシーケンスが検出されたときの第5の符号値と、前記第2の符号値とに基づき、前記第3のシーケンスの終了時における前記第3の符号値の期待値を算出する期待値算出部と、前記第3の符号値と前記期待値とが一致するときに、前記第4のシーケンスの長さに基づき、前記第2のシーケンスの終了を検出し、前記第2のシーケンスを検出した旨を前記期待値算出部に通知し、全ての前記第2のシーケンスの終了を検出したときには、前記検出対象シーケンスを検出した旨を示す検出信号を出力する判定部と、を備えたデバッグ回路と、
を有することを特徴とする半導体装置。 - デバッガ装置が、
デバッグ対象の回路における信号のシーケンスから検出する検出対象シーケンスを複数のシーケンスに分割し、
前記信号のシーケンスに応じて値が変わる符号化方式で、複数のシーケンスのうち、先頭の第1のシーケンスを符号化した第1の符号値と、2以上の第2のシーケンスのそれぞれにおける指定値による第3のシーケンスを符号化した第2の符号値を算出し、
前記第1の符号値、前記第2の符号値及び、前記第2のシーケンスのそれぞれにおけるドントケア値による第4のシーケンスの長さを送信し、
前記回路を備えた半導体装置が、
前記第1の符号値、前記第2の符号値及び前記第4のシーケンスの長さを受信し、
前記信号のシーケンスを前記符号化方式で符号化して、第3の符号値を算出し、
前記第3の符号値と、前記第1のシーケンスの長さ分前の前記第3の符号値である第4の符号値との差分と、前記第1の符号値との比較結果に基づき、前記第1のシーケンスを検出し、
前記第3の符号値のうち、前記第1のシーケンスまたは前記第2のシーケンスが検出されたときの第5の符号値と、前記第2の符号値とに基づき、前記第3のシーケンスの終了時における前記第3の符号値の期待値を算出し、
前記第3の符号値と前記期待値とが一致するときに、前記第4のシーケンスの長さに基づき、前記第2のシーケンスの終了を検出し、全ての前記第2のシーケンスの終了を検出したときには、前記検出対象シーケンスを検出した旨を示す検出信号を出力する、
ことを特徴とするデバッグ方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015094556A JP6458626B2 (ja) | 2015-05-07 | 2015-05-07 | デバッグ回路、半導体装置及びデバッグ方法 |
US15/085,298 US9720037B2 (en) | 2015-05-07 | 2016-03-30 | Debug circuit, semiconductor device, and debug method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015094556A JP6458626B2 (ja) | 2015-05-07 | 2015-05-07 | デバッグ回路、半導体装置及びデバッグ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016212574A true JP2016212574A (ja) | 2016-12-15 |
JP6458626B2 JP6458626B2 (ja) | 2019-01-30 |
Family
ID=57222491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015094556A Active JP6458626B2 (ja) | 2015-05-07 | 2015-05-07 | デバッグ回路、半導体装置及びデバッグ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9720037B2 (ja) |
JP (1) | JP6458626B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022517513A (ja) * | 2019-01-22 | 2022-03-09 | 株式会社アドバンテスト | オンチップシステムテストコントローラを使用した自動テスト装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6477134B2 (ja) * | 2015-03-27 | 2019-03-06 | 富士通株式会社 | デバッグ回路、半導体装置及びデバッグ方法 |
US10949586B1 (en) * | 2020-07-01 | 2021-03-16 | Xilinx, Inc. | Post-synthesis insertion of debug cores |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314754A (ja) * | 1995-05-22 | 1996-11-29 | Fujitsu Ltd | トリガ制御回路 |
US20020091494A1 (en) * | 2000-12-28 | 2002-07-11 | Makoto Kudo | Debug device |
JP2007102384A (ja) * | 2005-09-30 | 2007-04-19 | Omron Corp | デバッグ装置 |
JP2012003671A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | デバッグ装置、デバッグ方法及びデバッガプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040040013A1 (en) | 2002-08-26 | 2004-02-26 | Mohit Kalra | Time-based breakpoints in debuggers |
US20070226702A1 (en) * | 2006-03-22 | 2007-09-27 | Rolf Segger | Method for operating a microcontroller in a test environment |
JP2008250442A (ja) | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | トリガ発生回路 |
JP5292925B2 (ja) | 2008-05-30 | 2013-09-18 | 富士通株式会社 | 半導体集積回路及びその制御方法、並びに情報処理装置 |
-
2015
- 2015-05-07 JP JP2015094556A patent/JP6458626B2/ja active Active
-
2016
- 2016-03-30 US US15/085,298 patent/US9720037B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314754A (ja) * | 1995-05-22 | 1996-11-29 | Fujitsu Ltd | トリガ制御回路 |
US20020091494A1 (en) * | 2000-12-28 | 2002-07-11 | Makoto Kudo | Debug device |
JP2007102384A (ja) * | 2005-09-30 | 2007-04-19 | Omron Corp | デバッグ装置 |
JP2012003671A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | デバッグ装置、デバッグ方法及びデバッガプログラム |
Non-Patent Citations (1)
Title |
---|
田宮 豊,外3名: "「組み込みシステム向けマルチプロセスデバッグ環境」", DAシンポジウム 2011 論文集, vol. 第2011巻,第5号, JPN6018007764, 24 August 2011 (2011-08-24), pages 165 - 170, ISSN: 0003878931 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022517513A (ja) * | 2019-01-22 | 2022-03-09 | 株式会社アドバンテスト | オンチップシステムテストコントローラを使用した自動テスト装置 |
JP7295954B2 (ja) | 2019-01-22 | 2023-06-21 | 株式会社アドバンテスト | オンチップシステムテストコントローラを使用した自動テスト装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6458626B2 (ja) | 2019-01-30 |
US9720037B2 (en) | 2017-08-01 |
US20160327610A1 (en) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110113224A1 (en) | Execution time estimation method, execution time estimation program, and execution time estimation device | |
US20110154299A1 (en) | Apparatus and method for executing instrumentation code | |
JP6458626B2 (ja) | デバッグ回路、半導体装置及びデバッグ方法 | |
JP6477134B2 (ja) | デバッグ回路、半導体装置及びデバッグ方法 | |
US9753084B2 (en) | Debug circuit, semiconductor device, and debug method | |
CN113342671B (zh) | 对运算模块进行验证的方法、装置、电子设备和介质 | |
EP3486811A1 (en) | Simulation device, simulation system, simulation method and simulation program | |
TWI603192B (zh) | 透過二進制轉譯之暫存器錯誤保護技術 | |
US10089088B2 (en) | Computer that performs compiling, compiler program, and link program | |
US9197243B2 (en) | Compression ratio for a compression engine | |
US20160357655A1 (en) | Performance information generating method, information processing apparatus and computer-readable storage medium storing performance information generation program | |
CN101361278B (zh) | 奇偶校验位生成电路、计数电路以及计数方法 | |
JP6318976B2 (ja) | デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法 | |
CN103246575B (zh) | 软件有效代码量统计方法和装置 | |
JP2018163656A (ja) | 追跡データ表現 | |
US10783293B2 (en) | Circuit design system, checking method, and non-transitory computer readable medium thereof | |
WO2011039577A1 (en) | Memory access performance diagnosis | |
JP5761944B2 (ja) | エラーチェック回路及びエラーチェック方法 | |
US10430313B2 (en) | System for correlation of operating system and hardware trace events | |
CN117785388B (zh) | 生成伪随机序列计算程序的方法、装置、介质及设备 | |
KR101031641B1 (ko) | 디버깅 칩, 이를 이용한 디버깅 시스템 및 외부 칩 신호의 데이터화 방법 | |
JP2012010108A (ja) | データ処理回路及びデータ処理方法 | |
US8656366B2 (en) | Microprogrammable device code tracing with single pin transmission of execution event encoded signal and trace memory storing instructions at same address | |
CN117785388A (zh) | 生成伪随机序列计算程序的方法、装置、介质及设备 | |
US20110145797A1 (en) | Debugging extensible markup language |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6458626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |