CN110601698A - 串行器/解串器实体层电路 - Google Patents

串行器/解串器实体层电路 Download PDF

Info

Publication number
CN110601698A
CN110601698A CN201810606635.4A CN201810606635A CN110601698A CN 110601698 A CN110601698 A CN 110601698A CN 201810606635 A CN201810606635 A CN 201810606635A CN 110601698 A CN110601698 A CN 110601698A
Authority
CN
China
Prior art keywords
mode
negative
terminal
positive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810606635.4A
Other languages
English (en)
Other versions
CN110601698B (zh
Inventor
刘剑
管继孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810606635.4A priority Critical patent/CN110601698B/zh
Priority to TW107121778A priority patent/TWI681280B/zh
Priority to US16/437,446 priority patent/US10536166B2/en
Publication of CN110601698A publication Critical patent/CN110601698A/zh
Application granted granted Critical
Publication of CN110601698B publication Critical patent/CN110601698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/11—Cellular receiver, e.g. GSM, combined with a GPS receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种串行器/解串器实体层电路，能以半双工的方式接收及传送数据，该串行器/解串器实体层电路包含：时钟倍频单元，包含相位频率检测器、电荷泵、低通滤波器、压控振荡器、以及回路除法器；采样电路，于接收模式下依据压控振荡器输出的采样时钟采样接收信号；相位检测器，依据采样电路的输出运行；多工器，于接收模式下电性连接相位检测器与电荷泵及电性断开相位频率检测器与电荷泵，令压控振荡器产生两个采样时钟，多工器还于传送模式下电性连接相位频率检测器与电荷泵及电性断开相位检测器与电荷泵，令压控振荡器产生输出时钟；并串转换器，依据输出时钟将并行数据转换成串行数据；以及传送驱动器，于传送模式下依据串行数据输出传送信号。

Description

串行器/解串器实体层电路
技术领域
本发明涉及实体层电路，尤其涉及串行器/解串器实体层电路。
背景技术
传统的串行器/解串器(Serializer/Deserializer,序列/解序列，SerDes)实体层电路包含分开的接收电路和传送电路，该接收电路与该传送电路分别用来完成串行数据接收功能和串行数据传送功能。该接收电路可采用图1的模拟时钟数据恢复(clock datarecovery,CDR)电路100，其包含数据采样器(data sampler,DS)110、边缘采样器(edgesampler,ES)120、相位检测器(phase detector,PD)130、电荷泵(charge pump,CP)140、低通滤波器(low pass filter,LPF)150、以及压控振荡器(voltage-controlledoscillator,VCO)160。该传送电路可采用图2的传送电路200，其包含时钟倍频单元(clockmultiplication unit,CMU)210、并串转换器220、以及一传送驱动器230，其中时钟倍频单元210包含相位频率检测器(phase frequency detector,PFD)212、电荷泵214、低通滤波器216、压控振荡器218、以及回路除法器(loop divider,LD)219。由上可知，传统的SerDes实体层电路为了实现接收功能与传送功能，包含了两个电荷泵、两个低通滤波器以及两个压控振荡器等重复的/相仿的电路，其导致电路面积大、不利于电路微型化、以及不符成本效益。
发明内容
本发明的一目的在于提供一种装置与方法，以避免现有技术的问题。
本发明公开了一种串行器/解串器实体层电路，能够以一半双工(Half Duplex)的方式接收及传送数据，该串行器/解串器实体层电路的一实施例包含一时钟倍频单元、一采样电路、一相位检测器、一多工器、一并串转换器、以及一传送驱动器。该时钟倍频单元包含一相位频率检测器、一电荷泵、一低通滤波器、一压控振荡器、以及一回路除法器，其中该压控振荡器用来于一接收模式下输出至少一采样时钟(例如：两个频率相同但相位不同的时钟)，并用来于一传送模式下输出一输出时钟。该采样电路耦接该压控振荡器、一数据输入端与一数据输出端，用来依据该至少一采样时钟以及该数据输入端的一接收信号执行采样，从而输出一采样信号至该数据输出端。该相位检测器用来依据该采样电路的输出执行相位检测。该多工器用来于该接收模式下，电性连接该相位检测器与该电荷泵以及电性断开该相位频率检测器与该电荷泵，从而令该压控振荡器于该接收模式下输出该至少一采样时钟；该多工器还用来于该传送模式下，电性连接该相位频率检测器与该电荷泵以及电性断开该相位检测器与该电荷泵，从而令该压控振荡器于该传送模式下输出该输出时钟。该并串转换器用来依据该输出时钟，将并行数据转换成串行数据。该传送驱动器用来于该传送模式下，依据该串行数据输出一传送信号。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1显示现有技术的串行器/解串器实体层电路的接收电路所采用的模拟时钟数据恢复电路；
图2显示现有技术的串行器/解串器实体层电路的传送电路；
图3显示本发明的串行器/解串器实体层电路的一实施例；
图4显示图3的时钟倍频单元的一实施例；
图5显示图3的采样电路的一实施例；
图6显示本发明的串行器/解串器实体层电路的输入/输出电路的一实施例；
图7显示图6的正极端终端阻抗与负极端终端阻抗的一实施例；以及
图8显示耦接图6的输入/输出电路的传送驱动器的一实施例。
符号说明
100 模拟时钟数据恢复电路
110 DS(数据采样器)
120 ES(边缘采样器)
130 PD(相位检测器)
140 CP(电荷泵)
150 LPF(低通滤波器)
160 VCO(压控振荡器)
200 传送电路
210 时钟倍频单元
212 PFD(相位频率检测器)
214 CP(电荷泵)
216 LPF(低通滤波器)
218 VCO(压控振荡器)
219 LD(回路除法器)
220 并串转换器
230 传送驱动器
300 串行器/解串器实体层电路
310 CMU(时钟倍频单元)
320 SC(采样电路)
330 PD(相位检测器)
340 MUX(多工器)
350 并串转换器
360 传送驱动器
410 PFD(相位频率检测器)
420 CP(电荷泵)
430 LPF(低通滤波器)
440 VCO(压控振荡器)
450 LD(回路除法器)
FREF 参考时钟
FDIV 除频时钟
FVCO 输出时钟
510 DS(数据采样器)
520 ES(边缘采样器)
CKI、CKQ 采样时钟
600 输入/输出电路
610 正极端输入/输出垫
620 负极端输入/输出垫
630 ZP(正极端终端阻抗)
640 ZN(负极端终端阻抗)
650 正极端开关
660 负极端开关
710 正极端电感
720 正极端电阻
730 负极端电感
740 负极端电阻
VCM 共模电压
810 第一正极端电流源
820 第一正极端晶体管
830 第二正极端电流源
840 第二正极端晶体管
850 第一负极端电流源
860 第一负极端晶体管
870 第二负极端电流源
880 第二负极端晶体管
VDD 高电位
GND 低电位
具体实施方式
以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本公开包含一种串行器/解串器实体层电路(Serializer/Deserializerphysical layer circuit,SerDes PHY)，能够以一半双工的方式接收及传送数据，该串行器/解串器实体层电路通过共用电路的方式，整合接收电路与传送电路，从而避免浪费电路面积，以达到电路微型化与高成本效益。
图3显示本发明的串行器/解串器实体层电路的一实施例，其应用于一通用串行总线(Universal Serial Bus,USB)C型(Type-C)装置，或应用于其它需要串行器/解串器实体层电路的装置。图3的串行器/解串器实体层电路300包含一时钟倍频单元(clockmultiplication unit,CMU)310、一采样电路(sampling circuit,SC)320、一相位检测器(phase detector,PD)330、一多工器(multiplexer,MUX)340、一并串转换器(parallel-to-serial converter,P-to-S converter)350、以及一传送驱动器(transmission driver,TXdriver)360。
请参阅图3。时钟倍频单元310的一实施例如图4所示，包含一相位频率检测器(phase frequency detector,PFD)410、一电荷泵(charge pump,CP)420、一低通滤波器(low pass filter,LPF)430、一压控振荡器(voltage-controlled oscillator,VCO)440、以及一回路除法器(loop divider,LD)450。相位频率检测器410用来依据一参考时钟FREF与一除频时钟FDIV之间的差异，输出一相位频率检测信号至多工器340。电荷泵420用来依据多工器340的一多工器输出信号(即相位频率检测器410的该相位频率检测信号，或相位检测器330的一相位检测信号)产生一电压控制信号。低通滤波器430用来依据该电压控制信号决定一输入电压。压控振荡器440用来于一接收模式下依据该输入电压产生至少一采样时钟(例如：两个时钟CKI、CKQ，具有相同频率与九十度的相位差；或者一单一时钟，以供采样电路320据以产生该两个时钟CKI、CKQ)，以及用来于一传送模式下依据该输入电压产生一输出时钟FVCO。回路除法器450用来依据该输出时钟FVCO进行除频，以产生该除频时钟FDIV；举例而言，该除频时钟FDIV的频率不大于该输出时钟FVCO的频率，或者该除频时钟FDIV的频率应实质等于该输出时钟FVCO的频率。相位频率检测器410、电荷泵420、低通滤波器430、压控振荡器440、以及回路除法器450的每一个可通过已知技术来实现。
请参阅图3。采样电路320的一实施例如图5所示，包含一数据采样器(datasampler,DS)510与一边缘采样器(edge sampler,ES)520。数据采样器510与边缘采样器520耦接压控振荡器440以及一数据输入端，用来分别依据压控振荡器440的两个采样时钟(CKI、CKQ，具有相同频率与九十度的相位差)，采样该数据输入端的一接收信号；数据采样器510还耦接一数据输出端，用来依据上述采样的结果，输出一采样信号至该数据输出端。数据采样器510与边缘采样器520的每一个可通过已知的技术来实现。
请参阅图3。相位检测器330用来依据采样电路320的输出执行相位检测，以输出前述相位检测信号至多工器340；举例而言，相位检测器330依据数据采样器510的输出与边缘采样器520的输出做逻辑运算，输出该相位检测信号至多工器340。相位检测器330可通过已知的技术来实现。
请参阅图3。于该接收模式下，多工器340用来电性连接相位检测器330与电荷泵420，以及电性断开相位频率检测器410与电荷泵420，从而令电荷泵420依据相位检测器330的相位检测信号产生该电压控制信号、低通滤波器430依据该电压控制信号产生该输入电压、以及压控振荡器440依据该输入电压输出该至少一采样时钟。于该传送模式下，多工器340用来电性连接相位频率检测器410与电荷泵420，以及电性断开相位检测器330与电荷泵420，从而令电荷泵420依据相位频率检测器410的相位频率检测信号产生该电压控制信号、低通滤波器430依据该电压控制信号产生该输入电压、以及压控振荡器440依据该输入电压输出该输出时钟FVCO。多工器340可通过已知的技术来实现。值得注意的是，多工器340依据一控制信号以运行于该接收模式与该传送模式之一；由于该控制信号可通过已知的技术来产生，该控制信号的细节在此省略。
请参阅图3。并串转换器350用来于该传送模式下，依据压控振荡器440的输出时钟FVCO，将并行数据转换成串行数据，其中该并行数据的传输频率不高于该串行数据的传输频率；并串转换器350可通过已知技术来实现。传送驱动器360用来于该传送模式下，依据该串行数据输出一传送信号。于一非限制性的示范性例子中，当串行器/解串器实体层电路300运行于该接收模式下时，相位频率检测器410、并串转换器350以及传送驱动器360的至少其中之一依据前述控制信号被禁能，以节省功耗；当串行器/解串器实体层电路300运行于该传送模式下时，采样电路320与相位检测器330的至少其中之一依据前述控制信号被禁能，以节省功耗。
图3的采样电路320可通过一现有的输入电路以接收前述接收信号；另外，图3的传送驱动器360可通过一现有的输出电路以传送前述传送信号。为进一步地节省电路面积与引脚(pin)，例如满足USB Type C接口的需要，图3的串行器/解串器实体层电路300可进一步包含一输入/输出(input/output,I/O)电路耦接采样电路320与传送驱动器360，使得采样电路320与传送驱动器360共用该I/O电路来分别进行接收与传送。上述I/O电路的一实施例如图6所示，图6的I/O电路600包含一正极端输入/输出垫(positive-end I/O pad)610、一负极端输入/输出垫(negative-end I/O pad)620、一正极端终端阻抗(positive-endtermination impedance,ZP)630、一负极端终端阻抗(negative-end terminationimpedance,ZN)640、一正极端开关650(例如：晶体管)、以及一负极端开关660(例如：晶体管)。正极端终端阻抗630耦接于正极端I/O垫610与负极端终端阻抗640之间。负极端终端阻抗640耦接于正极端终端阻抗630与负极端I/O垫620之间。正极端开关650包含一第一端与一第二端，该第一端耦接正极端I/O垫610与正极端终端阻抗630，该第二端耦接采样电路320。负极端开关660包含一第三端与一第四端，该第三端耦接负极端I/O垫620与该负极端终端阻抗640，该第四端耦接采样电路320。正极端开关650与负极端开关660于该接收模式下被开启(turned on)，以使采样电路320接收该接收信号；此时，传送驱动器360被禁能(disable)。正极端开关650与负极端开关660于该传送模式下被关闭(turned off)；此时，传送驱动器360被使能(enable，致能)，以传送该传送信号。
图7显示正极端终端阻抗630与负极端终端阻抗640的一实施例。如图7所示，正极端终端阻抗630包含一正极端电感710与一正极端电阻720，负极端终端阻抗640包含一负极端电感730与一负极端电阻740，正极端终端阻抗630的阻抗值可等于或不等于负极端终端阻抗640的阻抗值，当这两个阻抗值相等时，正极端终端阻抗630与负极端终端阻抗640之间的电压为共模电压VCM。另外，通过正极端电感710与负极端电感730的使用，前述接收信号所对应的频宽与前述传送信号所对应的频宽可被提升。
图8显示耦接图6的I/O电路600的传送驱动器360的一实施例。请参阅图6与图8，传送驱动器360包含：一第一正极端电流源810耦接一高电位VDD；一第一正极端晶体管820耦接第一正极端电流源810与正极端I/O垫610；一第二正极端电流源830耦接一低电位GND；一第二正极端晶体管840耦接第二正极端电流源830与正极端I/O垫610；一第一负极端电流源850耦接该高电位VDD；一第一负极端晶体管860耦接第一负极端电流源850与负极端I/O垫620；一第二负极端电流源870耦接该低电位GND；以及一第二负极端晶体管880耦接第二负极端电流源870与负极端I/O垫620之间，其中各晶体管于该接收模式下被关闭(turnedoff)以禁能传送驱动器360，各晶体管还于该传送模式下被开启(turned on)以使能传送驱动器360。于一非限制性的示范性实例中，第一正极端电流源810、第二正极端电流源830、第一负极端电流源850以及第二负极端电流源870于该接收模式下被关闭，并于该传送模式下被开启。
请注意，在实施为可能的前提下，本技术领域技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。
综上所述，本发明的串行器/解串器实体层电路通过共用电路的方式，整合接收电路与传送电路，从而避免浪费电路面积，以达到电路微型化与高成本效益。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡所述变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围需视本说明书的权利要求所界定者为准。

Claims (10)

1.一种串行器/解串器实体层电路，包含：
一时钟倍频单元，包含一相位频率检测器、一电荷泵、一低通滤波器、一压控振荡器、以及一回路除法器，其中该压控振荡器用来于一接收模式下输出至少一采样时钟，并用来于一传送模式下输出一输出时钟；
一采样电路，耦接该压控振荡器与一数据输入端，用来依据该至少一采样时钟以及该数据输入端的一接收信号进行采样；
一相位检测器，耦接该采样电路；
一多工器，用来于该接收模式下电性连接该相位检测器与该电荷泵以及电性断开该相位频率检测器与该电荷泵，从而令该压控振荡器于该接收模式下输出该至少一采样时钟，该多工器进一步用来于该传送模式下电性连接该相位频率检测器与该电荷泵以及电性断开该相位检测器与该电荷泵，从而令该压控振荡器于该传送模式下输出该输出时钟；
一并串转换器，用来依据该输出时钟，将并行数据转换成串行数据；以及
一传送驱动器，用来于该传送模式下依据该串行数据输出一传送信号。
2.如权利要求1所述的串行器/解串器实体层电路，其中于该接收模式下，该相位频率检测器、该并串转换器以及该传送驱动器的至少其中之一被禁能。
3.如权利要求2所述的串行器/解串器实体层电路，其中于该传送模式下，该采样电路与该相位检测器的至少其中之一被禁能。
4.如权利要求1所述的串行器/解串器实体层电路，其中于该传送模式下，该采样电路与该相位检测器的至少其中之一被禁能。
5.如权利要求1所述的串行器/解串器实体层电路，进一步包含一输入/输出电路，该输入/输出电路包含：
一正极端输入/输出垫；
一负极端输入/输出垫；
一正极端终端阻抗，耦接于该正极端输入/输出垫与一负极端终端阻抗之间；
该负极端终端阻抗，耦接于该正极端终端阻抗与该负极端输入/输出垫之间；
一正极端开关，包含一第一端与一第二端，该第一端耦接该正极端输入/输出垫与该正极端终端阻抗，该第二端耦接该采样电路；以及
一负极端开关，包含一第三端与一第四端，该第三端耦接该负极端输入/输出垫与该负极端终端阻抗，该第四端耦接该采样电路，
其中该传送驱动器耦接该输入/输出电路，并于该接收模式下被禁能；该正极端开关与该负极端开关于该接收模式下被开启，并于该传送模式下被关闭。
6.如权利要求5所述的串行器/解串器实体层电路，其中该正极端终端阻抗包含一正极端电感与一正极端电阻，该负极端终端阻抗包含一负极端电感与一负极端电阻。
7.如权利要求6所述的串行器/解串器实体层电路，其中该正极端终端阻抗的一阻抗值等于该负极端终端阻抗的一阻抗值。
8.如权利要求5所述的串行器/解串器实体层电路，其中该传送驱动器包含：
一第一正极端电流源；
一第一正极端晶体管，耦接于该第一正极端电流源与该正极端输入/输出垫之间，该第一正极端晶体管于该接收模式下被关闭，并于该传送模式下被开启；
一第二正极端电流源；
一第二正极端晶体管，耦接于该第二正极端电流源与该正极端输入/输出垫之间，该第二正极端晶体管于该接收模式下被关闭，并于该传送模式下被开启；
一第一负极端电流源；
一第一负极端晶体管，耦接于该第一负极端电流源与该负极端输入/输出垫之间，该第一负极端晶体管于该接收模式下被关闭，并于该传送模式下被开启；
一第二负极端电流源；以及
一第二负极端晶体管，耦接于该第二负极端电流源与该负极端输入/输出垫之间，该第二负极端晶体管于该接收模式下被关闭，并于该传送模式下被开启。
9.如权利要求8所述的串行器/解串器实体层电路，其中该第一正极端电流源、该第二正极端电流源、该第一负极端电流源以及该第二负极端电流源于该接收模式下被禁能，并于该传送模式下被使能。
10.如权利要求1所述的串行器/解串器实体层电路，其应用于一通用串行总线C型装置。
CN201810606635.4A 2018-06-13 2018-06-13 串行器/解串器实体层电路 Active CN110601698B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810606635.4A CN110601698B (zh) 2018-06-13 2018-06-13 串行器/解串器实体层电路
TW107121778A TWI681280B (zh) 2018-06-13 2018-06-26 序列/解序列實體層電路
US16/437,446 US10536166B2 (en) 2018-06-13 2019-06-11 Serializer/deserializer physical layer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810606635.4A CN110601698B (zh) 2018-06-13 2018-06-13 串行器/解串器实体层电路

Publications (2)

Publication Number Publication Date
CN110601698A true CN110601698A (zh) 2019-12-20
CN110601698B CN110601698B (zh) 2022-09-20

Family

ID=68840475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810606635.4A Active CN110601698B (zh) 2018-06-13 2018-06-13 串行器/解串器实体层电路

Country Status (3)

Country Link
US (1) US10536166B2 (zh)
CN (1) CN110601698B (zh)
TW (1) TWI681280B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084736B (zh) * 2020-08-17 2024-04-05 武汉汇迪森信息技术有限公司 一种基于fpga的usb3.0物理层收发装置
US11177932B1 (en) * 2021-04-20 2021-11-16 Faraday Technology Corp. System for generating multi phase clocks across wide frequency band using tunable passive polyphase filters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060256909A1 (en) * 2005-05-10 2006-11-16 Ftd Solutions Pte Ltd. Single-VCO CDR for TMDS data at gigabit rate
CN101286739A (zh) * 2007-04-11 2008-10-15 联发科技股份有限公司 控制混频控制振荡器的电路与方法及其频率数据回复电路
CN101573903A (zh) * 2006-11-08 2009-11-04 菲尼萨公司 用于在光电设备中使用的串化器/解串器
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
CN107528585A (zh) * 2016-06-20 2017-12-29 阿尔特拉公司 具有电超负载保护电路的锁相回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064706A (en) * 1996-05-01 2000-05-16 Alcatel Usa, Inc. Apparatus and method of desynchronizing synchronously mapped asynchronous data
US6438188B1 (en) * 1999-01-11 2002-08-20 Alcatel Usa Sourcing, L.P. Method and apparatus for a digitally controlled constant current source for phase adjustment of a synthesized clock
US6414528B1 (en) * 1999-04-27 2002-07-02 Seiko Epson Corporation Clock generation circuit, serial/parallel conversion device and parallel/serial conversion device together with semiconductor device
US6424194B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
JP2001320280A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 並列−直列変換回路
JP3580242B2 (ja) * 2000-10-25 2004-10-20 セイコーエプソン株式会社 シリアル／パラレル変換回路、データ転送制御装置及び電子機器
US7366267B1 (en) * 2001-03-07 2008-04-29 Altera Corporation Clock data recovery with double edge clocking based phase detector and serializer/deserializer
TW541806B (en) * 2002-04-12 2003-07-11 Via Tech Inc Serial/parallel data converter and the conversion method
JP4322548B2 (ja) * 2003-05-09 2009-09-02 日本電気株式会社 データ形式変換回路
JP3990319B2 (ja) * 2003-06-09 2007-10-10 株式会社アドバンテスト 伝送システム、受信装置、試験装置、及びテストヘッド
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
US7260151B2 (en) * 2003-10-10 2007-08-21 Atmel Corporation Dual phase pulse modulation system
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
US7342520B1 (en) * 2004-01-08 2008-03-11 Vladimir Katzman Method and system for multilevel serializer/deserializer
JP4192228B2 (ja) * 2005-02-24 2008-12-10 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー データ発生装置
US7307558B1 (en) * 2005-12-20 2007-12-11 National Semiconductor Corporation Dual shift register data serializer
US7245240B1 (en) * 2006-03-07 2007-07-17 Altera Corporation Integrated circuit serializers with two-phase global master clocks
JP2008219754A (ja) * 2007-03-07 2008-09-18 Kawasaki Microelectronics Kk シリアルインターフェース回路
KR100913400B1 (ko) * 2007-07-24 2009-08-21 고려대학교 산학협력단 직렬 송수신 장치 및 그 통신 방법
JP5442723B2 (ja) * 2009-05-13 2014-03-12 パナソニック株式会社 ハイブリッド型データ送信回路
US8718079B1 (en) * 2010-06-07 2014-05-06 Marvell International Ltd. Physical layer devices for network switches
JP2012257047A (ja) * 2011-06-08 2012-12-27 Fujitsu Ltd パラレルシリアル変換回路、情報処理装置及び情報処理システム
TWI449342B (zh) * 2012-01-20 2014-08-11 Silicon Motion Inc 串化器及資料串化方法
TW201503596A (zh) * 2013-07-11 2015-01-16 Realtek Semiconductor Corp 時脈與資料回復裝置、取樣器及其取樣方法
JP6413585B2 (ja) * 2014-10-06 2018-10-31 株式会社ソシオネクスト 送信回路、集積回路及びパラレルシリアル変換方法
US9590560B2 (en) * 2015-03-17 2017-03-07 Realtek Semiconductor Corporation Summing amplifier and method thereof
TWI591486B (zh) * 2016-06-01 2017-07-11 瑞昱半導體股份有限公司 固態硬碟控制裝置與方法
JP6684731B2 (ja) * 2017-02-16 2020-04-22 株式会社東芝 信号変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060256909A1 (en) * 2005-05-10 2006-11-16 Ftd Solutions Pte Ltd. Single-VCO CDR for TMDS data at gigabit rate
CN101573903A (zh) * 2006-11-08 2009-11-04 菲尼萨公司 用于在光电设备中使用的串化器/解串器
CN101286739A (zh) * 2007-04-11 2008-10-15 联发科技股份有限公司 控制混频控制振荡器的电路与方法及其频率数据回复电路
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
CN107528585A (zh) * 2016-06-20 2017-12-29 阿尔特拉公司 具有电超负载保护电路的锁相回路

Also Published As

Publication number Publication date
US10536166B2 (en) 2020-01-14
TW202001474A (zh) 2020-01-01
US20190386682A1 (en) 2019-12-19
CN110601698B (zh) 2022-09-20
TWI681280B (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
CN108123714B (zh) 混合时钟数据恢复电路和接收器
US10291241B2 (en) Referenceless clock and data recovery circuits
US7791370B1 (en) Clock distribution techniques for channels
US9941890B2 (en) Phase-locked loops with electrical overstress protection circuitry
US8933733B2 (en) Method and system for fast synchronized dynamic switching of a reconfigurable phase locked loop (PLL) for near field communications (NFC) peer to peer (P2P) active communications
US9584304B2 (en) Phase interpolator and clock and data recovery circuit
CN110601698B (zh) 串行器/解串器实体层电路
US8995599B1 (en) Techniques for generating fractional periodic signals
US9385733B2 (en) Clock generating apparatus and fractional frequency divider thereof
CN110719088B (zh) 时钟产生电路与混合式电路
US20170244416A1 (en) Reference-less clock and data recovery circuit
US10680795B2 (en) Quadrature signal generation
WO2018063517A1 (en) High speed driver with adaptive termination impedance
US11271568B2 (en) Frequency divider circuit, communication circuit, and integrated circuit
CN110417407B (zh) 时钟数据恢复装置
US20040157576A1 (en) Communication device performing communication using two clock signals complementary to each other
US9054714B2 (en) Clock recovery circuit and clock and data recovery circuit
Wang et al. A lock detector loop for low-power PLL-based clock and data recovery circuits
US9641362B2 (en) N-wire two-level digital interface
CN110719103A (zh) 包括锁相环电路的集成电路
CN116414764A (zh) 芯片及主板
EP1117182A1 (en) Phase locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant