CN113437950B - 一种低功耗架构 - Google Patents

Abstract

本发明涉及一种低功耗架构，包括了输出模块和核心模块。输出模块包括限流单元、偏置单元、功率器件和滤波单元，偏置单元用于通过限流单元连接电源电压，功率器件用于连接电源电压，并用于输出工作电压，滤波单元用于为工作电压作滤波处理。核心模块用于配合偏置单元为功率器件提供第一偏置电压，并用于输出第二偏置电压，第二偏置电压为低功耗架构提供了较低的偏置电流。基于此，低功耗架构无需带隙基准电路、运算放大器以及分压电阻，并简化了电流支路。在降低了整体系统功耗的同时，在低功耗架构为低功耗架构提供工作电压的基础上，整体的低功耗架构具备偏置电流低、驱动电流范围宽以及能量效率高的特点。

Description

一种低功耗架构

技术领域

本发明涉及电子电路技术领域，特别是涉及一种低功耗架构。

背景技术

实时时钟(Real Time Clock，RTC)，是一种用于满足在一定工作条件下的计时需求的电路，被应用在大多数的MCU芯片中。其中，在实时时钟计时过程中，功耗的高低是重要的衡量因素之一。一般地，在实时时钟计时过程中所需要的功耗越低越好，应用于电池供电的设备中，可极大降低系统功耗。

图1为传统实时时钟电路图，如图1所示，传统实时时钟包含线性稳压器、带隙基准电路和32K晶振低功耗架构。传统的线性稳压器需要带隙基准电路提供不随温度和电压变化的稳定参考电压，再由运放和负反馈形成的闭环驱动电路产生稳定输出电压。带隙基准由MPa、MPb、MPc和Qa、Qb、Qc和电阻Ra、Rb组成。线性稳压器由OTA、分压电阻Rc、Rd和驱动管MPd组成，其中误差放大器通过放大反馈电压与第二偏置电压的差值，调节功率管MPd的栅极电压，从而增大或减小功率管MPd提供的电流，从而稳定输出电压。从功耗层面上看，包含许多模拟电路，不利于实现低功耗。

由此可见，传统的实时时钟电路的功耗仍然有改善的空间。

发明内容

基于此，有必要针对传统的实时时钟电路不利于实现低功耗这一不足，提供一种低功耗架构。

一种低功耗架构，包括：

输出模块，包括限流单元、偏置单元、功率器件和滤波单元；偏置单元用于通过限流单元连接电源电压；功率器件用于连接电源电压，并用于输出工作电压；滤波单元用于为工作电压作滤波处理；

核心模块，用于配合偏置单元为功率器件提供第一偏置电压，并用于输出第二偏置电压。

上述的低功耗架构，包括了输出模块和核心模块。输出模块包括限流单元、偏置单元、功率器件和滤波单元，偏置单元用于通过限流单元连接电源电压，功率器件用于连接电源电压，并用于输出工作电压，滤波单元用于为工作电压作滤波处理。核心模块用于配合偏置单元为功率器件提供第一偏置电压，并用于输出第二偏置电压。基于此，提供的低功耗架构无需带隙基准电路、运算放大器以及分压电阻，并简化了电流支路，有效地降低了稳压电路的功耗。

在其中一个实施例中，限流单元包括依次连接的倒比管；其中，各倒比管的栅极用于接地。

在其中一个实施例中，倒比管包括倒比PMOS管。

在其中一个实施例中，功率器件包括第一NMOS管；第一NMOS管的漏极用于接入电源电压，第一NMOS管的栅极用于接入第一偏置电压，第一NMOS管的源极用于输出工作电压；

偏置单元包括第二NMOS管，第二NMOS管的漏极与栅极相连接，并用于连接限流单元和输出第一偏置电压，第二NMOS管的源极用于连接核心模块。

在其中一个实施例中，第一NMOS管与第二NMOS管的尺寸相同。

在其中一个实施例中，滤波单元包括第三NMOS管；

第三NMOS管的栅极用于接入工作电压，第三NMOS管的栅极的漏极和源极用于接地。

在其中一个实施例中，核心模块包括：

第一PMOS管，第一PMOS管的源极连接偏置单元，第一PMOS管的栅极用于接地；

第二PMOS管，第二PMOS管的源极连接第一PMOS管的漏极，第二PMOS管的栅极与漏极相连接，并用于输出第二偏置电压；

第四NMOS管，第四NMOS管的栅极与漏极相连接，并分别连接第二PMOS管的栅极和漏极，第四NMOS管的源极用于接地；

第五NMOS管，第五NMOS管的栅极连接第四NMOS管的栅极，第五NMOS管的漏极和源极用于接地。

一种低功耗架构，包括：

缓冲单元，分别用于接入工作电压、用于输出时钟控制信号、用于接地和提供输入端；

第一静电保护单元，分别用于接入工作电压和提供输入端；

第二静电保护单元，分别用于接地和提供输入端；

第三静电保护单元，分别用于接入工作电压和提供输出端；

第四静电保护单元，分别用于接地和提供输出端；

第三PMOS管，第三PMOS管的源极用于接入工作电压，第三PMOS管的漏极和栅极相连接；

第四PMOS管，第四PMOS管的源极连接第三PMOS管的漏极，第四PMOS管的漏极和栅极相连接；

第五PMOS管，第五PMOS管的源极用于接入工作电压，第五PMOS管的栅极用于连接输入端，第五PMOS管的漏极用于连接输出端；

第六PMOS管，第六PMOS管的栅极连接第四PMOS管的漏极，第六PMOS管的源极用于连接输入端，第六PMOS管的漏极用于连接输出端；

第六NMOS管，第六NMOS管的漏极连接第四PMOS管的漏极，第六NMOS管的栅极用于接入第二偏置电压，第六NMOS管的源极用于接地；

第七NMOS管，第七NMOS管的栅极用于接入第二偏置电压，第七NMOS管的漏极用于连接输出端，第七NMOS管的源极用于接地。

上述的低功耗架构，包括了缓冲单元、第一静电保护单元、第二静电保护单元、第三静电保护单元、第四静电保护单元、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第六NMOS管和第七NMOS管。其中，低功耗架构为低功耗架构提供了工作电压和第二偏置电压，第二偏置电压为第六NMOS管提供电流偏置，第五PMOS管提供增益，第六PMOS管提供起振电阻，第三PMOS管和第四PMOS管为第六PMOS管提供偏置电压，第六NMOS管和第七NMOS管构成电流源。基于此，由缓冲单元提供时钟控制信号输出，实现起振电路的功能，并基于第二偏置电压降低偏置电流，以降低起振电路的功耗。

在其中一个实施例中，缓冲单元用于输出32K时钟控制信号。

一种低功耗架构，包括：

输出模块，包括限流单元、偏置单元、功率器件和滤波单元；偏置单元用于通过限流单元连接电源电压；功率器件用于连接电源电压，并用于输出工作电压；滤波单元用于为工作电压作滤波处理；

核心模块，用于配合偏置单元为功率器件提供第一偏置电压，并用于输出第二偏置电压；

缓冲单元，分别用于接入工作电压、用于输出时钟控制信号、用于接地和提供输入端；

第一静电保护单元，分别用于接入工作电压和提供输入端；

第二静电保护单元，分别用于接地和提供输入端；

第三静电保护单元，分别用于接入工作电压和提供输出端；

第四静电保护单元，分别用于接地和提供输出端；

第三PMOS管，第三PMOS管的源极用于接入工作电压，第三PMOS管的漏极和栅极相连接；

第四PMOS管，第四PMOS管的源极连接第三PMOS管的漏极，第四PMOS管的漏极和栅极相连接；

第五PMOS管，第五PMOS管的源极用于接入工作电压，第五PMOS管的栅极用于连接输入端，第五PMOS管的漏极用于连接输出端；

第六PMOS管，第六PMOS管的栅极连接第四PMOS管的漏极，第六PMOS管的源极用于连接输入端，第六PMOS管的漏极用于连接输出端；

第六NMOS管，第六NMOS管的漏极连接第四PMOS管的漏极，第六NMOS管的栅极用于接入第二偏置电压，第六NMOS管的源极用于接地；

第七NMOS管，第七NMOS管的栅极用于接入第二偏置电压，第七NMOS管的漏极用于连接输出端，第七NMOS管的源极用于接地。

上述的低功耗架构，包括了输出模块和核心模块。输出模块包括限流单元、偏置单元、功率器件和滤波单元，偏置单元用于通过限流单元连接电源电压，功率器件用于连接电源电压，并用于输出工作电压，滤波单元用于为工作电压作滤波处理。核心模块用于配合偏置单元为功率器件提供第一偏置电压，并用于输出第二偏置电压，第二偏置电压为低功耗架构提供了较低的偏置电流。基于此，低功耗架构无需带隙基准电路、运算放大器以及分压电阻，并简化了电流支路。在降低了整体系统功耗的同时，在低功耗架构为低功耗架构提供工作电压的基础上，整体的低功耗架构具备偏置电流低、驱动电流范围宽以及能量效率高的特点。

附图说明

图1为传统低功耗架构电路图；

图2为一实施方式的低功耗架构模块结构图；

图3为一实施方式的低功耗架构图；

图4为一实施方式的低功耗架构图；

图5为一实施方式的低功耗架构模块结构图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施例提供了一种低功耗架构。

图2为一实施方式的低功耗架构模块结构图，如图2所示，一实施方式的低功耗架构包括：

输出模块100，包括限流单元200、偏置单元201、功率器件202和滤波单元203；偏置单元201用于通过限流单元200连接电源电压VCC；功率器件202用于连接电源电压VCC，并用于输出工作电压LDR_OUT；滤波单元203用于为工作电压LDR_OUT作滤波处理；

核心模块101，用于配合偏置单元201为功率器件202提供第一偏置电压，并用于输出第二偏置电压VB。

其中，偏置单元201通过限流单元200连接电源电压VCC，根据电源电压VCC确定第一偏置电压的输出，限流单元200用于限制这一通路的电流大小，便于偏置单元201、功率器件202和滤波单元203等各单元的元器件选型，同时降低电流带来的功耗。

限流单元200包括限流电阻等限流器件，在其中一个实施例中，为降低系统功耗，避免电阻器件的使用，限流单元200采用倒比管作为限流器件，即限流单元200包括依次连接的倒比管；其中，各倒比管的栅极用于接地VSS。

图3为一实施方式的低功耗架构图，如图3所示，倒比管包括倒比PMOS管。以PMOS管作为倒比管，如图3所示，包括倒比管MP1-MPn在内的依次连接的n个PMOS管，MP1的源极用于接入电源电压VCC，MPn的漏极用于连接偏置单元201(MN2)，各倒比管的栅极用于接地VSS。

其中，偏置单元201用于输出第一偏置电压至功率器件202，以导通功率器件202，使功率器件202根据电源电压VCC输出工作电压LDR_OUT，为后续的低功耗架构提供工作电压LDR_OUT，起到电源稳压的作用。

偏置单元201可以采用偏置电阻等在内的偏置器件，同理，为降低系统功耗，避免电阻器件的使用，偏置单元201采用MOS管。在其中一个实施例中，如图3所示，偏置单元201包括第二NMOS管MN2，第二NMOS管MN2的漏极与栅极相连接，并用于连接限流单元200和输出第一偏置电压，第二NMOS管MN2的源极用于连接核心模块101。

第二NMOS管MN2的漏极与栅极相连接，用于作为第一偏置电压的输出端。

功率器件202可以选用开关管等开关功率器件202，在其中一个实施例中，如图3所示，功率器件202包括第一NMOS管MN1；第一NMOS管MN1的漏极用于接入电源电压VCC，第一NMOS管MN1的栅极用于接入第一偏置电压，第一NMOS管MN1的源极用于输出工作电压LDR_OUT。

第一NMOS管MN1作为功率器件202，根据第一偏置电压导通漏极和源极，输出工作电压LDR_OUT。

在其中一个实施例中，第一NMOS管MN1与第二NMOS管MN2的尺寸相同，以补偿第一NMOS管MN1的栅源电压随温度工艺和电源的变化。

其中，滤波单元203用于功率器件202输出的工作电压LDR_OUT进行滤波处理。同理，为降低系统功耗，滤波单元203选用MOS管。在其中一个实施例中，如图3所示，滤波单元203包括第三NMOS管MN3；

第三NMOS管MN3的栅极用于接入工作电压LDR_OUT，第三NMOS管MN3的栅极的漏极和源极用于接地VSS。

在本实施例中，低功耗架构的器件构成思路，以MOS管为例，以便于降低整体功耗。相应的，低功耗架构为后续的低功耗架构提供工作电压LDR_OUT，在降低功耗的整体构思下，低功耗架构也避免电阻等高功耗器件的使用。因此，核心模块101进行改进，为低功耗架构的MOS管提供第二偏置电压VB。

基于此，在其中一个实施例中，如图3所示，核心模块101包括：

第一PMOS管MPL1，第一PMOS管MPL1的源极连接偏置单元201，第一PMOS管MPL1的栅极用于接地VSS；

第二PMOS管MPL2，第二PMOS管MPL2的源极连接第一PMOS管MPL1的漏极，第二PMOS管MPL2的栅极与漏极相连接，并用于输出第二偏置电压VB；

第四NMOS管MNL1，第四NMOS管MNL1的栅极与漏极相连接，并分别连接第二PMOS管MPL2的栅极和漏极，第四NMOS管MNL1的源极用于接地VSS；

第五NMOS管MNL2，第五NMOS管MNL2的栅极连接第四NMOS管MNL1的栅极，第五NMOS管MNL2的漏极和源极用于接地VSS。

第二PMOS管MPL2、第四NMOS管MNL1与第二NMOS管MN2为二极管连接方式，以配合为第一NMOS管MN1提供第一偏置电压输出。其中，工作电压LDR_OUT约等于二极管连接的第二PMOS管MPL2和第四NMOS管MNL1的栅源电压之和。基于此，可通过调整各MOS管的尺寸，使工作电压LDR_OUT大于核心模块101内NMOS管与PMOS管的阈值电压之和，保证后续低功耗架构的工作需求。

上述的低功耗架构，包括了输出模块100和核心模块101。输出模块100包括限流单元200、偏置单元201、功率器件202和滤波单元203，偏置单元201用于通过限流单元200连接电源电压VCC，功率器件202用于连接电源电压VCC，并用于输出工作电压LDR_OUT，滤波单元203用于为工作电压LDR_OUT作滤波处理。核心模块101用于配合偏置单元201为功率器件202提供第一偏置电压，并用于输出第二偏置电压VB。基于此，提供的低功耗架构无需带隙基准电路、运算放大器以及分压电阻，并简化了电流支路，有效地降低了稳压电路的功耗。

本发明实施例还提供了另一种低功耗架构。

图4为一实施方式的低功耗架构图，如图4所示，一实施方式的低功耗架构包括：

缓冲单元buffer，分别用于接入工作电压LDR_OUT、用于输出时钟控制信号CLK、用于接地VSS和提供输入端IN；

第一静电保护单元ESD1，分别用于接入工作电压LDR_OUT和提供输入端IN；

第二静电保护单元ESD2，分别用于接地VSS和提供输入端IN；

第三静电保护单元ESD3，分别用于接入工作电压LDR_OUT和提供输出端OUT；

第四静电保护单元ESD4，分别用于接地VSS和提供输出端OUT；

第三PMOS管MPL3，第三PMOS管MPL3的源极用于接入工作电压LDR_OUT，第三PMOS管MPL3的漏极和栅极相连接；

第四PMOS管MPL4，第四PMOS管MPL4的源极连接第三PMOS管MPL3的漏极，第四PMOS管MPL4的漏极和栅极相连接；

第五PMOS管MPL5，第五PMOS管MPL5的源极用于接入工作电压LDR_OUT，第五PMOS管MPL5的栅极用于连接输入端IN，第五PMOS管MPL5的漏极用于连接输出端OUT；

第六PMOS管MPL6，第六PMOS管MPL6的栅极连接第四PMOS管MPL4的漏极，第六PMOS管MPL6的源极用于连接输入端IN，第六PMOS管MPL6的漏极用于连接输出端OUT；

第六NMOS管MNL3，第六NMOS管MNL3的漏极连接第四PMOS管MPL4的漏极，第六NMOS管MNL3的栅极用于接入第二偏置电压VB，第六NMOS管MNL3的源极用于接地VSS；

第七NMOS管MNL4，第七NMOS管MNL4的栅极用于接入第二偏置电压VB，第七NMOS管MNL4的漏极用于连接输出端OUT，第七NMOS管MNL4的源极用于接地VSS。

上述的低功耗架构，包括了缓冲单元buffer、第一静电保护单元ESD1、第二静电保护单元ESD2、第三静电保护单元ESD3、第四静电保护单元ESD4、第三PMOS管MPL3、第四PMOS管MPL4、第五PMOS管MPL5、第六PMOS管MPL6、第六NMOS管MNL3和第七NMOS管MNL4。其中，低功耗架构为低功耗架构提供了工作电压LDR_OUT和第二偏置电压VB，第二偏置电压VB为第六NMOS管MNL3提供电流偏置，第五PMOS管MPL5提供增益，第六PMOS管MPL6提供起振电阻，第三PMOS管MPL3和第四PMOS管MPL4为第六PMOS管MPL6提供偏置电压，第六NMOS管MNL3和第七NMOS管MNL4构成电流源。基于此，由缓冲单元buffer提供时钟控制信号CLK输出，实现起振电路的功能，并基于第二偏置电压VB降低偏置电流，以降低起振电路的功耗。

其中，第六PMOS管MPL6工作于线性区，以提供起振电阻。第二偏置电压VB由低功耗架构中的第四NMOS管MNL1的栅极提供，以镜像第四NMOS管MNL1的电流。

在其中一个实施例中，缓冲单元buffer选用缓冲器。第一静电保护单元ESD1、第二静电保护单元ESD2、第三静电保护单元ESD3和第四静电保护单元ESD4均选用ESD(Electro-Static discharge)模块。

在其中一个实施例中，缓冲单元buffer对第五PMOS管MPL5的栅极信号进行整形，输出32K时钟控制信号CLK。

本发明实施例还提供了一种低功耗架构。

图5为一实施方式的低功耗架构模块结构图，如图5所示，一实施方式的低功耗架构包括上述一种低功耗架构1000以及上述另一种的低功耗架构1001。

其中，一种低功耗架构1000包括：

输出模块100，包括限流单元200、偏置单元201、功率器件202和滤波单元203；偏置单元201用于通过限流单元200连接电源电压VCC；功率器件202用于连接电源电压VCC，并用于输出工作电压LDR_OUT；滤波单元203用于为工作电压LDR_OUT作滤波处理；

核心模块101，用于配合偏置单元201为功率器件202提供第一偏置电压，并用于输出第二偏置电压VB。

其中，另一种低功耗架构1001包括：

缓冲单元buffer，分别用于接入工作电压LDR_OUT、用于输出时钟控制信号CLK、用于接地VSS和提供输入端IN；

第一静电保护单元ESD1，分别用于接入工作电压LDR_OUT和提供输入端IN；

第二静电保护单元ESD2，分别用于接地VSS和提供输入端IN；

第三静电保护单元ESD3，分别用于接入工作电压LDR_OUT和提供输出端OUT；

第四静电保护单元ESD4，分别用于接地VSS和提供输出端OUT；

第三PMOS管MPL3，第三PMOS管MPL3的源极用于接入工作电压LDR_OUT，第三PMOS管MPL3的漏极和栅极相连接；

第四PMOS管MPL4，第四PMOS管MPL4的源极连接第三PMOS管MPL3的漏极，第四PMOS管MPL4的漏极和栅极相连接；

第五PMOS管MPL5，第五PMOS管MPL5的源极用于接入工作电压LDR_OUT，第五PMOS管MPL5的栅极用于连接输入端IN，第五PMOS管MPL5的漏极用于连接输出端OUT；

第六PMOS管MPL6，第六PMOS管MPL6的栅极连接第四PMOS管MPL4的漏极，第六PMOS管MPL6的源极用于连接输入端IN，第六PMOS管MPL6的漏极用于连接输出端OUT；

第六NMOS管MNL3，第六NMOS管MNL3的漏极连接第四PMOS管MPL4的漏极，第六NMOS管MNL3的栅极用于接入第二偏置电压VB，第六NMOS管MNL3的源极用于接地VSS；

第七NMOS管MNL4，第七NMOS管MNL4的栅极用于接入第二偏置电压VB，第七NMOS管MNL4的漏极用于连接输出端OUT，第七NMOS管MNL4的源极用于接地VSS。

如图5所示，低功耗架构1000为低功耗架构1001提供工作电压LDR_OUT，由低功耗架构1001完成起振，满足相应系统的计时需求。

上述的低功耗架构，由低功耗架构1000和低功耗架构1001构成。其中低功耗架构1000包括了输出模块100和核心模块101。输出模块100包括限流单元200、偏置单元201、功率器件202和滤波单元203，偏置单元201用于通过限流单元200连接电源电压VCC，功率器件202用于连接电源电压VCC，并用于输出工作电压LDR_OUT，滤波单元203用于为工作电压LDR_OUT作滤波处理。核心模块101用于配合偏置单元201为功率器件202提供第一偏置电压，并用于输出第二偏置电压VB，第二偏置电压VB为低功耗架构提供了较低的偏置电流。基于此，低功耗架构1000无需带隙基准电路、运算放大器以及分压电阻，并简化了电流支路。在降低了整体系统功耗的同时，在低功耗架构1000为低功耗架构1001提供工作电压LDR_OUT的基础上，整体的低功耗架构具备偏置电流低、驱动电流范围宽以及能量效率高的特点。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种低功耗架构，其特征在于，包括：

输出模块，包括限流单元、偏置单元、功率器件和滤波单元；所述偏置单元用于通过所述限流单元连接电源电压；所述功率器件用于连接所述电源电压，并用于输出工作电压；所述滤波单元用于为所述工作电压作滤波处理；

所述限流单元包括依次连接的倒比管；所属偏置单元通过限流单元连接电源电压，根据电源电压确定第一偏置电压的输出；

所述功率器件为开关管；所述功率器件包括第一NMOS管；所述第一NMOS管的漏极用于接入所述电源电压，所述第一NMOS管的栅极用于接入所述第一偏置电压，所述第一NMOS管的源极用于输出所述工作电压；

所述偏置单元为MOS管；所述偏置单元包括第二NMOS管，所述第二NMOS管的漏极与栅极相连接，并用于连接所述限流单元和输出所述第一偏置电压，所述第二NMOS管的源极用于连接核心模块；

所述第一NMOS管与所述第二NMOS管的尺寸相同；

核心模块，用于配合所述偏置单元为所述功率器件提供第一偏置电压，并用于输出第二偏置电压。

2.根据权利要求1所述的低功耗架构，其特征在于，各所述倒比管的栅极用于接地。

3.根据权利要求1所述的低功耗架构，其特征在于，所述倒比管包括倒比PMOS管。

4.根据权利要求1所述的低功耗架构，其特征在于，所述滤波单元包括第三NMOS管；

所述第三NMOS管的栅极用于接入所述工作电压，所述第三NMOS管的栅极的漏极和源极用于接地。

5.根据权利要求1所述的低功耗架构，其特征在于，所述核心模块包括：

第一PMOS管，所述第一PMOS管的源极连接所述偏置单元，所述第一PMOS管的栅极用于接地；

第二PMOS管，所述第二PMOS管的源极连接所述第一PMOS管的漏极，所述第二PMOS管的栅极与漏极相连接，并用于输出所述第二偏置电压；

第四NMOS管，所述第四NMOS管的栅极与漏极相连接，并分别连接所述第二PMOS管的栅极和漏极，所述第四NMOS管的源极用于接地；

第五NMOS管，所述第五NMOS管的栅极连接所述第四NMOS管的栅极，所述第五NMOS管的漏极和源极用于接地。

6.一种低功耗架构，其特征在于，包括：

缓冲单元，分别用于接入工作电压、用于输出时钟控制信号、用于接地和提供输入端；

第一静电保护单元，分别用于接入所述工作电压和提供所述输入端；

第二静电保护单元，分别用于接地和提供所述输入端；

第三静电保护单元，分别用于接入所述工作电压和提供输出端；

第四静电保护单元，分别用于接地和提供所述输出端；

第三PMOS管，所述第三PMOS管的源极用于接入所述工作电压，所述第三PMOS管的漏极和栅极相连接；

第四PMOS管，所述第四PMOS管的源极连接所述第三PMOS管的漏极，所述第四PMOS管的漏极和栅极相连接；

第五PMOS管，所述第五PMOS管的源极用于接入所述工作电压，所述第五PMOS管的栅极用于连接所述输入端，所述第五PMOS管的漏极用于连接所述输出端；

第六PMOS管，所述第六PMOS管的栅极连接所述第四PMOS管的漏极，所述第六PMOS管的源极用于连接所述输入端，所述第六PMOS管的漏极用于连接所述输出端；

第六NMOS管，所述第六NMOS管的漏极连接所述第四PMOS管的漏极，所述第六NMOS管的栅极用于接入第二偏置电压，所述第六NMOS管的源极用于接地；

第七NMOS管，所述第七NMOS管的栅极用于接入第二偏置电压，所述第七NMOS管的漏极用于连接所述输出端，所述第七NMOS管的源极用于接地。

7.根据权利要求6所述的低功耗架构，其特征在于，所述缓冲单元用于输出32K时钟控制信号。

8.一种低功耗架构，包括：

输出模块，包括限流单元、偏置单元、功率器件和滤波单元；所述偏置单元用于通过所述限流单元连接电源电压；所述功率器件用于连接所述电源电压，并用于输出工作电压；所述滤波单元用于为所述工作电压作滤波处理；

所述限流单元包括依次连接的倒比管；所属偏置单元通过限流单元连接电源电压，根据电源电压确定第一偏置电压的输出；

所述功率器件为开关管；所述功率器件包括第一NMOS管；所述第一NMOS管的漏极用于接入所述电源电压，所述第一NMOS管的栅极用于接入所述第一偏置电压，所述第一NMOS管的源极用于输出所述工作电压；

所述偏置单元为MOS管；所述偏置单元包括第二NMOS管，所述第二NMOS管的漏极与栅极相连接，并用于连接所述限流单元和输出所述第一偏置电压，所述第二NMOS管的源极用于连接核心模块；

所述第一NMOS管与所述第二NMOS管的尺寸相同；

核心模块，用于配合所述偏置单元为所述功率器件提供第一偏置电压，并用于输出第二偏置电压；

缓冲单元，分别用于接入工作电压、用于输出时钟控制信号、用于接地和提供输入端；

第一静电保护单元，分别用于接入所述工作电压和提供所述输入端；

第二静电保护单元，分别用于接地和提供所述输入端；

第三静电保护单元，分别用于接入所述工作电压和提供输出端；

第四静电保护单元，分别用于接地和提供所述输出端；

第三PMOS管，所述第三PMOS管的源极用于接入所述工作电压，所述第三PMOS管的漏极和栅极相连接；

第四PMOS管，所述第四PMOS管的源极连接所述第三PMOS管的漏极，所述第四PMOS管的漏极和栅极相连接；

第五PMOS管，所述第五PMOS管的源极用于接入所述工作电压，所述第五PMOS管的栅极用于连接所述输入端，所述第五PMOS管的漏极用于连接所述输出端；

第六PMOS管，所述第六PMOS管的栅极连接所述第四PMOS管的漏极，所述第六PMOS管的源极用于连接所述输入端，所述第六PMOS管的漏极用于连接所述输出端；

第六NMOS管，所述第六NMOS管的漏极连接所述第四PMOS管的漏极，所述第六NMOS管的栅极用于接入第二偏置电压，所述第六NMOS管的源极用于接地；

第七NMOS管，所述第七NMOS管的栅极用于接入第二偏置电压，所述第七NMOS管的漏极用于连接所述输出端，所述第七NMOS管的源极用于接地。