CN212112265U

CN212112265U - 一种线性稳压电路

Info

Publication number: CN212112265U
Application number: CN202020859892.1U
Authority: CN
Inventors: 马彪; 汪雪琴
Original assignee: Shenzhen Panhai Data Technology Co ltd
Current assignee: Shenzhen Pengxin Data Technology Co ltd
Priority date: 2020-05-21
Filing date: 2020-05-21
Publication date: 2020-12-08
Anticipated expiration: 2030-05-21

Abstract

本申请公开了一种线性稳压电路，包括自偏置带隙基准电路、功率输出电路和反馈电路。其中，功率输出电路用于响应自偏置带隙基准电路输出的驱动电压，按线性输出稳定电压，以作为线性稳压电路的输出。反馈电路用于将功率输出电路的电流采样电阻电压反馈给自偏置带隙基准电路。自偏置带隙基准电路用于产生与温度和电源Vcc电压相关性小的基准电压给功率输出电路，以作为功率输出电路的驱动电压，还用于基于反馈电路反馈的电流采样电阻电压动态稳定线性稳压电路的输出。由于在保证线性稳压电路的输出稳定的前提下省去了钳位误差放大器的使用，使得线性稳压电路的功耗更小，电路结构更简单。

Description

一种线性稳压电路

技术领域

本申请涉及CMOS集成电路设计技术领域，具体涉及一种线性稳压电路。

背景技术

功率MOSFET是开关变换器中常用的功率器件，其损耗的大小对开关变换器的性能和效率有着直接的影响。功率MOSFET的损耗主要由开关损耗和导通损耗两部分组成。通常我们都会选用具有低导通电阻、高耐压值、高增益、低开关损耗，以及低栅极阈值电压等特性的功率MOSFET。但是对于需要工作在线性模式下的设备，如有源负载，上述原则就不太适用了。因为如果功率MOSFET的增益过高，考虑到其栅极阈值电压具有负温度系数，不施加负反馈环节很难使漏极电流保持恒定，甚至还可能造成功率MOSFET因热击穿而永久性损坏。在现有技术中，线性稳压电路的功率MOSFET由控制电路经驱动电路驱动，通过调整管子的驱动电压，调节功率管的导通电阻，从而达到稳压输出。一般会采用带隙基准电路产生基准电压，利用误差放大器进行钳位，最后输出级为功率管来得到所需的一定带载能力的输出信号，而这种线性稳压电路有以下缺陷：

1）静态功耗较大，整体电路的功耗包括带隙基准电路静态功耗、误差放大器的静态功耗以及输出级静态功耗。

2）线性稳压电路的结构组成模块较多，电路较复杂，且在不同负载情况下环路状态不同，需要进行复杂的环路分析与补偿电路设计。

发明内容

本申请提供一种线性稳压电路，解决现有技术中线性稳压电路存在的缺陷。

根据第一方面，一种实施例中提供一种线性稳压电路，包括：

包括自偏置带隙基准电路、功率输出电路和反馈电路；

所述功率输出电路包括驱动电压输入端、功率电压输出端和反馈电路连接端；所述驱动电压输入端与所述自偏置带隙基准电路连接，所述功率电压输出端用于作为所述线性稳压电路的输出端，所述反馈电路连接端与所述反馈电路连接；所述功率输出电路用于响应所述自偏置带隙基准电路输出的驱动电压，按线性输出稳定电压，以作为所述线性稳压电路的输出；

所述反馈电路包括功率输出电路连接端和带隙基准电路连接端；所述功率输出电路连接端与所述功率输出电路的反馈电路连接端连接，所述带隙基准电路连接端与所述自偏置带隙基准电路连接；所述反馈电路用于将所述功率输出电路的电流采样电阻电压反馈给所述自偏置带隙基准电路；

所述自偏置带隙基准电路包括第一电压输出端和第二电压输出端；所述第一电压输出端与所述功率输出电路的驱动电压输入端连接，所述第二电压输出端与所述反馈电路的带隙基准电路连接端连接；所述自偏置带隙基准电路用于产生与温度和电源Vcc电压相关性小的基准电压给所述功率输出电路，以作为所述功率输出电路的驱动电压；所述自偏置带隙基准电路还用于基于所述反馈电路反馈的所述电流采样电阻电压动态稳定所述线性稳压电路的输出。

进一步，所述自偏置带隙基准电路包括第一晶体管P11、第二晶体管P12、第三晶体管Q11、第四晶体管Q12、电阻R11和电阻R12；所述第一晶体管P11的第一极和第二晶体管P12的第一极连接，并用于所述线性稳压电路的电源Vcc的输入；第一晶体管P11的控制极和第二晶体管P12的控制极连接；第一晶体管P11的控制极与第二极连接；第二晶体管P12的第二极作为所述自偏置带隙基准电路的第一电压输出端；所述第三晶体管Q11的第一极与所述第一晶体管P11的第二极连接，所述第三晶体管Q11的控制极与所述第四晶体管Q12的控制极连接，并用于作为所述自偏置带隙基准电路的第二电压输出端；所述电阻R11连接在所述第三晶体管Q11的第二极与所述第四晶体管Q12的第二极之间；所述第四晶体管Q12的第一极与所述第二晶体管P12的第二极连接，电阻R12连接在所述第四晶体管Q12的第二极与零参考电势点GND之间。

进一步，所述第一晶体管P11和/或第二晶体管P12是PMOS管。

进一步，所述第三晶体管Q11和/或第四晶体管Q12是NPN管。

进一步，所述功率输出电路包括第五晶体管N21；所述第五晶体管N21的第一极用于所述线性稳压电路的电源Vcc的输入，所述第五晶体管N21的第二极用于作为所述功率输出电路的功率电压输出端和反馈电路连接端，所述第五晶体管N21的控制极用于作为所述功率输出电路的驱动电压输入端。

进一步，第五晶体管N21是NMOS管。

进一步，所述功率输出电路包括第五晶体管N21和第六晶体管N22；所述第五晶体管N21的第一极用于所述线性稳压电路的电源Vcc的输入，所述第五晶体管N21的第二极用于作为所述功率输出电路的反馈电路连接端，所述第五晶体管N21的控制极用于作为所述功率输出电路的驱动电压输入端；

所述第六晶体管N22的控制极与所述第五晶体管N21的控制极连接，所述第六晶体管N22的第一极用于所述线性稳压电路的电源Vcc的输入，所述第六晶体管N22的第二极用于作为所述功率输出电路的功率电压输出端。

进一步，所述第五晶体管N21和/或第六晶体管N22是NMOS管。

进一步，所述反馈电路包括电阻R21和电阻R22；电阻R21的一端用于作为所述反馈电路的功率输出电路连接端，另一端用于作为所述反馈电路的带隙基准电路连接端；电阻R22的一端与所述反馈电路的带隙基准电路连接端连接，另一端用于与零参考电势点GND连接。

进一步，电阻R21和/或电阻R22是可调电阻。

依据上述实施例的一种线性稳压电路，包括自偏置带隙基准电路、功率输出电路和反馈电路。其中，功率输出电路用于响应自偏置带隙基准电路输出的驱动电压，按线性输出稳定电压，以作为线性稳压电路的输出。反馈电路用于将功率输出电路的电流采样电阻电压反馈给自偏置带隙基准电路。自偏置带隙基准电路用于产生与温度和电源Vcc电压相关性小的基准电压给功率输出电路，以作为功率输出电路的驱动电压，还用于基于反馈电路反馈的电流采样电阻电压动态稳定线性稳压电路的输出。由于在保证线性稳压电路的输出稳定的前提下省去了钳位误差放大器的使用，使得线性稳压电路的功耗更小，电路结构更简单。

附图说明

图1为一种线性稳压电路的电路连接示意图；

图2为一种实施例中的线性稳压电路的电路连接示意图；

图3为另一种实施例中的线性稳压电路的电路连接示意图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。

请参考图1，为一种线性稳压电路的电路结构示意图，包括功率输出电路1、误差放大器2和带隙基准电路（BGR）3。线性稳压电路的稳压原理是利用带隙基准电路3产生与温度和电源电压相关性小的基准电压V_bgr，利用误差放大器2进行钳位，使得电压V_i=V_bgr，再利用功率输出电路1的分压电阻R1和电阻R2，得到所需的输出电压V_o，则V_o=(R1+R2)*( V_i/R2)。

由上可知，整个线性稳压电路的静态功耗包括带隙基准电路静态功耗、误差放大器静态功耗、以及功率输出级支路的静态功耗。若要降低上述线性稳压电路的功耗，则需要分别对功率输出电路1、误差放大器2和带隙基准电路3进行改进，则包括：

1）降低带隙基准电路的功耗，需降低线性稳压电路的每个支路的电流，从而需要增加电阻数量，进而增加电路版图的面积；

2）降低误差放大器的功耗，降低误差放大器的静态功耗会限制运放的响应速度，加大整体环路设计难度。

3）降低输出电路的功耗，和降低带隙基准电路的方法一样的问题，会增加电阻值，从而加大电路版图的面积。

在本申请实施例中，公开了一种线性稳压电路，包括自偏置带隙基准电路、功率输出电路和反馈电路。其中，功率输出电路用于响应自偏置带隙基准电路输出的驱动电压，按线性输出稳定电压，以作为线性稳压电路的输出。反馈电路用于将功率输出电路的电流采样电阻电压反馈给自偏置带隙基准电路。自偏置带隙基准电路用于产生与温度和电源Vcc电压相关性小的基准电压给功率输出电路，以作为功率输出电路的驱动电压，还用于基于反馈电路反馈的电流采样电阻电压动态稳定线性稳压电路的输出。利用优化电路结构来达到省去误差放大器部分从而达到降低功耗的目的。

下面先对本申请所涉及到的一些术语作一个说明。

本申请中的晶体管可以是任何结构的晶体管，比如金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effecttransistor）。 MOSFET依照其“通道”（工作载流子）的极性不同，可分为“N型”与“P型” 的两种类型，通常又称为NMOSFET与PMOSFET，其他简称上包括NMOS、PMOS等。还比如双极型晶体管（BJT）或者场效应晶体管（FET）。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的栅极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。

实施例一

请参考图2，为一种实施例中的线性稳压电路的电路连接示意图，包括自偏置带隙基准电路10、功率输出电路20和反馈电路30。功率输出电路20包括驱动电压输入端、功率电压输出端和反馈电路连接端。驱动电压输入端与自偏置带隙基准电路10连接，功率电压输出端用于作为线性稳压电路的输出端，反馈电路连接端与反馈电路30连接。功率输出电路20用于响应自偏置带隙基准电路10输出的驱动电压，按线性输出稳定电压，以作为线性稳压电路的输出。反馈电路30包括功率输出电路连接端和带隙基准电路连接端，功率输出电路连接端与功率输出电路20的反馈电路连接端连接，带隙基准电路连接端与自偏置带隙基准电路10连接。反馈电路30用于将功率输出电路20的电流采样电阻电压反馈给自偏置带隙基准电路10。自偏置带隙基准电路10包括第一电压输出端和第二电压输出端，第一电压输出端与功率输出电路20的驱动电压输入端连接，第二电压输出端与反馈电路30的带隙基准电路连接端连接。自偏置带隙基准电路10用于产生与温度和电源Vcc电压相关性小的基准电压给功率输出电路20，以作为功率输出电路20的驱动电压，自偏置带隙基准电路10还用于基于反馈电路反馈30的电流采样电阻电压动态稳定线性稳压电路的输出。

其中，自偏置带隙基准电路10包括第一晶体管P11、第二晶体管P12、第三晶体管Q11、第四晶体管Q12、电阻R11和电阻R12。第一晶体管P11的第一极和第二晶体管P12的第一极连接，并用于线性稳压电路的电源Vcc的输入。第一晶体管P11的控制极和第二晶体管P12的控制极连接。第一晶体管P11的控制极与第二极连接。第二晶体管P12的第二极作为自偏置带隙基准电路10的第一电压输出端。第三晶体管Q11的第一极与第一晶体管P11的第二极连接，第三晶体管Q11的控制极与第四晶体管Q12的控制极连接，并用于作为自偏置带隙基准电路10的第二电压输出端。电阻R11连接在第三晶体管Q11的第二极与第四晶体管Q12的第二极之间。第四晶体管Q12的第一极与第二晶体管P12的第二极连接，电阻R12连接在第四晶体管Q12的第二极与零参考电势点GND之间。一实施例中，第一晶体管P11和第二晶体管P12是PMOS管。一实施例中，第三晶体管Q11和第四晶体管Q12是NPN管。

功率输出电路20包括第五晶体管N21。第五晶体管N21的第一极用于线性稳压电路的电源Vcc的输入，第五晶体管N21的第二极用于作为功率输出电路20的功率电压输出端和反馈电路连接端，第五晶体管N21的控制极用于作为功率输出电路20的驱动电压输入端。一实施例中，第五晶体管N21是NMOS管。

请参考图3，为另一种实施例中的线性稳压电路的电路连接示意图，一实施例中，功率输出电路20包括第五晶体管N21和第六晶体管N22。第五晶体管N21的第一极用于线性稳压电路的电源Vcc的输入，第五晶体管N21的第二极用于作为功率输出电路20的反馈电路连接端，第五晶体管N21的控制极用于作为功率输出电路20的驱动电压输入端。第六晶体管N22的控制极与第五晶体管N21的控制极连接，第六晶体管N22的第一极用于线性稳压电路的电源Vcc的输入，第六晶体管N22的第二极用于作为功率输出电路20的功率电压输出端。第五晶体管N21和第六晶体管N22构成输出源跟随电路。一实施例中，第五晶体管N21和第六晶体管N22是NMOS管。

反馈电路30包括电阻R21和电阻R22。电阻R21的一端用于作为反馈电路30的功率输出电路连接端，另一端用于作为反馈电路30的带隙基准电路连接端。电阻R22的一端与反馈电路30的带隙基准电路连接端连接，另一端用于与零参考电势点GND连接。一实施例中，电阻R21和/或电阻R22是可调电阻。

在本申请实施例中，线性稳压电路包括自偏置带隙基准电路10、功率输出电路20和反馈电路30，构成线性稳压电路的电子器件在标准CMOS工艺中容易实现，且简化了电路结构，整体环路稳定性较好，输出电压一致性较好。线性稳压电路中各支路电流I1、I2、I3，以及各节点电压V1、V2、V3、V4、V_bgr如图3中所示，带隙基准电路基本原理是利用三极管的△VBE 正温度特性，以及三极管VBE的负温度特性，构造正温度特性电压与负温度特性电压叠加，通过调节正温度特性的比例系数与负温度特性的比例系数，来得到一个零温度系数的电压V_bgr。在本申请实施例中，自偏置带隙基准电路的详细工作流程如下：

第一晶体管P11和第二晶体管P12是PMOS管组成电流镜，若第一晶体管P11和第二晶体管P12的比例为1:1，则可以得到第一晶体管P11和第二晶体管P12所在的两支路电流相等，即I1=I2。第三晶体管Q11和第四晶体管Q12是NPN管，电流I1流过第三晶体管Q11，所产生第三晶体管Q11的基极-发射极的电压V_BE1=V_bgr-V3。电流I2流过第四晶体管Q12，所产生第四晶体管Q12的基极-发射极的电压V_BE2=V_bgr-V4。从而可以得到电阻R11两端电压为：

V3-V4=V_BE2-V_BE1，

V_BE2-V_BE1可记为△V_BE，若第三晶体管Q11与第四晶体管Q12的比例为m:1，则可以计算出：

△V_BE=VT*ln(m),其中m>1，VT=k*T/q。通过电阻R11的取值可以确定支路电流I1的大小：

I1=△V_BE/R11= VT*ln(m)/R11，

从前面分析可以得到I2的电流值：I2=I1。从电路结构可知，电流I1与I2均流过电阻R12，则可以得到V4的电压值：

V4=（I1+I2）*R12=2*I1*R12=2*△V_BE*R12/R11。

最终得到我们所需要带隙基准电压V_bgr=V4+V_BE2，将V4电压表达式带入可得到：

V_bgr=2*△V_BE*R12/R11+V_BE2，

三极管的△V_BE 为正温度特性，三极管V_BE2为负温度特性，通过调整电阻R12和电阻R11的值，可以调节正温度特性的比例系数。从而可以得到一个零温度系数的电压V_bgr。自偏置带隙基准电路的设计仅用到两个NPN管、两个PMOS管以及两个电阻，构造了带隙基准电压V_bgr与△V_BE和V_BE的关系，与传统的带隙基准电路相比，本结构减少运放以及三极管的使用。本结构有支路少、电路结构简单、稳定性较好等特点。无额外的偏置支路，极大地减小了整体电路的功耗。

如图3所示，线性稳压电路的反馈环路部分原理为：

第五晶体管N21、电阻R21和电阻R22与输出源跟随部分第六晶体管N22，可以得到输出电压V_O。V_bgr电压直接连接到电阻R21和电阻R22的连接端，从而可以计算电压V1为：

V1=(R21+R22)*(V_bgr/R22),

输出电压V_O为：

V_O=V1+Vgsn1-Vgsn2，

其中Vgsn1为第五晶体管N21的栅-源电压，Vgsn2为第六晶体管N22的栅-源电压，若设计Vgsn1=Vgsn2，则可以得到输出电压V_O为：

V_O=V1=(R21+R22)*(V_bgr/R22)。

且支路电流为：

I3=V_bgr/R22，

可以通过调整电阻R22的值来调整I3的电流，调整电阻R21与R22的值可以得到所需的输出电压V_O。

综上所述，可知耗线性稳压电路的整体静态功耗I=I1+I2+I3，仅有3条电流支路，且通过调整电阻R11与R22的值可以调节整体电路功耗。输出电压稳定，输出电压一致性好。综上所述，通过该电路可得到超低功耗线性稳压输出，可以达到低功耗、电路结构简单、输出电压稳定性好等需求。

在本申请实施例中，公开了一种线性稳压电路，包括自偏置带隙基准电路、功率输出电路和反馈电路。其中，功率输出电路用于响应自偏置带隙基准电路输出的驱动电压，按线性输出稳定电压，以作为线性稳压电路的输出。反馈电路用于将功率输出电路的电流采样电阻电压反馈给自偏置带隙基准电路。自偏置带隙基准电路用于产生与温度和电源Vcc电压相关性小的基准电压给功率输出电路，以作为功率输出电路的驱动电压，还用于基于反馈电路反馈的电流采样电阻电压动态稳定线性稳压电路的输出。相比于传统线性稳压电路来说，从电路结构上进行了优化，一方面利用电路连接关系省去了钳位误差放大器的使用来降低功耗。另一方面，优化带隙基准电路，采用自偏置结构，减少电流支路来降低功耗。最后输出部分，采用源跟随结构，让反馈环路与输出负载隔离，降低负载切换对环路的影响，从而简化了反馈环路的分析与补偿设计。本申请最大的优点在于大大降低了整体线性稳压电路的功耗，其次简化电路，增强电路的稳定性，最后优化版图面积，节省整体成本，且电路一致性较好，可简化后续生产测试。

以上应用了具体个例对本申请进行阐述，只是用于帮助理解本申请，并不用以限制本申请。对于本申请所属技术领域的技术人员，依据本申请的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种线性稳压电路，其特征在于，包括自偏置带隙基准电路、功率输出电路和反馈电路；

2.如权利要求1所述的线性稳压电路，其特征在于，所述自偏置带隙基准电路包括第一晶体管P11、第二晶体管P12、第三晶体管Q11、第四晶体管Q12、电阻R11和电阻R12；所述第一晶体管P11的第一极和第二晶体管P12的第一极连接，并用于所述线性稳压电路的电源Vcc的输入；第一晶体管P11的控制极和第二晶体管P12的控制极连接；第一晶体管P11的控制极与第二极连接；第二晶体管P12的第二极作为所述自偏置带隙基准电路的第一电压输出端；所述第三晶体管Q11的第一极与所述第一晶体管P11的第二极连接，所述第三晶体管Q11的控制极与所述第四晶体管Q12的控制极连接，并用于作为所述自偏置带隙基准电路的第二电压输出端；所述电阻R11连接在所述第三晶体管Q11的第二极与所述第四晶体管Q12的第二极之间；所述第四晶体管Q12的第一极与所述第二晶体管P12的第二极连接，电阻R12连接在所述第四晶体管Q12的第二极与零参考电势点GND之间。

3.如权利要求2所述的线性稳压电路，其特征在于，所述第一晶体管P11和/或第二晶体管P12是PMOS管。

4.如权利要求2所述的线性稳压电路，其特征在于，所述第三晶体管Q11和/或第四晶体管Q12是NPN管。

5.如权利要求1所述的线性稳压电路，其特征在于，所述功率输出电路包括第五晶体管N21；所述第五晶体管N21的第一极用于所述线性稳压电路的电源Vcc的输入，所述第五晶体管N21的第二极用于作为所述功率输出电路的功率电压输出端和反馈电路连接端，所述第五晶体管N21的控制极用于作为所述功率输出电路的驱动电压输入端。

6.如权利要求5所述的线性稳压电路，其特征在于，所述第五晶体管N21是NMOS管。

7.如权利要求1所述的线性稳压电路，其特征在于，所述功率输出电路包括第五晶体管N21和第六晶体管N22；所述第五晶体管N21的第一极用于所述线性稳压电路的电源Vcc的输入，所述第五晶体管N21的第二极用于作为所述功率输出电路的反馈电路连接端，所述第五晶体管N21的控制极用于作为所述功率输出电路的驱动电压输入端；

8.如权利要求7所述的线性稳压电路，其特征在于，所述第五晶体管N21和/或第六晶体管N22是NMOS管。

9.如权利要求1所述的线性稳压电路，其特征在于，所述反馈电路包括电阻R21和电阻R22；电阻R21的一端用于作为所述反馈电路的功率输出电路连接端，另一端用于作为所述反馈电路的带隙基准电路连接端；电阻R22的一端与所述反馈电路的带隙基准电路连接端连接，另一端用于与零参考电势点GND连接。

10.如权利要求9所述的线性稳压电路，其特征在于，电阻R21和/或电阻R22是可调电阻。