CN106026996A - 一种正反馈隔离动态锁存比较器 - Google Patents

一种正反馈隔离动态锁存比较器 Download PDF

Info

Publication number
CN106026996A
CN106026996A CN201610381483.3A CN201610381483A CN106026996A CN 106026996 A CN106026996 A CN 106026996A CN 201610381483 A CN201610381483 A CN 201610381483A CN 106026996 A CN106026996 A CN 106026996A
Authority
CN
China
Prior art keywords
semiconductor
oxide
metal
unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610381483.3A
Other languages
English (en)
Other versions
CN106026996B (zh
Inventor
段吉海
朱智勇
徐卫林
韦保林
韦雪明
岳宏卫
邓进丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201610381483.3A priority Critical patent/CN106026996B/zh
Publication of CN106026996A publication Critical patent/CN106026996A/zh
Application granted granted Critical
Publication of CN106026996B publication Critical patent/CN106026996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Abstract

本发明公开一种正反馈隔离动态锁存比较器，包括交叉耦合输入单元、输入复位单元、CMOS隔离开关单元、交叉耦合锁存结构单元、锁存复位单元、输出整形单元和正反馈单元。交叉耦合输入将输入电压信号转换成电流，交叉耦合锁存结构和锁存复位完成比较功能；CMOS隔离开关将交叉耦合输入和交叉耦合锁存结构在复位阶段隔离，降低踢回噪声的影响；输入复位在复位阶段将交叉耦合输入的输出端复位；正反馈由输出整形的输出控制，在比较阶段增大放电电流；CLK和NCLK为两相不交叠时钟，为整个动态锁存比较器提供时序。本发明能够显著提高动态锁存比较器的速度和精度，并使得功耗有所改善。

Description

一种正反馈隔离动态锁存比较器
技术领域
本发明涉及集成电路设计领域，具体涉及一种应用于模数转换器的正反馈隔离动态锁存比较器。
背景技术
随着半导体技术的快速发展，基于数字电路的电子部件日益融入人们生活中的各个方面，模拟-数字转换器(ADC)作为连接模拟信号和数字信号的桥梁，在整个系统中尤为重要。
比较器是ADC的核心模块，其精度、速度、功耗、失调等指标对整个ADC的性能有重要的影响，甚至影响整个系统的性能。传统的预放大动态锁存比较器，虽然与静态比较器相比之下速度较高，功耗较低，但是其精度较低。传统的动态锁存比较器，其速度受到比较状态时放电电流的限制，因而其速度较低，功耗较大，而且踢回噪声使得其精度降低。随着半导体技术的发展，其速度、精度与功耗已经不能满足要求。
发明内容
本发明所要解决的是现有动态锁存比较器存在的速度较低、功耗较大、精度较低，性能有所欠佳的问题，提出一种正反馈隔离动态锁存比较器。
为解决上述问题，本发明是通过以下技术方案实现的：
一种正反馈隔离动态锁存比较器，包括比较器本体，该比较器本体由交叉耦合输入单元、CMOS隔离开关单元、交叉耦合锁存结构单元、输入复位单元、锁存复位单元、输出整形单元和正反馈单元组成；
交叉耦合输入单元输入正输入信号Vin+和反输入信号Vin-，并连接输入复位单元和正反馈单元；用于将输入的电压信号转换为电流信号，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路；
CMOS隔离开关单元输入正输入时钟信号CLK和反输入时钟信号NCLK；并连接交叉耦合输入单元和交叉耦合锁存结构单元；用于在复位阶段让交叉耦合锁存结构单元和交叉耦合输入单元隔离，而在比较阶段让交叉耦合锁存结构单元和交叉耦合输入单元导通；
交叉耦合锁存结构单元连接锁存复位单元和输出整形单元；用于在比较阶段加快放电速度，而在锁存阶段锁存数据；
输入复位单元输入反输入时钟信号NCLK，并连接交叉耦合输入单元；用于在复位阶段将交叉耦合输入单元的输出端拉低到地；
正反馈单元连接交叉耦合输入单元，并构成比较器本体的输出端；用于在比较阶段导通，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路；
锁存复位单元输入正输入时钟信号CLK，并连接交叉耦合锁存结构单元；用于在复位阶段将交叉耦合锁存结构单元进行复位；
输出整形单元连接交叉耦合锁存结构单元，并构成比较器本体的输出端；用于将交叉耦合锁存结构单元中的比较结果进行整形输出，并给正反馈单元电路提供控制信号。
所述交叉耦合输入单元包括MOS管M1～M4；MOS管M1、M2、M3、M4的源级与地GND连接；MOS管M1的栅极接正输入信号Vin+；MOS管M2的栅极接反输入信号Vin-；MOS管M1的漏级、MOS管M3的漏级和MOS管M4的栅极相连后，形成反输入级输出端V1on；MOS管M2的漏级、MOS管M4的漏级和MOS管M3的栅极相连后，形成正输入级输出端V1op。
所述CMOS隔离开关单元包括MOS管M9～M12；MOS管M11的栅极和MOS管M12的栅极与反输入时钟信号NCLK连接；MOS管M9的栅极和MOS管M10的栅极与正输入时钟信号CLK连接；MOS管M9的源级和MOS管M11的源极相连，并连接交叉耦合输入单元的反输入级输出端V1on；MOS管M10的源级和MOS管M12的源极相连，并连接交叉耦合输入单元的正输入级输出端V1op；MOS管M9的漏级和MOS管M11的漏极相连后，形成CMOS隔离开关单元的反隔离输出端V2on；MOS管M10的漏级和MOS管M12的漏极相连后，形成CMOS隔离开关单元的正隔离输出端V2op。
所述交叉耦合锁存结构单元包括MOS管M13～M16；MOS管M13的源级和MOS管M14的源级连接到电源VDD；MOS管M15的源级连接CMOS隔离开关单元的反隔离输出端V2on；MOS管M16的源级连接CMOS隔离开关单元的正隔离输出端V2op；MOS管M14的栅极、MOS管M16的栅极、MOS管M13的漏级和MOS管M15的漏级相连后，形成交叉耦合锁存结构单元的反锁存输出端V3on；MOS管M13的栅极、MOS管M15的栅极、MOS管M14的漏级和MOS管M16的漏级相连后，形成交叉耦合锁存结构单元的正锁存输出端V3op。
所述输入复位单元包括反输入复位单元和正输入复位单元；上述反输入复位单元包括MOS管M5；MOS管M5的源级与地GND连接；MOS管M5的栅极与反输入时钟信号NCLK连接；MOS管M5的漏极连接反输入级输出端V1on；上述正输入复位单元包括MOS管M7；MOS管M7的源级与地GND连接；MOS管M7的栅极与反输入时钟信号NCLK连接；MOS管M7的漏极连接正输入级输出端V1op。
所述正反馈单元包括反正反馈单元和正正反馈单元；上述反正反馈单元包括MOS管M6；MOS管M6的源级与地GND连接；MOS管M6的栅极连接比较器本体的反输出端；MOS管M6的漏极连接反输入级输出端V1on；上述正正反馈单元包括MOS管M8；MOS管M8的源级与地GND连接；MOS管M8的栅极连接比较器本体的正输出端；MOS管M8的漏极连接正输入级输出端V1op。
所述锁存复位单元包括反锁存复位单元和正锁存复位单元；上述反锁存复位单元包括MOS管M17～M18；MOS管M17的源极和MOS管M18的源极连接到电源VDD；MOS管M17的栅极和MOS管M18的栅极与正输入时钟信号CLK连接；MOS管M17的漏极连接反锁存输出端V3on；MOS管M18的漏极连接反隔离输出端V2on；上述正锁存复位单元包括MOS管M19～M20；MOS管M19的源极和MOS管M20的源极连接到电源VDD；MOS管M19的栅极和MOS管M20的栅极与正输入时钟信号CLK连接；MOS管M19的漏极连接正锁存输出端V3op；MOS管M18的漏极连接正隔离输出端V2op。
所述输出整形单元包括反输出整形单元和正输出整形单元；上述反输出整形单元包括反向器INV1；反向器INV1的输入端与交叉耦合锁存结构单元的反锁存输出端V3on连接；反向器INV1的输出端形成比较器本体的反输出端outn；上述正输出整形单元包括反向器INV2；反向器INV2的输入端与交叉耦合锁存结构单元的正锁存输出端V3op连接；反向器INV2的输出端形成比较器本体的正输出端outp。
与现有技术相比，本发明具有如下特点：
1，在输入级与锁存结构间加入时钟隔离CMOS开关，能够抑制踢回噪声的影响，提高动态锁存比较器的精度；
2，在输入对管的漏级加入一对接地的反相时钟复位开关，能够使输入级复位，提高比较器的精度；
3，加入一对由输出控制的开关，一端连接到输入对管的漏级，一端连接到地，在动态锁存比较器工作在比较阶段时，增加一条放电路径，进而提升动态锁存比较器的速度，相当于一个正反馈单元路径；
4，在输入对管处加入交叉耦合正反馈单元路径，增大比较阶段锁存器放电速度，进而增大动态比较器的速度。
本发明的有益效果为，显著提高动态锁存比较器的速度和精度，并使得功耗有所改善。
附图说明
图1为本发明动态锁存比较器原理图。
图2为本发明速度和精度的仿真结果。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
一种正反馈隔离动态锁存比较器，如图1所示，包括交叉耦合输入单元、输入复位单元、CMOS隔离开关单元、交叉耦合锁存结构单元、锁存复位单元、输出整形单元和正反馈单元。
交叉耦合输入单元：将输入的电压信号转换为电流信号，使得交叉耦合锁存结构单元在比较阶段增加一条放电支路。在本发明优选实施例中，所述交叉耦合输入单元包括MOS管M1～M4；MOS管M1、M2、M3、M4的源级与地GND连接；MOS管M1的栅极接正输入信号Vin+；MOS管M2的栅极接反输入信号Vin-；MOS管M1的漏级、MOS管M3的漏级和MOS管M4的栅极相连后，形成反输入级输出端V1on；MOS管M2的漏级、MOS管M4的漏级和MOS管M3的栅极相连后，形成正输入级输出端V1op。
CMOS隔离开关单元：在复位阶段截止，将交叉耦合锁存结构单元和交叉耦合输入单元隔离，减小踢回噪声的影响；在比较阶段导通，CMOS开关比普通单管开关具有更小的导通电阻，对电流放电速度影响较小。在本发明优选实施例中，所述CMOS隔离开关单元包括MOS管M9～M12；MOS管M11的栅极和MOS管M12的栅极与反输入时钟信号NCLK连接；MOS管M9的栅极和MOS管M10的栅极与正输入时钟信号CLK连接；MOS管M9的源级和MOS管M11的源极相连，并连接交叉耦合输入单元的反输入级输出端V1on；MOS管M10的源级和MOS管M12的源极相连，并连接交叉耦合输入单元的正输入级输出端V1op；MOS管M9的漏级和MOS管M11的漏极相连后，形成CMOS隔离开关单元的反隔离输出端V2on；MOS管M10的漏级和MOS管M12的漏极相连后，形成CMOS隔离开关单元的正隔离输出端V2op。
交叉耦合锁存结构单元：在比较阶段加快放电速度，在锁存阶段锁存数据。在本发明优选实施例中，所述交叉耦合锁存结构单元包括MOS管M13～M16；MOS管M13的源级和MOS管M14的源级连接到电源VDD；MOS管M15的源级连接CMOS隔离开关单元的反隔离输出端V2on；MOS管M16的源级连接CMOS隔离开关单元的正隔离输出端V2op；MOS管M14的栅极、MOS管M16的栅极、MOS管M13的漏级和MOS管M15的漏级相连后，形成交叉耦合锁存结构单元的反锁存输出端V3on；MOS管M13的栅极、MOS管M15的栅极、MOS管M14的漏级和MOS管M16的漏级相连后，形成交叉耦合锁存结构单元的正锁存输出端V3op。
输入复位单元：在复位阶段将交叉耦合输入单元的输出端拉低到地。在本发明优选实施例中，所述输入复位单元包括反输入复位单元和正输入复位单元。上述反输入复位单元包括MOS管M5；MOS管M5的源级与地GND连接；MOS管M5的栅极与反输入时钟信号NCLK连接；MOS管M5的漏极连接反输入级输出端V1on。上述正输入复位单元包括MOS管M7；MOS管M7的源级与地GND连接；MOS管M7的栅极与反输入时钟信号NCLK连接；MOS管M7的漏极连接正输入级输出端V1op。
正反馈单元：在比较阶段导通，增加一条放电支路，提高比较器的速度。所述正反馈单元包括反正反馈单元和正正反馈单元；上述反正反馈单元包括MOS管M6；MOS管M6的源级与地GND连接；MOS管M6的栅极连接比较器本体的反输出端；MOS管M6的漏极连接反输入级输出端V1on；上述正正反馈单元包括MOS管M8；MOS管M8的源级与地GND连接；MOS管M8的栅极连接比较器本体的正输出端；MOS管M8的漏极连接正输入级输出端V1op。
锁存复位单元：在复位阶段将交叉耦合锁存结构单元进行复位。在本发明优选实施例中，所述锁存复位单元包括反锁存复位单元和正锁存复位单元。上述反锁存复位单元包括MOS管M17～M18；MOS管M17的源极和MOS管M18的源极连接到电源VDD；MOS管M17的栅极和MOS管M18的栅极与正输入时钟信号CLK连接；MOS管M17的漏极连接反锁存输出端V3on；MOS管M18的漏极连接反隔离输出端V2on。上述正锁存复位单元包括MOS管M19～M20；MOS管M19的源极和MOS管M20的源极连接到电源VDD；MOS管M19的栅极和MOS管M20的栅极与正输入时钟信号CLK连接；MOS管M19的漏极连接正锁存输出端V3op；MOS管M18的漏极连接正隔离输出端V2op。
输出整形单元：将交叉耦合锁存结构单元中的比较结果进行整形输出，并给正反馈单元电路提供控制信号。在本发明优选实施例中，所述输出整形单元包括反输出整形单元和正输出整形单元。上述反输出整形单元包括反向器INV1；反向器INV1的输入端与交叉耦合锁存结构单元的反锁存输出端V3on连接；反向器INV1的输出端形成比较器本体的反输出端outn。上述正输出整形单元包括反向器INV2；反向器INV2的输入端与交叉耦合锁存结构单元的正锁存输出端V3op连接；反向器INV2的输出端形成比较器本体的正输出端outp。
本发明的工作原理为：
一种正反馈隔离动态锁存比较器，如图1所示，包括交叉耦合输入单元、输入复位单元、CMOS隔离开关单元、交叉耦合锁存结构单元、锁存复位单元、输出整形单元和正反馈单元。
CLK为时钟信号，NCLK为反相时钟信号，CLK和NCLK为两相不交叠时钟，Vin+和Vin-为输入信号，outn、outp为本级输出端。本发明工作过程可以分为三个阶段。
复位阶段：当CLK为低电平，NCLK为高电平时，MOS管M9～M12截止，MOS管M17～M20导通，V2on、V2op、V3on和V3op被拉高，MOS管M5、M7导通，将Vlon、Vlop电位拉低到地。
比较阶段：当CLK由低电平上升到高电平，MOS管M17～M20、M5、M7截止，MOS管M15、M9、M11、M1支路和MOS管M16、M10、M12、M2支路均导通，此时会形成两条电流通路，使得V3on和V3op的电压下降。由Vin+到Vlon或者由Vin-到Vlop，相当于经过MOS管M1或者M2的共源级放大，当Vlon或者Vlop点电压大于阈值电压时，MOS管M3、M4导通，引入额外的放电支路，增大放电电流速度。由于反相器INV1、INV2的反相作用，V3on和V3op点的电压下降，使得outn和outp端的电压会增大，当其大于阈值电压时，MOS管M6、M8会导通，引入额外的电流放电支路，最终由于锁存结构交叉耦合正反馈单元的作用，使得MOS管M1、M2的失配电流迅速放大，最终使得V3on和V3op一端为高电平，一端为低电平，进而使得本级输出outn和outp一端为高电平，一端为低电平。
锁存阶段：CLK维持高电平，比较结束，所有电压保持不变。
由于MOS管M5、M7在比较阶段前，将输入对管MOS管M1、M2的漏极拉低到地，并且由MOS管M9～M12构成的CMOS隔离开关单元使得输入级与锁存结构隔离，因而可以降低踢回噪声的影响，提高精度，并且CMOS开关导通电阻较小，更利于放电。所加入的由MOS管M3、M4所构成的交叉耦合正反馈单元，增加一条额外的放电支路，提高比较器的速度；所引入的MOS管M6、M8，在比较阶段导通，增加一条额外的放电支路，增大比较器的速度。另外，如果在比较阶段MOS管M16(或者M15)源极V2op(或者V2on)不为零，V3on(或者V3op)到V3op(或者V3on)经过M16(或者M15)，相当于跨导退化的放大器，而MOS管M8(或者M6)管的开启，在CMOS隔离开关单元导通时，将MOS管M16(或者M15)源极拉到地，减小了跨导退化的作用，因此，MOS管M6、M8相当于引入了一条额外的正反馈单元，提高了比较速度。
本发明与传统的动态锁存比较器相比，显著提高了速度和精度，功耗有所改善。采用SMIC 0.18um CMOS工艺对本发明和传统结构进行设计仿真，仿真结果表明，电源电压1.8V，在500MHz时钟下，本发明的延迟为388ps，传统的动态锁存比较器的延迟为1.2ns；本发明的失调电压为400uV，传统的动态锁存比较器的失调电压为800uV；本发明的功耗为50uW，传统的动态锁存比较器功耗为57.6uW。图2所示为本发明有关速度和精度的仿真结果，这些仿真结果验证了以上措施的有效性。

Claims (8)

1.一种正反馈隔离动态锁存比较器，包括比较器本体，其特征在于：该比较器本体由交叉耦合输入单元、CMOS隔离开关单元、交叉耦合锁存结构单元、输入复位单元、锁存复位单元、输出整形单元和正反馈单元所组成；
交叉耦合输入单元输入正输入信号Vin+和反输入信号Vin-，并连接输入复位单元和正反馈单元；用于将输入的电压信号转换为电流信号，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路；
CMOS隔离开关单元输入正输入时钟信号CLK和反输入时钟信号NCLK；并连接交叉耦合输入单元和交叉耦合锁存结构单元；用于在复位阶段让交叉耦合锁存结构单元和交叉耦合输入单元隔离，而在比较阶段让交叉耦合锁存结构单元和交叉耦合输入单元导通；
交叉耦合锁存结构单元连接锁存复位单元和输出整形单元；用于在比较阶段加快放电速度，而在锁存阶段锁存数据；
输入复位单元输入反输入时钟信号NCLK，并连接交叉耦合输入单元；用于在复位阶段将交叉耦合输入单元的输出端拉低到地；
正反馈单元连接交叉耦合输入单元，并构成比较器本体的输出端；用于在比较阶段导通，并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路；
锁存复位单元输入正输入时钟信号CLK，并连接交叉耦合锁存结构单元；用于在复位阶段将交叉耦合锁存结构单元进行复位；
输出整形单元连接交叉耦合锁存结构单元，并构成比较器本体的输出端；用于将交叉耦合锁存结构单元中的比较结果进行整形输出，并给正反馈单元电路提供控制信号。
2.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：
所述交叉耦合输入单元包括MOS管M1～M4；MOS管M1、M2、M3、M4的源级与地GND连接；MOS管M1的栅极接正输入信号Vin+；MOS管M2的栅极接反输入信号Vin-；MOS管M1的漏级、MOS管M3的漏级和MOS管M4的栅极相连后，形成反输入级输出端V1on；MOS管M2的漏级、MOS管M4的漏级和MOS管M3的栅极相连后，形成正输入级输出端V1op。
3.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述CMOS隔离开关单元包括MOS管M9～M12；MOS管M11的栅极和MOS管M12的栅极与反输入时钟信号NCLK连接；MOS管M9的栅极和MOS管M10的栅极与正输入时钟信号CLK连接；MOS管M9的源级和MOS管M11的源极相连，并连接交叉耦合输入单元的反输入级输出端V1on；MOS管M10的源级和MOS管M12的源极相连，并连接交叉耦合输入单元的正输入级输出端V1op；MOS管M9的漏级和MOS管M11的漏极相连后，形成CMOS隔离开关单元的反隔离输出端V2on；MOS管M10的漏级和MOS管M12的漏极相连后，形成CMOS隔离开关单元的正隔离输出端V2op。
4.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述交叉耦合锁存结构单元包括MOS管M13～M16；MOS管M13的源级和MOS管M14的源级连接到电源VDD；MOS管M15的源级连接CMOS隔离开关单元的反隔离输出端V2on；MOS管M16的源级连接CMOS隔离开关单元的正隔离输出端V2op；MOS管M14的栅极、MOS管M16的栅极、MOS管M13的漏级和MOS管M15的漏级相连后，形成交叉耦合锁存结构单元的反锁存输出端V3on；MOS管M13的栅极、MOS管M15的栅极、MOS管M14的漏级和MOS管M16的漏级相连后，形成交叉耦合锁存结构单元的正锁存输出端V3op。
5.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述输入复位单元包括反输入复位单元和正输入复位单元；
上述反输入复位单元包括MOS管M5；MOS管M5的源级与地GND连接；MOS管M5的栅极与反输入时钟信号NCLK连接；MOS管M5的漏极连接反输入级输出端V1on；
上述正输入复位单元包括MOS管M7；MOS管M7的源级与地GND连接；MOS管M7的栅极与反输入时钟信号NCLK连接；MOS管M7的漏极连接正输入级输出端V1op。
6.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述正反馈单元包括反正反馈单元和正正反馈单元；
上述反正反馈单元包括MOS管M6；MOS管M6的源级与地GND连接；MOS管M6的栅极连接比较器本体的反输出端；MOS管M6的漏极连接反输入级输出端V1on；
上述正正反馈单元包括MOS管M8；MOS管M8的源级与地GND连接；MOS管M8的栅极连接比较器本体的正输出端；MOS管M8的漏极连接正输入级输出端V1op。
7.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述锁存复位单元包括反锁存复位单元和正锁存复位单元；
上述反锁存复位单元包括MOS管M17～M18；MOS管M17的源极和MOS管M18的源极连接到电源VDD；MOS管M17的栅极和MOS管M18的栅极与正输入时钟信号CLK连接；MOS管M17的漏极连接反锁存输出端V3on；MOS管M18的漏极连接反隔离输出端V2on；
上述正锁存复位单元包括MOS管M19～M20；MOS管M19的源极和MOS管M20的源极连接到电源VDD；MOS管M19的栅极和MOS管M20的栅极与正输入时钟信号CLK连接；MOS管M19的漏极连接正锁存输出端V3op；MOS管M18的漏极连接正隔离输出端V2op。
8.根据权利要求1所述的一种正反馈隔离动态锁存比较器，其特征在于：所述输出整形单元包括反输出整形单元和正输出整形单元；
上述反输出整形单元包括反向器INV1；反向器INV1的输入端与交叉耦合锁存结构单元的反锁存输出端V3on连接；反向器INV1的输出端形成比较器本体的反输出端outn；
上述正输出整形单元包括反向器INV2；反向器INV2的输入端与交叉耦合锁存结构单元的正锁存输出端V3op连接；反向器INV2的输出端形成比较器本体的正输出端outp。
CN201610381483.3A 2016-06-01 2016-06-01 一种正反馈隔离动态锁存比较器 Active CN106026996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610381483.3A CN106026996B (zh) 2016-06-01 2016-06-01 一种正反馈隔离动态锁存比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610381483.3A CN106026996B (zh) 2016-06-01 2016-06-01 一种正反馈隔离动态锁存比较器

Publications (2)

Publication Number Publication Date
CN106026996A true CN106026996A (zh) 2016-10-12
CN106026996B CN106026996B (zh) 2018-11-06

Family

ID=57092057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610381483.3A Active CN106026996B (zh) 2016-06-01 2016-06-01 一种正反馈隔离动态锁存比较器

Country Status (1)

Country Link
CN (1) CN106026996B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器
CN110391796A (zh) * 2019-05-31 2019-10-29 上海酷芯微电子有限公司 自适应时序的动态比较器
CN110995214A (zh) * 2019-11-29 2020-04-10 湖南国科微电子股份有限公司 一种动态比较器
US10734984B2 (en) 2018-12-26 2020-08-04 Nxp Usa, Inc. Latch comparator circuit
US20230008644A1 (en) * 2021-07-12 2023-01-12 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944895A (zh) * 2010-09-14 2011-01-12 复旦大学 一种低回踢噪声的cmos钟控比较器
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器
US20150123832A1 (en) * 2013-11-04 2015-05-07 SK Hynix Inc. Comparator and analog-to-digital converter using the same
CN205792494U (zh) * 2016-06-01 2016-12-07 桂林电子科技大学 一种正反馈隔离动态锁存比较器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944895A (zh) * 2010-09-14 2011-01-12 复旦大学 一种低回踢噪声的cmos钟控比较器
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器
US20150123832A1 (en) * 2013-11-04 2015-05-07 SK Hynix Inc. Comparator and analog-to-digital converter using the same
CN205792494U (zh) * 2016-06-01 2016-12-07 桂林电子科技大学 一种正反馈隔离动态锁存比较器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器
CN106374929B (zh) * 2016-12-02 2023-04-11 桂林电子科技大学 一种快速响应动态锁存比较器
US10734984B2 (en) 2018-12-26 2020-08-04 Nxp Usa, Inc. Latch comparator circuit
CN110391796A (zh) * 2019-05-31 2019-10-29 上海酷芯微电子有限公司 自适应时序的动态比较器
CN110391796B (zh) * 2019-05-31 2023-04-14 合肥酷芯微电子有限公司 自适应时序的动态比较器
CN110995214A (zh) * 2019-11-29 2020-04-10 湖南国科微电子股份有限公司 一种动态比较器
CN110995214B (zh) * 2019-11-29 2024-02-09 湖南国科微电子股份有限公司 一种动态比较器
US20230008644A1 (en) * 2021-07-12 2023-01-12 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit
US11626869B2 (en) * 2021-07-12 2023-04-11 Changxin Memory Technologies, Inc. Comparator and decision feedback equalization circuit

Also Published As

Publication number Publication date
CN106026996B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN106026996A (zh) 一种正反馈隔离动态锁存比较器
CN102647189B (zh) 动态比较器
CN105162441B (zh) 一种高速低功耗动态比较器
CN106374929A (zh) 一种快速响应动态锁存比较器
CN206211983U (zh) 一种模数转换器电路
Somasekhar et al. Differential current switch logic: A low power DCVS logic family
CN104124968B (zh) 一种用于流水线型模数转换器的时钟占空比校准电路
CN108574489A (zh) 一种比较器及逐次逼近式模拟数字转换器
CN104639167B (zh) 一种应用于低功耗Pipeline ADC的比较器
CN103856206A (zh) 从低到高逻辑电平转换电路
CN111446966B (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN105763192A (zh) 一种适用于高速模数转换器的低延时比较器
CN105099159B (zh) 一种用于dc‑dc变换器的快速启动电路
Moni et al. High-speed and low-power dynamic latch comparator
CN205792494U (zh) 一种正反馈隔离动态锁存比较器
US9197198B2 (en) Latch comparator circuits and methods
CN106325449A (zh) 一种低功耗上电复位电路
CN206259921U (zh) 一种快速响应动态锁存比较器
CN102339637B (zh) 条件预充的基于灵敏放大器的触发器
CN106160744A (zh) 一种应用在低电压环境中的高速动态锁存比较器
CN110601695B (zh) 一种高精度动态比较器
Kazeminia et al. Improved single-stage kickback-rejected comparator for high speed and low noise flash ADCs
US20200389160A1 (en) Strongarm latch comparator and method
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant