CN114252684A - 基于降压转换器的高速电流采样电路 - Google Patents

基于降压转换器的高速电流采样电路 Download PDF

Info

Publication number
CN114252684A
CN114252684A CN202111631625.4A CN202111631625A CN114252684A CN 114252684 A CN114252684 A CN 114252684A CN 202111631625 A CN202111631625 A CN 202111631625A CN 114252684 A CN114252684 A CN 114252684A
Authority
CN
China
Prior art keywords
transistor
mos transistor
current
node
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111631625.4A
Other languages
English (en)
Inventor
卢宇
尹虎君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinjixin Beijing Technology Co ltd
Original Assignee
Xinjixin Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinjixin Beijing Technology Co ltd filed Critical Xinjixin Beijing Technology Co ltd
Priority to CN202111631625.4A priority Critical patent/CN114252684A/zh
Publication of CN114252684A publication Critical patent/CN114252684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明揭示了一种基于降压转换器的高速电流采样电路，所述高速电流采样电路包括：偏置电流产生单元，用于产生偏置电流Ib；电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第二节点Vsw与第一节点Vx上产生电压值相等的电压信号；功率管Mp，用于在采样阶段产生第一电流Ip；采样管Mps，用于在采样阶段产生第二电流Ips；源极跟随单元，包括电性连接于第一节点Vx与基准电位之间的第一晶体管Ms1和第六MOS管M6、及电性连接于第一节点Vx与基准电位之间的第七MOS管M7；采样电流输出单元，用于输出采样电流Io。本发明增大电路的环路增益，提升采样精度；能够增大非主极点，提高电路的带宽，提升响应速度。

Description

基于降压转换器的高速电流采样电路
技术领域
本发明属于降压转换器技术领域，具体涉及一种基于降压转换器的高速电流采样电路。
背景技术
随着电子技术的不断发展，电源类集成电路逐渐成为电子产品中一个成熟且重要的分支。其中，开关电源由于其高效的特性一直占据着电源产品中的主导位置，从而衍生出不同的功能拓扑与控制架构。
相对于电压模控制方案，电流模控制架构由于其快速的响应能力、逐周期的电感电流限制特性以及其他一些设计上的优势越来越受到设计师和工业界的青睐。其中，电感电流采样模块作为电流模控制架构中至关重要的一部分，其响应速度和采样精度直接影响到整个电压转换器的性能。
高速电流采样电路是一种低延迟、高精度、低功耗方案，包括功率管、采样管、电压镜、及开关管，其能够进行高速电流采样，得到采样信号。影响采样电路性能的两项指标分别是环路增益和带宽，环路增益越大，采样电流越精确；同时带宽越高，电路响应速度越快。
现有技术中高速电流采样电路中，较低的环路增益Ts限制了电流的采样精度；另外，环路上的非主极点仍有一定的提升空间，提升后的带宽更高，电路响应更快。
因此，针对上述技术问题，有必要提供一种基于降压转换器的高速电流采样电路。
发明内容
有鉴于此，本发明的目的在于提供一种基于降压转换器的高速电流采样电路，以提高高速电流采样电路的环路增益和带宽。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种基于降压转换器的高速电流采样电路，所述高速电流采样电路包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第二节点Vsw与第一节点Vx上产生电压值相等的电压信号；
功率管Mp，电性连接于输入电压VIN与电压镜单元的第二节点Vsw之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
源极跟随单元，包括电性连接于第一节点Vx与基准电位之间的第一晶体管Ms1和第六MOS管M6、及电性连接于第一节点Vx与基准电位之间的第七MOS管M7；
采样电流输出单元，用于输出采样电流Io。
一实施例中，所述电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3及第四MOS管M4为PMOS管，其中：
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第三MOS管M3的源极与第二节点Vsw相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连。
一实施例中，所述偏置电流产生单元包括电流源及第五MOS管M5，第五MOS管M5为NMOS管；
所述电流源的第一端与电源电压VDD相连，第二端与第五MOS管的漏极相连；
所述第五MOS管M5的漏极与电流源的第二端相连，栅极与漏极短接，且栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
一实施例中，所述第一MOS管M1与第五MOS管M5、第二MOS管M2与第五MOS管M5分别构成电流镜；
所述电压镜单元中流经第四MOS管M4和第二MOS管M2的电流、及流经第三MOS管M3和第一MOS管M1的电流均为偏置电流Ib。
一实施例中，所述功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与第二节点Vsw相连，栅极与基准电位相连；
所述采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连。
一实施例中，所述源极跟随单元中第一晶体管Ms1为PMOS管，第六MOS管M6及第七MOS管M7为NMOS管；
第一晶体管Ms1的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与第六MOS管M6的漏极相连；
第六MOS管M6的栅极与漏极短接，源极与基准电位相连；
第七MOS管M7的漏极与第一节点Vx相连，栅极与第六MOS管M6的栅极相连，源极与基准电位相连。
一实施例中，所述采样电流输出单元包括第八MOS管M8，第八MOS管M8为NMOS管；
第八MOS管M8的栅极与第六MOS管M6的栅极及第七MOS管M7的栅极相连，源极与基准电位相连，漏极用于输出采样电流Io。
一实施例中，所述第一晶体管Ms1的栅极与第三节点Vi相连，第三节点Vi至第一节点Vx的增益为：
Figure BDA0003440396590000031
第一节点Vx的极点大小为：
Figure BDA0003440396590000032
其中，gms为电流为Ips-Ib时第一晶体管Ms1的跨导，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比，Cx为第一节点Vx所有电容的大小。
一实施例中，所述采样电流输出单元包括第二晶体管Ms2及采样电阻Rs，第二晶体管Ms2为PMOS管，第一晶体管Ms1与第二晶体管Ms2的尺寸相等；
第二晶体管Ms2的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与采样电阻Rs的第一端相连，采样电阻Rs的第二端与基准电位相连；
采样电阻Rs用于根据采样电流Io产生采样电压Vs，采样电压Vs＝Io*Rs。
一实施例中，所述第一晶体管Ms1的栅极与第三节点Vi相连，第三节点Vi至第一节点Vx的增益为：
Figure BDA0003440396590000041
第一节点Vx的极点大小为：
Figure BDA0003440396590000042
其中，gms为电流为Ips-Ib时第一晶体管Ms1及电流为Ips-Ib时第二晶体管Ms2的跨导，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比，Cx为第一节点Vx所有电容的大小。
本发明具有以下有益效果：
本发明能够提升源极跟随单元的等效跨导，从而提升第三节点Vi至第一节点Vx的增益，增大整体电路的环路增益，提升电流采样的精度；
本发明能够减小第一节点Vx的等效电阻，从而提高第一节点Vx的极点幅度，增大整体电路的带宽，提升电路的响应速度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一对比例中高速电流采样电路的电路图；
图2为本发明第一实施例中高速电流采样电路的电路图；
图3为本发明第二实施例中高速电流采样电路的电路图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
参图1所示为本发明一对比例中基于降压转换器的高速电流采样电路的电路图，其包括：
偏置电流产生单元，包括电流镜及第五MOS管M5，用于产生偏置电流Ib；
电压镜单元，包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4，用于根据偏置电流Ib在第二节点Vsw与第一节点Vx上产生电压值相等的电压信号；
功率管Mp，电性连接于输入电压VIN与电压镜单元的第二节点Vsw之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
源极跟随单元，包括电性连接于第一节点Vx上的晶体管Ms；
采样电流输出单元，包括电性连接于晶体管Ms和基准电位之间的采样电阻Rs，用于根据采样电流Is输出采样电压Vs，Vs＝Is*Rs。
本发明各示例中的基准电位均以地电位(GND)为例进行说明，在其他示例中也可以为其他电位。
其中，第二节点Vsw与降压转换器中的SW节点相连，第一电流Ip与降压转换器中的电感电流IL近似相等，假设采样管Mps与功率管Mp的尺寸比例为1：N，那么可以获得最终的采样电流Is大小为：
Figure BDA0003440396590000061
影响到该电路性能的两项指标分别是环路增益和带宽。环路增益越大，采样电流越精确；同时带宽越高，电路响应速度越快。
将环路在晶体管Ms的栅极断开(第三节点Vi和第四节点Vf之间设置断点)，环路增益为第三节点Vi至第四节点Vf的增益大小，同时带宽是指增益路径上电压增益幅度为“1”的频率点。环路增益的大小为：
Figure BDA0003440396590000062
其中，gm3和gms分别第三MOS管M3和晶体管Ms的跨导，ro1为第一MOS管M1的漏源电阻，RX和RY分别为采样管Mps和功率管Mp的等效导通电阻。而第三节点Vi至第一节点Vx的增益为：
Figure BDA0003440396590000063
影响环路带宽的主要是路径上存在的极点，极点越大，带宽就越高。主极点的位置在晶体管Ms的栅极，而其中一个非主极点在第一节点Vx，该非主极点的大小为：
Figure BDA0003440396590000064
其中，Cx是第一节点Vx所有电容的大小。显然，该结点的RC时间常数越小，极点就越大，相应的带宽就越高。
可见，该对比例中的高速电流采样电路是一种响应较快的电流采样方案，但是仍然存在以下不足或提升空间：
(1)较低的环路增益Ts限制了电流的采样精度；
(2)非主极点仍有一定的提升空间，提升后的带宽更高，电路响应更快。
参图2所示为本发明第一实施例中基于降压转换器的高速电流采样电路的电路图，基本思想是以超级源跟随器(Ms、M6和M7的组合)代替简单的源极跟随器Ms，从而提升第三节点Vi至第一节点Vx的增益，并且降低第一节点Vx的等效电阻。最终的采样电流Io可以从M8的漏极取出。
具体地，本实施例中的高速电流采样电路包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第二节点Vsw与第一节点Vx上产生电压值相等的电压信号；
功率管Mp，电性连接于输入电压VIN与电压镜单元的第二节点Vsw之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
源极跟随单元，包括电性连接于第一节点Vx与基准电位之间的第一晶体管Ms1和第六MOS管M6、及电性连接于第一节点Vx与基准电位之间的第七MOS管M7；
采样电流输出单元，用于输出采样电流Io。
本实施例中的电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3及第四MOS管M4为PMOS管，其中：
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第三MOS管M3的源极与第二节点Vsw相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连。
本实施例中的偏置电流产生单元包括电流源及第五MOS管M5，第五MOS管M5为NMOS管；
电流源的第一端与电源电压VDD相连，第二端与第五MOS管的漏极相连；
第五MOS管M5的漏极与电流源的第二端相连，栅极与漏极短接，且栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
第一MOS管M1与第五MOS管M5、第二MOS管M2与第五MOS管M5分别构成电流镜，第一MOS管M1及第二MOS管M2能够分别复制第五MOS管M5中的偏置电流Ib，故流经第四MOS管M4和第二MOS管M2的电流、及流经第三MOS管M3和第一MOS管M1的电流均为偏置电流Ib。
进一步地，功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与第二节点Vsw相连，栅极与基准电位相连；
采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连。
具体地，本实施例中的源极跟随单元中第一晶体管Ms1为PMOS管，第六MOS管M6及第七MOS管M7为NMOS管；
第一晶体管Ms1的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与第六MOS管M6的漏极相连；
第六MOS管M6的栅极与漏极短接，源极与基准电位相连；
第七MOS管M7的漏极与第一节点Vx相连，栅极与第六MOS管M6的栅极相连，源极与基准电位相连。
采样电流输出单元包括第八MOS管M8，第八MOS管M8为NMOS管；
第八MOS管M8的栅极与第六MOS管M6的栅极及第七MOS管M7的栅极相连，源极与基准电位相连，漏极用于输出采样电流Io。
结合图2所示，当断点的输入电压Vi增大时I1减小，经过电流镜的作用I2同时减小。根据KCL(基尔霍夫电流定律)，电路满足Is＝I1+I2，由于I1和I2同时减小，Is中多余的电流会迅速将第一节点Vx的电压提升，直到电路重新达到稳定状态。相反的，如果Vi减小，I1和I2同时增大，同时增大的电流快速降低第一节点Vx的电压，使得电路恢复稳定状态。如果保持第一晶体管Ms1的宽长比不变，第三节点Vi至第一节点Vx(第一级)的增益为：
Figure BDA0003440396590000091
其中，gms为电流为Ips-Ib(即对比例中的Is)时第一晶体管Ms1的跨导(也即对比例中晶体管Ms的跨导)，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比。
通过本实施例中超级源跟随器(源极跟随单元)的作用，第三节点Vi至第一节点Vx的跨导增大为原来的
Figure BDA0003440396590000092
倍，使得该环路增益的值更加接近于“1”。
为了不过多增加第一节点Vx的电容，第六MOS管M6和第七MOS管M7的宽度和长度都可以选取比较小值。第七MOS管M7的漏极并联在第一节点Vx，直观上讲可以减小第一节点Vx的等效电阻。经过推导计算，第一节点Vx的等效电阻变为：
Figure BDA0003440396590000093
由于跨导的增大，上式中的第二项减小为原来的
Figure BDA0003440396590000094
倍，整体的等效电阻是减小的。相应的非主极点(第一节点Vx)的极点大小为：
Figure BDA0003440396590000095
其中，Cx为第一节点Vx所有电容的大小。
显然该极点整体是增大的，从而带宽和速度能够得到提升。
参图3所示为本发明第二实施例中基于降压转换器的高速电流采样电路的电路图。第一实施例中的高速电流采样电路虽然对电路的环路增益和带宽都有一定的提升，但是最终的采样电流还需要经过电流镜的处理才能够在连接至基准电位的电阻两端产生采样电压。这一方面会增加功耗，另一方面信号经过电流镜，最终采样电压的响应速度又会受到一些影响。所以该电路在需要将采样电流经过一定处理最终产生电压信号的电路应用中会有较大优势。针对上述劣势，本实施例根据相同的原理，一方面可以同时提升环路增益和带宽，另一方面可以将采样电流直接通过输出电阻产生电压信号。
具体地，本实施例中的偏置电流产生单元、电压镜单元、功率管Mp、采样管Mps、源极跟随单元的设置与第一实施例中完全相同，此处不再进行赘述。
与第一实施例不同的是，本实施例中的采样电流输出单元包括第二晶体管Ms2及采样电阻Rs，第二晶体管Ms2为PMOS管，第一晶体管Ms1与第二晶体管Ms2的尺寸相等；
第二晶体管Ms2的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与采样电阻Rs的第一端相连，采样电阻Rs的第二端与基准电位相连；
采样电阻Rs用于根据采样电流Io产生采样电压Vs，采样电压Vs＝Io*Rs。
本实施例中的第一晶体管Ms1和第二晶体管Ms2的尺寸相同，那么由于这两个晶体管有相同的栅源电压，所以电流I1和Io是相等的。采样电流Io可以直接在采样电阻Rs产生采样电压Vs。为了保持第一节点Vx的总电容几乎不变，可以将第一晶体管Ms1和第二晶体管Ms2的宽度W减小为第一实施例中的1/2。
经计算，本实施例中第三节点Vi至第一节点Vx(第一级)的增益为：
Figure BDA0003440396590000101
其中，gms为电流为Ips-Ib(即对比例中的Is)时第一晶体管Ms1及电流为Ips-Ib(即对比例中的Is)时第二晶体管Ms2的跨导(也即对比例中晶体管Ms的跨导)，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比。
第一节点Vx的极点大小为：
Figure BDA0003440396590000102
其中，Cx为第一节点Vx所有电容的大小。
可以看出，本实施例中的环路增益和带宽均有一定的提升。与第一实施例相比，本实施例中电流镜(M6和M7)的放大因子n的作用有所减弱。
另外，本实施例中可以直接在采样电阻Rs上产生采样电压Vs，可减小电流消耗和带宽损失。
由以上技术方案可以看出，本发明具有以下优点：
本发明能够提升源极跟随单元的等效跨导，从而提升第三节点Vi至第一节点Vx的增益，增大整体电路的环路增益，提升电流采样的精度；
本发明能够减小第一节点Vx的等效电阻，从而提高第一节点Vx的极点幅度，增大整体电路的带宽，提升电路的响应速度。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于降压转换器的高速电流采样电路，其特征在于，所述高速电流采样电路包括：
偏置电流产生单元，用于产生偏置电流Ib；
电压镜单元，包括若干MOS管，用于根据偏置电流Ib在第二节点Vsw与第一节点Vx上产生电压值相等的电压信号；
功率管Mp，电性连接于输入电压VIN与电压镜单元的第二节点Vsw之间，用于在采样阶段产生第一电流Ip；
采样管Mps，电性连接于输入电压VIN与电压镜单元的第一节点Vx之间，用于在采样阶段产生第二电流Ips；
源极跟随单元，包括电性连接于第一节点Vx与基准电位之间的第一晶体管Ms1和第六MOS管M6、及电性连接于第一节点Vx与基准电位之间的第七MOS管M7；
采样电流输出单元，用于输出采样电流Io。
2.根据权利要求1所述的高速电流采样电路，其特征在于，所述电压镜单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4，第一MOS管M1及第二MOS管M2为NMOS管，第三MOS管M3及第四MOS管M4为PMOS管，其中：
第四MOS管M4的源极与第一节点Vx相连，栅极与漏极短接，漏极与第二MOS管M2的漏极相连，第二MOS管M2的源极与基准电位相连；
第三MOS管M3的源极与第二节点Vsw相连，栅极与第四MOS管M4的栅极相连，漏极与第一MOS管M1的漏极及晶体管Ms的栅极相连，第一MOS管M1的栅极与第二MOS管M2的栅极相连，源极与基准电位相连。
3.根据权利要求2所述的高速电流采样电路，其特征在于，所述偏置电流产生单元包括电流源及第五MOS管M5，第五MOS管M5为NMOS管；
所述电流源的第一端与电源电压VDD相连，第二端与第五MOS管的漏极相连；
所述第五MOS管M5的漏极与电流源的第二端相连，栅极与漏极短接，且栅极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与基准电位相连。
4.根据权利要求3所述的高速电流采样电路，其特征在于，所述第一MOS管M1与第五MOS管M5、第二MOS管M2与第五MOS管M5分别构成电流镜；
所述电压镜单元中流经第四MOS管M4和第二MOS管M2的电流、及流经第三MOS管M3和第一MOS管M1的电流均为偏置电流Ib。
5.根据权利要求4所述的高速电流采样电路，其特征在于，所述功率管Mp为PMOS管，源极与输入电压VIN相连，漏极与第二节点Vsw相连，栅极与基准电位相连；
所述采样管Mps为PMOS管，源极与输入电压VIN相连，漏极与第一节点Vx相连，栅极与基准电位相连。
6.根据权利要求2所述的高速电流采样电路，其特征在于，所述源极跟随单元中第一晶体管Ms1为PMOS管，第六MOS管M6及第七MOS管M7为NMOS管；
第一晶体管Ms1的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与第六MOS管M6的漏极相连；
第六MOS管M6的栅极与漏极短接，源极与基准电位相连；
第七MOS管M7的漏极与第一节点Vx相连，栅极与第六MOS管M6的栅极相连，源极与基准电位相连。
7.根据权利要求6所述的高速电流采样电路，其特征在于，所述采样电流输出单元包括第八MOS管M8，第八MOS管M8为NMOS管；
第八MOS管M8的栅极与第六MOS管M6的栅极及第七MOS管M7的栅极相连，源极与基准电位相连，漏极用于输出采样电流Io。
8.根据权利要求7所述的高速电流采样电路，其特征在于，所述第一晶体管Ms1的栅极与第三节点Vi相连，第三节点Vi至第一节点Vx的增益为：
Figure FDA0003440396580000031
第一节点Vx的极点大小为：
Figure FDA0003440396580000032
其中，gms为电流为Ips-Ib时第一晶体管Ms1的跨导，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比，Cx为第一节点Vx所有电容的大小。
9.根据权利要求6所述的高速电流采样电路，其特征在于，所述采样电流输出单元包括第二晶体管Ms2及采样电阻Rs，第二晶体管Ms2为PMOS管，第一晶体管Ms1与第二晶体管Ms2的尺寸相等；
第二晶体管Ms2的源极与第一节点Vx相连，栅极与第三MOS管M3的漏极及第一MOS管M1的漏极相连，漏极与采样电阻Rs的第一端相连，采样电阻Rs的第二端与基准电位相连；
采样电阻Rs用于根据采样电流Io产生采样电压Vs，采样电压Vs＝Io*Rs。
10.根据权利要求9所述的高速电流采样电路，其特征在于，所述第一晶体管Ms1的栅极与第三节点Vi相连，第三节点Vi至第一节点Vx的增益为：
Figure FDA0003440396580000033
第一节点Vx的极点大小为：
Figure FDA0003440396580000034
其中，gms为电流为Ips-Ib时第一晶体管Ms1及电流为Ips-Ib时第二晶体管Ms2的跨导，Rx为采样管Mps的等效导通电阻，n为第七MOS管M7与第六MOS管M6的尺寸比，Cx为第一节点Vx所有电容的大小。
CN202111631625.4A 2021-12-28 2021-12-28 基于降压转换器的高速电流采样电路 Pending CN114252684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111631625.4A CN114252684A (zh) 2021-12-28 2021-12-28 基于降压转换器的高速电流采样电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111631625.4A CN114252684A (zh) 2021-12-28 2021-12-28 基于降压转换器的高速电流采样电路

Publications (1)

Publication Number Publication Date
CN114252684A true CN114252684A (zh) 2022-03-29

Family

ID=80798615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111631625.4A Pending CN114252684A (zh) 2021-12-28 2021-12-28 基于降压转换器的高速电流采样电路

Country Status (1)

Country Link
CN (1) CN114252684A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116973618A (zh) * 2023-09-25 2023-10-31 上海紫鹰微电子有限公司 一种电流采样电路
CN117517753A (zh) * 2024-01-03 2024-02-06 江苏帝奥微电子股份有限公司 采用电阻采样且兼容p、n型功率管的电流采样电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116973618A (zh) * 2023-09-25 2023-10-31 上海紫鹰微电子有限公司 一种电流采样电路
CN116973618B (zh) * 2023-09-25 2023-12-08 上海紫鹰微电子有限公司 一种电流采样电路
CN117517753A (zh) * 2024-01-03 2024-02-06 江苏帝奥微电子股份有限公司 采用电阻采样且兼容p、n型功率管的电流采样电路
CN117517753B (zh) * 2024-01-03 2024-03-29 江苏帝奥微电子股份有限公司 采用电阻采样且兼容p、n型功率管的电流采样电路

Similar Documents

Publication Publication Date Title
CN114252684A (zh) 基于降压转换器的高速电流采样电路
CN113064464B (zh) 一种高精度快速瞬态响应的低压差线性稳压器
CN102722207B (zh) 一种低压差线性稳压器
CN112987836B (zh) 一种高性能的带隙基准电路
CN107565928B (zh) 一种高倍增系数的电容倍增器
CN112327987A (zh) 一种低压差线性稳压器及电子设备
CN114268224B (zh) 基于降压转换器的高速电流采样电路
CN113311896B (zh) 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN108347242B (zh) 环形振荡器
CN115833560B (zh) 一种SenseFET型全波电感电流传感器
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN217484784U (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN109947167B (zh) 一种负压线性稳压器
CN114840051A (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN110445377B (zh) 一种具有零静态功耗的导通时间产生电路
CN109314489A (zh) 振荡电路及用户设备
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
KR20170005244A (ko) 넓은 튜닝 범위를 갖는 고선형 전압-전류 컨버터 및 이를 이용한 전압제어발진기
CN116581976B (zh) 电流缓冲电路及线性稳压器
TW587335B (en) Method for reducing area in continuous-time filter for low frequency applications
WO2023168820A1 (zh) 偏置信号生成电路与时钟输入电路
US20190036492A1 (en) Current switching circuit
CN114157123B (zh) 自适应关闭时间产生电路及降压转换器
CN220156403U (zh) 一种低延迟的电感电流采样电路
CN116155234A (zh) 低通滤波电路、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination