TWI827090B - 驅動電路與其電路系統 - Google Patents

驅動電路與其電路系統 Download PDF

Info

Publication number
TWI827090B
TWI827090B TW111121333A TW111121333A TWI827090B TW I827090 B TWI827090 B TW I827090B TW 111121333 A TW111121333 A TW 111121333A TW 111121333 A TW111121333 A TW 111121333A TW I827090 B TWI827090 B TW I827090B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically connected
nmos transistor
voltage
pnp bipolar
Prior art date
Application number
TW111121333A
Other languages
English (en)
Other versions
TW202349162A (zh
Inventor
李政道
劉維鈞
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111121333A priority Critical patent/TWI827090B/zh
Priority to CN202210879601.9A priority patent/CN117240055A/zh
Priority to US18/304,114 priority patent/US20230403004A1/en
Publication of TW202349162A publication Critical patent/TW202349162A/zh
Application granted granted Critical
Publication of TWI827090B publication Critical patent/TWI827090B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

驅動電路具有電流源、第一與第二NMOS電晶體、電阻與PNP雙極性電晶體。第一NMOS電晶體的汲極接收電流源的正溫度係數電流，且第一NMOS電晶體的閘極電性連接第一NMOS電晶體的汲極。第二NMOS電晶體的閘極電性連接第一NMOS電晶體的汲極，第二NMOS電晶體的汲極與源極分別接收輸入電壓與產生用來驅動負載的輸出電壓。電阻的兩端分別電性連接第一NMOS電晶體的源極與PNP雙極性電晶體的射極。PNP雙極性電晶體的基極電性連接第二NMOS電晶體的源極，以及PNP雙極性電晶體的集極電性連接低電壓。藉由選擇電阻的電阻值，第二NMOS電晶體的過驅電壓或導通電阻值會與溫度變化無關。

Description

驅動電路與其電路系統
本發明涉及一種用於電路系統的驅動電路，且特別是一種驅動電晶體的過驅電壓或導通電阻不隨溫度改變的驅動電路。
現有的驅動電路的應用中，維持固定的驅動電晶體的過驅電壓(over-drive voltage，以下簡稱Vov)可以減少驅動電晶體的導通電阻值的變異。一種現有驅動電路是在驅動電晶體的閘極與源極兩端加上一串二極體連接的MOS電晶體，以藉此讓過驅電壓Vov落在MOS電晶體的門限電壓Vth的數倍的範圍內。舉例來說，驅動電晶體的過驅電壓Vov可以是兩倍的門限電壓Vth減去MOS電晶體的汲極-源極電壓差V DS，即Vov=2Vth-V DS。上述做法雖然能夠減少過驅電壓Vov的變異，但因為門限電壓Vth會隨著溫度而改變，造成過驅電壓Vov也會隨著溫度變異而改變，其變異程度大約就是數倍門限電壓Vth的溫度係數的程度。另外一方面，驅動電晶體的導通電阻值R DS(ON)會關聯於遷移率與過驅電壓，且業界對於具有固定導通電阻值R DS(ON)的驅動電路也有需求。
本發明實施例提供一種驅動電路，且驅動電路包括電流源、第一NMOS電晶體、第二NMOS電晶體、第一電阻以及第一PNP雙極性電晶體。電流源用於提供正溫度係數的電流。第一NMOS電晶體的汲極電性連接電流源，以接收電流，以及第一NMOS電晶體的閘極電性連接第一NMOS電晶體的汲極。第二NMOS電晶體的閘極電性連接第一NMOS電晶體的汲極，第二NMOS電晶體汲極接收輸入電壓，以及第二NMOS電晶體源極用於產生輸出電壓以驅動負載。第一電阻的第一端電性連接第一NMOS電晶體的源極。第一PNP雙極性電晶體的射極電性連接第一電阻的第二端，第一PNP雙極性電晶體的基極電性連接第二NMOS電晶體的源極，以及第一PNP雙極性電晶體的集極電性連接低電壓。上述的驅動電路可以使作為驅動電晶體的第二NMOS電晶體的過驅電壓或導通電阻值不隨溫度而改變。
本發明實施例提供一種驅動電路，且驅動電路包括電流源、第一NMOS電晶體、第二NMOS電晶體、第一電阻以及第一PMOS電晶體。電流源用於提供正溫度係數的電流。第一NMOS電晶體的汲極電性連接電流源，以接收電流，以及第一NMOS電晶體的閘極電性連接其第一NMOS電晶體的汲極。第二NMOS電晶體的閘極電性連接第一NMOS電晶體的汲極，第二NMOS電晶體的汲極接收輸入電壓，以及第二NMOS電晶體的源極用於產生輸出電壓以驅動負載。第一電阻的第一端電性連接第一NMOS電晶體的源極。第一PMOS電晶體的源極電性連接第一電阻的第二端，第一PMOS電晶體的閘極電性連接第二NMOS電晶體的源極，以及第一PMOS電晶體的汲極電性連接低電壓。上述的驅動電路可以使作為驅動電晶體的第二NMOS電晶體的過驅電壓或導通電阻值不隨溫度而改變。
本發明實施例還提供一種電路系統，且此電路系統包括前述任一種驅動電路以及電性連接驅動電路的負載。
綜上所述，本發明提供了一種用於電路系統的驅動電路，經過設計，此驅動電路的驅動電晶體的過驅電壓或導通電阻值會不隨溫度改變。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明的設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
本發明實施例提供了一種驅動電晶體的過驅電壓或導通電阻值不隨溫度改變的驅動電路。此驅動電路主是利用正溫度係數電流與選擇的電阻值來補償驅動電晶體的源極與閘極兩端之間串接的最後一個電晶體的兩端電壓差，以藉此讓驅動電晶體的過驅電壓或導通電阻值不受溫度變化而改變，從而提供一個穩定的驅動電壓給電路系統中的負載。
另外，本發明實施例還提供一種電路系統，且電路系統包括上述驅動電路以及上述負載，其中負載電性連接驅動電路，並被驅動電路的輸出電壓所驅動，且負載例如但不限定是數位信號處理電路、音訊處理電路或記憶體電路。
首先，請參照圖1A，圖1A是本發明第一實施例的驅動電路的電路圖。驅動電路1包括電流源11、NMOS電晶體N1、N2、電阻R1與PNP雙極性電晶體T1。電流源11提供的電流系正比於溫度(也就是隨溫度上升而上升以及隨溫度下降而下降)，即電流源11提供正溫度係數的電流，其電流值例如為K*I PTAT，其中K為放大比例，I PTAT為與溫度成正比的電流值。
NMOS電晶體N1的汲極電性連接電流源11，以接收電流源11提供的電流，以及NMOS電晶體N1的閘極電性連接NMOS電晶體N1的汲極。NMOS電晶體N2作為驅動電路的驅動電晶體使用，NMOS電晶體N2的閘極電性連接NMOS電晶體N1的汲極，NMOS電晶體N2的汲極接收輸入電壓Vin，以及NMOS電晶體N2的源極用於產生輸出電壓Vout以驅動負載(未繪示)。電阻R1的兩端分別電性連接於NMOS電晶體N1的源極與PNP雙極性電晶體T1的射極。PNP雙極性電晶體T1的基極電性連接NMOS電晶體N2的源極，且PNP雙極性電晶體T1的集極電性連接接地電壓GND或其他的低電壓，例如負的系統電壓。
過驅電壓Vov的定義是驅動電晶體(即NMOS電晶體N2)的閘極-源極電壓差V GS減去驅動電晶體的門限電壓Vth，即Vov=V GS-Vth。於圖1A中，NMOS電晶體N2的閘極-源極電壓V GS為PNP雙極性電晶體T1的基極-射極電壓差ΔV BE、電阻R1的兩端電壓差與NMOS電晶體N1的門限電壓Vth的總和，即V GS=Vth+R 1*K*I PTAT+ΔV BE，因此Vov= R 1*K*I PTAT+ΔV BE，其中R 1為電阻R1的電阻值。PNP雙極性電晶體T1的基極-射極電壓差ΔV BE會隨溫度上升而下降與隨溫度下降而上升，即ΔV BE為負溫度係數電壓差(其曲線如同圖1B)，以及R 1*K*I PTAT會隨溫度上升而上升與隨溫度下降而下降(其曲線如同圖1B)。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以如同圖1B所示，獲得一個不隨溫度改變的過驅電壓Vov，其中過驅電壓Vov僅決定於PNP雙極性電晶體T1的面積比例。進一步地，電阻R1選用混合式電阻，以做成電阻值R 1不隨溫度變異的結構。
請參照圖2A，圖2A是本發明第二實施例的驅動電路的電路圖。不同於圖1A的實施例，於圖2A中，圖2A的驅動電晶體(即NMOS電晶體N2)的源極與閘極兩端之間串接的最後一個電晶體不是PNP雙極性電晶體，而是PMOS電晶體P1。於此實施例中，PMOS電晶體P1的源極電性連接電阻R1的一端，PMOS電晶體P1的閘極電性連接NMOS電晶體N1的源極，以及PMOS電晶體P1的汲極電性連接接地電壓GND或其他的低電壓。
於圖2B中，NMOS電晶體N2的閘極-源極電壓V GS為PMOS電晶體P1的閘極-源極電壓差ΔV GS、電阻R1的兩端電壓差與NMOS電晶體N1的門限電壓Vth的總和，即V GS=Vth+R 1*K*I PTAT+ΔV GS，因此Vov= R 1*K*I PTAT+ΔV GS。PMOS電晶體P1的閘極-源極電壓差ΔV GS會隨溫度上升而下降與隨溫度上升而下降，即ΔV GS為負溫度係數電壓差(其曲線如同圖2B)，以及R 1*K*I PTAT會隨溫度上升而上升與隨溫度下降而下降(其曲線如同圖1B)。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以如同圖2B所示，獲得一個不隨溫度改變的過驅電壓Vov。
請繼續參照圖1A或圖2A的實施例。當過驅電壓Vov不隨溫度改變時，由於導通電阻值R DS(ON)反比於載子遷移率與過驅電壓，且載子遷移率為負溫度係數，即隨溫度上升而下降與隨溫度下降而上升，因此，導致導通電阻值R DS(ON)為正溫度係數。為了獲取不隨溫度變化的導通電阻值R DS(ON)，圖1A的過驅電壓Vov= R 1*K*I PTAT+ΔV BE或圖2A的過驅電壓Vov= R 1*K*I PTAT+ΔV GS必須要設計成正溫度係數，以補償負溫度係數的載子遷移率，以使得NMOS電晶體N2的導通電阻值R DS(ON)不會隨溫度變動。簡單地說，本案可以透過選擇電阻值R 1、K值與/或I PTAT的電流值來達到過驅電壓Vov或導通電阻值R DS(ON)不隨溫度變化的目的。
請參照圖3，圖3是本發明第三實施例的驅動電路的電路圖。不同於圖1A的實施例，圖3的驅動電路4更包括二極體電路D1，二極體電路D1電性連接於電阻R1的一端與PNP雙極性電晶體T1的射極，且二極體電路D1是由一個二極體連接的PNP雙極性電晶體或多個串接的二極體連接的PNP雙極性電晶體構成。於圖3中，二極體電路D1由一個二極體連接的PNP雙極性電晶體T2構成，PNP雙極性電晶體T2的基極連接PNP雙極性電晶體T2的集極，且PNP雙極性電晶體T2的集極與射極分別電性連接PNP雙極性電晶體T1的射極與電阻R1的一端。
於圖3中，假設PNP雙極性電晶體T2的基極-射極電壓差也是ΔV BE，則計算出來的過驅電壓Vov會是Vov= R 1*K*I PTAT+2*ΔV BE。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以獲得一個不隨溫度改變的過驅電壓Vov或導通電阻值R DS(ON)。類似地，當二極體電路D1是由n個(n大於等於2)串接的二極體連接的PNP雙極性電晶體構成，則計算出來的過驅電壓Vov會是Vov= R 1*K*I PTAT+n*ΔV BE。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以獲得一個不隨溫度改變的過驅電壓Vov或導通電阻值R DS(ON)。
請參照圖4，圖4是本發明第四實施例的驅動電路的電路圖。不同於圖2A的實施例，圖4的驅動電路4更包括二極體電路D2，二極體電路D2電性連接於電阻R1的一端與PMOS電晶體P1的源極，且二極體電路D1是由一個二極體連接的PMOS電晶體或多個串接的二極體連接的PMOS電晶體構成。於圖4中，二極體電路D2由一個二極體連接的PMOS電晶體P2構成，PMOS電晶體P2的閘極連接PMOS電晶體P2的汲極，且PMOS電晶體P2的汲極與源極分別電性連接PMOS電晶體P1的源極與電阻R1的一端。
於圖4中，假設PMOS電晶體P2的閘極-源極電壓差也是ΔV GS，則計算出來的過驅電壓Vov會是Vov= R 1*K*I PTAT+2*ΔV GS。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以獲得一個不隨溫度改變的過驅電壓Vov或導通電阻值R DS(ON)。類似地，當二極體電路D2是由n個(n大於等於2)串接的二極體連接的PMOS電晶體構成，則計算出來的過驅電壓Vov會是Vov= R 1*K*I PTAT+n*ΔV GS。透過適當地選擇K值、電阻值R 1與/或I PTAT的電流值，便可以獲得一個不隨溫度改變的過驅電壓Vov或導通電阻值R DS(ON)。
請參照圖5，圖5是本發明實施例的電流源的電路圖。前面所述用於提供正溫度係數的電流的電流源11可以以圖5的電流源7的電路架構來實現，但本發明不以此為限制。電流源7包括PMOS電晶體P3～P5、NMOS電晶體N3、N4、PNP雙極性電晶體T3、T4、電阻R2與放大器A1。放大器A1的負輸入端接收電壓VL，放大器A1的正輸入端接收電壓VH(電壓VH大於電壓VL)，放大器A1的負偏壓端電性連接接地電壓GND或其他的低電壓，放大器A1的正偏壓端電性連接PMOS電晶體P5的汲極以接收電流I PTAT。
PMOS電晶體P3的源極、PMOS電晶體P4的源極與PMOS電晶體P5的源極接收系統電壓VDD。PMOS電晶體P3的閘極電性連接PMOS電晶體P4的閘極、PMOS電晶體P4的汲極與PMOS電晶體P5的的閘極。PMOS電晶體P3的汲極電性連接NMOS電晶體N3的汲極與NMOS電晶體N3的閘極。PMOS電晶體P4的汲極電性連接NMOS電晶體N4的汲極。
NMOS電晶體N3的閘極電性連接NMOS電晶體N4的閘極，且NMOS電晶體N3的源極電性連接PNP雙極性電晶體T3的射極。電阻R2的兩端分別電性連接NMOS電晶體N4的源極與PNP雙極性電晶體T4的射極，以及PNP雙極性電晶體T3的基極、PNP雙極性電晶體T3的一集極、PNP雙極性電晶體T4的基極與PNP雙極性電晶體T4的集極電性連接接地電壓GND或其他的低電壓。
透過上述架構，電流I PTAT會等於Vt*ln(n)/R 2，且放大器A1的輸出端可用於輸出電流K*I PTAT，其中K由電壓VH與電壓VL的差異來決定，其中Vt為熱電壓其隨溫度上升而上升且隨溫度下降而下降，n為理想因子且由製程決定，以及R 2為電阻R2的電阻值。
綜合以上所述，本發明提供不同的驅動電路的多個實施例。在一些驅動電路的實施例中，驅動電晶體的過驅電壓不隨溫度改變，類似於無溫度影響的能隙電壓產生器所產生的電壓。在另一些驅動電路的實施例中，驅動電晶體的導通電阻不隨溫度改變。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
1～5：驅動電路 11、21、7：電流源 R1、R2：電阻 T1～T4：PNP雙極性電晶體 D1、D2：二極體電路 A1：放大器 N1～N4：NMOS電晶體 P1～P5：PMOS電晶體 Vin：輸入電壓 Vout：輸出電壓 GND ：接地電壓 ΔV BE、ΔV GS：電壓差 K：放大比例 I PTAT：電流 VDD：系統電壓 Vov：過驅電壓 VH、VL：電壓 R 1：電阻值
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明的說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明的說明書一起用於解釋本發明的原理。
圖1A是本發明第一實施例的驅動電路的電路圖。
圖1B是圖1A的驅動電路中驅動電晶體的過驅電壓與溫度的曲線圖。
圖2A是本發明第二實施例的驅動電路的電路圖。
圖2B是圖2A的驅動電路中驅動電晶體的過驅電壓與溫度的曲線圖。
圖3是本發明第三實施例的驅動電路的電路圖。
圖4是本發明第四實施例的驅動電路的電路圖。
圖5是本發明實施例的電流源的電路圖。
1：驅動電路 11：電流源 N1、N2：NMOS電晶體 T1：PNP雙極性電晶體 R1：電阻 Vin：輸入電壓 Vout：輸出電壓 GND ：接地電壓 ΔV BE：電壓差 K：放大比例 I PTAT：電流

Claims (10)

  1. 一種驅動電路，包括： 一電流源，用於提供正溫度係數的一電流； 一第一NMOS電晶體，其一汲極電性連接該電流源，以接收該電流，以及其一閘極電性連接其該汲極； 一第二NMOS電晶體，其一閘極電性連接該第一NMOS電晶體的該汲極，其一汲極接收一輸入電壓，以及其一源極用於產生一輸出電壓以驅動一負載； 一第一電阻，其一第一端電性連接該第一NMOS電晶體的一源極；以及 一第一PNP雙極性電晶體，其一射極電性連接該第一電阻的一第二端，其一基極電性連接該第二NMOS電晶體的該源極，以及其一集極電性連接一低電壓。
  2. 如請求項1所述的驅動電路，其中該第二NMOS電晶體的一過驅電壓為與溫度無關的一固定電壓。
  3. 如請求項1所述的驅動電路，其中該第二NMOS電晶體的一過驅電壓具有一正溫度係數，以及該第二NMOS電晶體的一導通電阻值與溫度無關。
  4. 如請求項1所述的驅動電路，更包括： 一二極體電路，電性連接於該第一電阻的該第二端與該第一PNP雙極性電晶體的該射極之間，包括至少一第二PNP雙極性電晶體，且該第二PNP雙極性電晶體的一基極連接該第二PNP雙極性電晶體的一集極，以組態成一二極體。
  5. 如請求項2所述的驅動電路，其中該電流源包括： 一第三PMOS電晶體、一第四PMOS電晶體與一第五PMOS電晶體； 一第三NMOS電晶體、一第四NMOS電晶體； 一第三PNP雙極性電晶體、一第四PNP雙極性電晶體； 一第二電阻；以及 一放大器，其一負輸入端接收一第一電壓，其一正輸入端接收高於該第一電壓的一第二電壓，以及其一輸出端用於輸出正溫度係數的該電流； 其中該第三PMOS電晶體的一源極、該第四PMOS電晶體的一源極與該第五PMOS電晶體的一源極接收一系統電壓，該第三PMOS電晶體的一閘極電性連接該第四PMOS電晶體的一閘極、該第四PMOS電晶體的一汲極與該第五PMOS電晶體的一閘極，該第三PMOS電晶體的一汲極電性連接該第三NMOS電晶體的一汲極與該第三NMOS電晶體的一閘極，該第四PMOS電晶體的該汲極電性連接該第四NMOS電晶體的該汲極，該第五PMOS電晶體的該汲極電性連接該放大器的一正偏壓端，該第三NMOS電晶體的一閘極電性連接該第四NMOS電晶體的一閘極，該第三NMOS電晶體的一源極電性連接該第三PNP雙極性電晶體的一射極，該第二電阻的兩端分別電性連接該第四NMOS電晶體的一源極與該第四PNP雙極性電晶體的一射極，以及該第三PNP雙極性電晶體的一基極、該第三PNP雙極性電晶體的一集極、該第四PNP雙極性電晶體的一基極、該第四PNP雙極性電晶體的一集極與該放大器的一負偏壓端電性連接一低電壓。
  6. 一種驅動電路，包括： 一電流源，用於提供正溫度係數的一電流； 一第一NMOS電晶體，其一汲極電性連接該電流源，以接收該電流，以及其一閘極電性連接其該汲極； 一第二NMOS電晶體，其一閘極電性連接該第一NMOS電晶體的該汲極，其一汲極接收一輸入電壓，以及其一源極用於產生一輸出電壓以驅動一負載； 一第一電阻，其一第一端電性連接該第一NMOS電晶體的一源極；以及 一第一PMOS電晶體，其一源極電性連接該第一電阻的一第二端，其一閘極電性連接該第二NMOS電晶體的該源極，以及其一汲極電性連接一低電壓。
  7. 如請求項6所述的驅動電路，其中該第二NMOS電晶體的一過驅電壓為與溫度無關的一固定電壓；或者，該第二NMOS電晶體的該過驅電壓具有一正溫度係數，以及該第二NMOS電晶體的一導通電阻值與溫度無關。
  8. 如請求項6所述的驅動電路，更包括： 一二極體電路，電性連接於該第一電阻的該第二端與該第一PMOS電晶體的該源極之間，包括至少一第二PMOS電晶體，且該第二PMOS電晶體的一閘極連接該第二PMOS電晶體的一汲極，以組態成一二極體。
  9. 如請求項8所述的驅動電路，其中該電流源包括： 一第三PMOS電晶體、一第四PMOS電晶體與一第五PMOS電晶體； 一第三NMOS電晶體、一第四NMOS電晶體； 一第三PNP雙極性電晶體、一第四PNP雙極性電晶體； 一第二電阻；以及 一放大器，其一負輸入端接收一第一電壓，其一正輸入端接收高於該第一電壓的一第二電壓，以及其一輸出端用於輸出正溫度係數的該電流； 其中該第三PMOS電晶體的一源極、該第四PMOS電晶體的一源極與該第五PMOS電晶體的一源極接收一系統電壓，該第三PMOS電晶體的一閘極電性連接該第四PMOS電晶體的一閘極、該第四PMOS電晶體的一汲極與該第五PMOS電晶體的一閘極，該第三PMOS電晶體的一汲極電性連接該第三NMOS電晶體的一汲極與該第三NMOS電晶體的一閘極，該第四PMOS電晶體的該汲極電性連接該第四NMOS電晶體的該汲極，該第五PMOS電晶體的該汲極電性連接該放大器的一正偏壓端，該第三NMOS電晶體的一閘極電性連接該第四NMOS電晶體的一閘極，該第三NMOS電晶體的一源極電性連接該第三PNP雙極性電晶體的一射極，該第二電阻的兩端分別電性連接該第四NMOS電晶體的一源極與該第四PNP雙極性電晶體的一射極，以及該第三PNP雙極性電晶體的一基極、該第三PNP雙極性電晶體的一集極、該第四PNP雙極性電晶體的一基極、該第四PNP雙極性電晶體的一集極與該放大器的一負偏壓端電性連接一低電壓。
  10. 一種電路系統，包括： 如請求項1至9其中一項所述的驅動電路；以及 該負載，電性連接該驅動電路。
TW111121333A 2022-06-08 2022-06-08 驅動電路與其電路系統 TWI827090B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111121333A TWI827090B (zh) 2022-06-08 2022-06-08 驅動電路與其電路系統
CN202210879601.9A CN117240055A (zh) 2022-06-08 2022-07-25 驱动电路与其电路系统
US18/304,114 US20230403004A1 (en) 2022-06-08 2023-04-20 Driving circuit and circuit system thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111121333A TWI827090B (zh) 2022-06-08 2022-06-08 驅動電路與其電路系統

Publications (2)

Publication Number Publication Date
TW202349162A TW202349162A (zh) 2023-12-16
TWI827090B true TWI827090B (zh) 2023-12-21

Family

ID=89076870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121333A TWI827090B (zh) 2022-06-08 2022-06-08 驅動電路與其電路系統

Country Status (3)

Country Link
US (1) US20230403004A1 (zh)
CN (1) CN117240055A (zh)
TW (1) TWI827090B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014131311A1 (zh) * 2013-02-27 2014-09-04 中兴通讯股份有限公司 一种电流源产生器
CN106055008A (zh) * 2016-06-15 2016-10-26 泰凌微电子（上海）有限公司 电流偏置电路及提高正温度系数的方法
TWI680366B (zh) * 2018-08-24 2019-12-21 新唐科技股份有限公司 單一電晶體控制的穩壓器及應用此穩壓器的積體電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014131311A1 (zh) * 2013-02-27 2014-09-04 中兴通讯股份有限公司 一种电流源产生器
CN106055008A (zh) * 2016-06-15 2016-10-26 泰凌微电子（上海）有限公司 电流偏置电路及提高正温度系数的方法
TWI680366B (zh) * 2018-08-24 2019-12-21 新唐科技股份有限公司 單一電晶體控制的穩壓器及應用此穩壓器的積體電路

Also Published As

Publication number Publication date
TW202349162A (zh) 2023-12-16
US20230403004A1 (en) 2023-12-14
CN117240055A (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
US4636742A (en) Constant-current source circuit and differential amplifier using the same
KR0139546B1 (ko) 연산 증폭기 회로
JP6204772B2 (ja) カスコード増幅器
US7902912B2 (en) Bias current generator
US20090051341A1 (en) Bandgap reference circuit
US20070152741A1 (en) Cmos bandgap reference circuit
JP2006277360A (ja) 定電流回路、および定電流生成方法
US11662761B2 (en) Reference voltage circuit
US8729883B2 (en) Current source with low power consumption and reduced on-chip area occupancy
CN113467561B (zh) 参考电压生成电路
US7609044B2 (en) Current generator
TWI827090B (zh) 驅動電路與其電路系統
US5497124A (en) Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same
US5886571A (en) Constant voltage regulator
US5225716A (en) Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation
JP2000124744A (ja) 定電圧発生回路
CN100429865C (zh) 恒定电流产生电路
CN112181042A (zh) 一种适用于宽电压范围的负电压基准电路
US11320851B1 (en) All-MOSFET voltage reference circuit with stable bias current and reduced error
US20130328621A1 (en) Semiconductor integrated circuit
TWI803969B (zh) 具溫度補償的電源啟動電路
JP2010039844A (ja) 定電流源回路
CN114761903B (zh) 基准电压产生电路
US20240176378A1 (en) Band gap reference circuit under low supply voltage
US11070181B2 (en) Push-pull output driver and operational amplifier using same