KR100509357B1 - 온도 독립형 전압 제어 발진기 및 주파수 발생 방법 - Google Patents

온도 독립형 전압 제어 발진기 및 주파수 발생 방법 Download PDF

Info

Publication number
KR100509357B1
KR100509357B1 KR10-2003-0055085A KR20030055085A KR100509357B1 KR 100509357 B1 KR100509357 B1 KR 100509357B1 KR 20030055085 A KR20030055085 A KR 20030055085A KR 100509357 B1 KR100509357 B1 KR 100509357B1
Authority
KR
South Korea
Prior art keywords
current
voltage
level
generating
transistor
Prior art date
Application number
KR10-2003-0055085A
Other languages
English (en)
Other versions
KR20050017151A (ko
Inventor
김지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0055085A priority Critical patent/KR100509357B1/ko
Priority to US10/829,134 priority patent/US6985040B2/en
Publication of KR20050017151A publication Critical patent/KR20050017151A/ko
Application granted granted Critical
Publication of KR100509357B1 publication Critical patent/KR100509357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

온도 변화에 영향을 받지 않고 안정적인 주파수를 생성하기 위한 온도 독립형 전압 제어 발진기 및 주파수 발생방법이 개시된다. 전류소스는 음의 온도계수 특성을 가지는 제1 전류를 생성하고, 전류싱크는 외부로부터 입력되는 제어전압의 레벨에 응답하여 전류레벨이 가변되고, 음의 온도계수 특성을 가지는 제2 전류를 싱크(sink)하며, 주파수 발생부는 제1 전류 및 제2 전류의 차전류에 응답하는 주파수를 발생한다. 따라서, 온도 변화에 무관하게 안정적인 주파수를 발생할 수 있다.

Description

온도 독립형 전압 제어 발진기 및 주파수 발생 방법{TEMPERATURE INDEPENDENT VOLTAGE CONTROL OSCILLATOR AND METHOD FOR GENERATING FREQUENCY}
본 발명은 온도 독립형 전압 제어 발진기(Voltage Control Oscillator) 및 주파수 발생방법에 관한 것으로서, 보다 상세하게는 온도 변화에 영향을 받지 않고 안정적인 주파수를 생성하기 위한 온도 독립형 전압 제어 발진기 및 주파수 발생 방법에 관한 것이다.
전압 제어 발진기는 입력 전압에 상응하여 주파수를 생성하는 회로로서, 위상 동기 루프(PLL) 등에서 주파수를 생성하는 역할을 한다.
도 1은 종래 기술에 따른 전압 제어 발진기를 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래 기술에 따른 전압 제어 발진기의 커런트 미러(100)는 외부로부터 입력되는 제어전압(Vctrl)에 상응하는 전류(I2)를 생성하고, 링 오실레이터(110)는 커런트 미러(100)에서 생성된 전류(I2)에 따른 주파수를 생성한다. 이어, 버퍼(120)는 링 오실레이터(110)에서 생성된 주파수(Fout)를 안정화시켜 출력한다.
여기서, 버퍼(120)에서 출력되는 주파수(Fout)는 커런트 미러(100)에서 생성되는 전류(I2)에 비례한다.
그러나, 커런트 미러(100)에서 생성되는 전류(I2)는 온도가 증가할수록 감소되므로, 그에 따라 버퍼(120)에서 출력되는 주파수(Fout)도 감소한다. 따라서, 종래 기술에서 제어전압 따른 주파수의 비로 정의되는 전압 제어 발진의 이득(Gain)[Hz/V]은 온도가 증가할수록 감소된다.
즉, 커런트 미러(100)를 구성하는 복수의 트랜지스터(M1,M2)는 온도가 증가할수록 문턱전압(threshold voltage)이 감소하는 특징을 가지므로, 커런트 미러(100)에서 생성되는 전류(I2)는 온도가 증가할수록 감소된다.
도 2는 종래의 전압 제어 발진기에서 온도 변화에 따른 이득의 변화를 나타낸 것으로서, (a)는 -55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 주파수의 변화를 나타낸 그래프이고, (b)는 55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 주파수의 변화를 나타낸 그래프이며, (c)는 125℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 주파수의 변화를 나타낸 그래프이다.
즉, 온도가 증가할수록 주파수(Fout)가 감소하여, 전압 제어 발진기의 이득이 감소함을 알 수 있다.
따라서, 종래 기술에 따른 전압 제어 발진기는 온도의 변화에 따라 발생되는 주파수가 가변되는 문제점이 있다.
또한, 종래 기술에 따른 전압 제어 발진기는 온도가 증가함에 따라 발생되는 주파수가 감소되므로, 고속으로 동작하여 열을 많이 발산하는 디지털 시스템 칩에 장착되는 경우, 정확한 주파수를 생성할 수 없는 문제점도 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 온도 변화에 무관하게 안정적인 주파수를 발생하기 위한 온도 독립형 전압 제어 발진기를 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은 상기한 온도 독립형 전압 제어 발진기에 따른 주파수 발생방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 제1 특징에 따른 온도 독립형 전압 제어 발진기의 전류소스는 음의 온도계수 특성을 가지는 제1 전류를 생성하고, 전류싱크는 외부로부터 입력되는 제어전압의 레벨에 응답하여 전류레벨이 가변되고, 음의 온도계수 특성을 가지는 제2 전류를 싱크(sink)하며, 주파수 발생부는 제1 전류 및 제2 전류의 차전류에 응답하는 주파수를 발생한다.
본 발명의 제2 특징에 따른 온도 독립형 전압 제어 발진기의 전압 발생부는 기준전류에 상응하는 바이어스 전압을 생성하고, 미러는 전압 발생부를 통해 입력되는 기준전류와 동일하고, 음의 온도 계수를 가지는 제1 전류를 생성하며, 제1 레벨 시프터는 바이어스 전압을 입력받아 동작되고, 외부로부터 입력되는 제어전압을 1차 레벨 변환하여 제1 전압을 생성하고, 제2 레벨 시프터는 제1 전압을 2차 레벨 변환하여 제2 전압을 생성하고, 음의 온도 계수를 가지며, 제2 전압에 상응하는 제2 전류를 생성하고, 전류 감산부는 제1 전류에서 제2 전류를 감산하여 제3 전류를 생성하며, 링 오실레이터는 제3 전류에 따른 스윙 레벨을 가지는 주파수를 생성하고, 버퍼는 링 오실레이터에서 생성된 주파수의 스윙 레벨을 풀 스윙 레벨로 변환하여 출력한다.
본 발명에 따른 주파수 발생 방법은 기준전류에 따라 음의 온도계수를 가지는 제1 전류를 생성하고, 외부로부터 입력되는 제어전압의 레벨에 따라 전류 레벨이 가변되고, 음의 온도 계수를 가지는 제2 전류를 생성하며, 제1 전류 및 제2 전류에 차전류를 생성하고, 차전류에 응답하는 주파수를 발생한다.
따라서, 본 발명에 따른 온도 독립형 전압 제어 발진기 및 주파수 발생 방법에 따르면, 온도 변화에 무관하게 안정적인 주파수를 발생할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 전압 제어 발진기를 첨부 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 전압 제어 발진기의 구성을 개략적으로 나타낸 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압 제어 발진기는 기준전류(Iref)를 생성하는 기준 전류원(300), 기준전류(Iref)를 복사(copy)하여 기준 전류(Iref)와 동일하고, 음의 온도 계수를 가지는 제1 전류(I1)를 생성하는 미러(Mirror)부(310), 외부로부터 입력되는 제어전압(Vctrl)을 일정 레벨로 변환하고, 변환된 제어전압(Vctrl)에 따른 전류 레벨을 가지고, 음의 온도 계수를 가지는 제2 전류(I2)를 생성하는 전압 레벨 변환부(320), 제1 전류(I1)에서 제2 전류(I2)를 감산하여 온도 변화에 영향을 무관한 제3 전류(I3)를 생성하는 전류 감산부(current subtracter)(330), 제3 전류(I3)에 의해 일정 스윙(swing) 레벨을 가지는 주파수를 생성하는 링 오실레이터(ring oscillator)(340) 및 링 오실레이터(340)에 의해 생성된 주파수의 스윙 레벨을 풀 스윙 레벨로 변환하여 출력하는 버퍼(350)를 포함한다.
여기서, 미러부(310)는 기준전류(Iref)에 따른 바이어스 전압(Vbias)을 생성하는 전압 생성부(312) 및 전압 생성부(312)를 통해 입력되는 기준전류(Iref)와 동일한 제1 전류(I1)를 생성하는 미러(314)를 포함한다.
상기 전압 생성부(312)는 게이트 단자와 드레인 단자가 연결되고 드레인 단자를 통해 기준 전류원(300)으로부터 기준전류(Iref)를 입력받는 제1 트랜지스터(M1)와, 게이트 단자가 제1 트랜지스터(M1)의 게이트 단자와 연결된 제2 트랜지스터(M2)를 포함한다. 또한, 미러(314)는 드레인 단자가 제2 트랜지스터(M2)의 드레인 단자와 연결되고, 게이트 단자와 드레인 단자가 연결되는 제3 트랜지스터(M3) 및 게이트 단자가 제3 트랜지스터(M3)의 게이트 단자와 연결되는 제4 트랜지스터(M4)를 포함한다. 이때, 제1 및 제2 트랜지스터(M1,M2)는 엔모스(NMOS) 트랜지스터이고, 제3 및 제4 트랜지스터(M3,M4)는 피모스(PMOS) 트랜지스터이다.
상기 전압 레벨 변환부(320)는 게이트 단자를 통해 인가되는 제어전압(Vctrl)을 1차 레벨 변환하여 제1 전압(V1)을 생성하는 제1 레벨 시프터(Level Shifter)(322), 제1 레벨 시프터(322)에 의해 생성된 제1 전압(V1)을 2차 레벨 변환하여 제2 전압(V2)을 생성하는 제2 레벨 시프터(324)를 포함한다.
여기서, 제1 레벨 시프터(322)는 게이트 단자를 통해 바이어스 전압(Vbias)을 입력받는 제5 트랜지스터(M5) 및 게이트 단자를 통해 제어전압(Vctrl)을 인가받고, 소오스 단자가 제5 트랜지스터(M5)의 드레인 단자에 연결되는 제6 트랜지스터(M6)를 포함한다. 또한, 제2 레벨 시프터(324)는 게이트 단자가 제6 트랜지스터(M6)의 소오스 단자에 연결되는 제7 트랜지스터(M7)를 포함한다. 여기서, 제5 및 제6 트랜지스터(M5,M6)는 NMOS 트랜지스터이고, 제7 트랜지스터(M7)는 PMOS 트랜지스터이다.
링 오실레이터(340)는 제1 내지 제3 인버터(IV1,IV2,IV3)의 체인으로 이루어져 있다. 즉, 제1 인버터(IV1)의 출력이 제2 인버터(IV2)의 입력단에 인가되고, 제2 인버터(IV2)의 출력이 제3 인버터(IV3)의 입력단에 인가되며, 제3 인버터(IV3)의 출력이 제1 인버터(IV1)의 입력단에 인가된다. 또한, 전류 감산부(330)로부터 출력되는 제3 전류(I3)는 제1 내지 제3 인버터(IV1,IV2,IV3)에 각각 인가된다. 이때, 링 오실레이터(340)는 제1 내지 제3 인버터(IV1,IV2,IV3)로 구성되나, 5개 또는 7개 등의 홀수개의 인버터에 의해 구성될 수 있다.
이와 같이 구성되는 본 발명에 따른 전압 제어 발진기의 동작을 설명하면 다음과 같다.
미러부(310)의 전압 생성부(312)는 기준 전류원(300)으로부터 제공되는 기준전류(Iref)에 따른 바이어스 전압(Vbias)을 생성하고, 생성된 바이어스 전압(Vbias )을 제1 레벨 시프터(322)의 제5 트랜지스터(M5)의 게이트 단자에 출력한다.
또한, 미러(314)는 전압 생성부(312)를 통해 입력되는 기준전류(Iref)를 복사하여 기준전류(Iref)와 동일한 제1 전류(I1)를 생성하고, 생성된 제1 전류(I1)를 전류 감산부(330)로 출력한다. 여기서, 제1 전류(I1)는 온도에 대한 음의 변화율 즉, 음의 온도 계수를 가진다.
전압 레벨 변환부(320)의 제1 레벨 시프터(322)는 외부로부터 인가되는 제어전압(Vctrl)의 레벨을 변화시킨 제1 전압(V1)을 생성한다. 즉, 제1 레벨 시프터(322)의 제5 트랜지스터(M5)는 바이어스 전압(Vbias)에 의해 턴온되고, 그에 따라 제6 트랜지스터(M6)는 외부로부터 인가되는 제어전압(Vctrl)을 일정 레벨 변환시킨 제1 전압(V1)을 생성한다.
상기 제1 전압(V1)은 수학식 1에 도시된 바와 같다.
여기서, 는 제6 트랜지스터(M6)의 문턱전압이고, 는 제6 트랜지스터(M6)의 드레인 단자와 소오스 단자간의 포화(Saturation)전압을 나타낸다.
또한, 제2 레벨 시프터(324)의 제7 트랜지스터(M7)는 제6 트랜지스터(M6)에 의해 생성된 제1 전압(V1)을 게이트 단자를 통해 입력받고, 입력된 제1 전압(V1)의 레벨을 변화시킨 제2 전압(V2)을 생성한다.
상기 제2 전압(V2)은 수학식 2에 도시된 바와 같다.
여기서, 는 제7 트랜지스터(M7)의 문턱전압이고, 는 제7 트랜지스터(M7)의 드레인 단자와 소오스 단자간의 포화전압을 나타낸다.
상기 수학식 1 및 수학식 2를 이용하여 제2 전압(V2)을 제어전압(Vctrl)에 의한 형태로 표현하면 수학식 3과 같다.
상기 수학식 3을 온도(T)로 편미분(Partial Differential)함에 따른 온도에 대한 변화율을 수학식 4와 같다.
상기 수학식 4에서 제어전압(Vctrl)은 온도가 변화하더라도 그 값이 변하지 않는 전압이므로, 는 '0'이다. 는 PMOS 트랜지스터인 제7 트랜지스터(M7)와 NMOS 트랜지스터인 제6 트랜지스터(M6)의 온도에 대한 문턱전압의 차로 결정되는데 그 값은 아주 작아 '0'에 가깝다.
또한, 는 제7 트랜지스터(M7)와 제6 트랜지스터(M6)의 온도에 대한 전류 이동도(Mobility)의 차에 비례하는데, 와 는 모두 음의 값을 가지므로, 는 '0'에 가깝다. 따라서, 는 '0'에 가깝다. 그러므로, 제2 전압(V2)은 온도 변화에 무관하게 일정값을 가지고, 항상 제어전압(Vctrl)에 비례한다.
전류 감산부(330)는 미러(314)에서 생성된 제1 전류(I1)에서 제7 트랜지스터(M7)의 소오스 단자에 인가되는 제2 전류(I2)를 감산하여 제3 전류(I3)를 생성하고, 생성된 제3 전류(I3)를 링 오실레이터(340)로 출력한다.
여기서, 제3 전류(I3)는 수학식 5와 같이 나타낸다.
상기 수학식 5를 수학식 2를 이용하여 다시 정리하면 다음의 수학식 6과 같다.
여기서, β는 비례상수이다.
상기 수학식 6을 온도에 대하여 편미분하여, 제3 전류(I3)의 온도에 대한 변화율을 나타내면 수학식 7과 같다.
여기서, 는 거의 '0'에 가까우므로, 제3 전류(I3)의 온도 변화율()은 제1 전류(I1)의 온도 변화율()과 비례상수(β)의 온도에 대한 변화율()에 의해서 결정된다. 이때, 비례상수(β)의 온도에 대한 변화율()은 물성적 특징에 따라 음의 값을 가지므로, 제1 전류(I1)의 온도에 대한 변화율()을 음으로 설정하면, 제3 전류(I3)의 온도에 대한 변화율()은 '0'이 된다.
여기서, 제1 전류(I1)는 기준전류(Iref)와 동일한 전류이므로, 기준전류(Iref)의 온도에 대한 변화율을 음으로 설정하면, 제1 전류(I1)의 온도에 대한 변화율()을 음으로 설정할 수 있다.
따라서, 전류 감산부(330)에서 출력되어 링 오실레이터(340)에 입력되는 제3 전류(I3)는 온도에 대한 변화율()이 '0'이다. 그러므로, 링 오실레이터(340)는 온도의 변화에 무관하게 항상 일정한 값을 가지는 제3 전류(I3)에 상응하는 일정 스윙(swing) 레벨을 가지는 주파수를 생성한다.
버퍼(350)는 링 오실레이터(340)에서 생성된 주파수의 스윙 레벨을 풀 스윙 레벨로 변환한 주파수(Fout)을 출력한다.
상기한 바와 같이, 본 발명은 미러부(310)에서 출력되는 제1 전류(I1)가 온도에 대한 음의 변화율 즉, 음의 온도 계수를 가지도록 설정하고, 전압 레벨 변환부(320)에서 출력되는 제2 전류(I2)도 음의 온도 계수를 가지도록 설정한다. 그러므로, 전류 감산부(330)에서 제1 전류(I2)에서 제2 전류(I2)를 감산함에 따라 생성되는 제3 전류(I3)는 온도에 대한 변화율이 '0'이 된다. 따라서, 링 오실레이터(340)에 제공되는 제3 전류(I3)는 온도의 변화에 대하여 무관하게 항상 일정한 값을 가진다.
도 4는 본 발명의 일 실시예에 따른 전압 제어 발진기의 온도의 변화에 따른 이득의 변화를 나타낸 그래프이다.
도 4에 도시된 바와 같이, (a)는 -55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 이득변화를 나타낸 그래프이고, (b)는 55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 이득변화를 나타낸 그래프이며, (c)는 125℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 이득변화를 나타낸 그래프이다.
즉, 본 발명의 일 실시예에 따른 전압 제어 발진기에 의하면, 온도가 높아질수록 이득이 일정값 작아지는 현상을 보이지만, 종래(도 2 참조)에 비하여 온도에 대한 이득의 변화율이 약 2배정도 작아진다.
도 5는 본 발명의 일 실시예에 따른 전압 제어 발진기에서 온도의 변화에 따른 제2 전압의 변화를 나타낸 그래프이다.
도 5에 도시된 바와 같이, (a)는 -55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 제2 전압(V2)의 변화를 나타낸 그래프이고, (b)는 55℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 제2 전압(V2)의 변화를 나타낸 그래프이며, (c)는 125℃ 온도에서 제어전압(Vctrl)을 0에서 1.8V로 변화시켰을 때 제2 전압(V2)의 변화를 나타낸 그래프이다.
즉, 본 발명의 일 실시예에 따른 전압 제어 발진기에 의하면, 온도 변화가 변화함에 따라 제2 전압(V2)의 변화율이 항상 일정하다. 따라서, 제2 전압(V2)은 온도에 무관함을 알 수 있다.
이와 같이 구성되어 동작되는 본 발명의 일 실시예에 따른 전압 제어 발진기의 주파수 생성방법을 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 따른 전압 제어 발진기의 주파수 생성을 수행하기 위한 플로우챠트이다.
먼저, 미러부(310)는 기준 전류원(300)으로부터 입력되는 기준전류(Iref)와 동일한 제1 전류(I1)를 생성한다(S600). 이때, 제1 전류(I1)는 음의 온도 계수를 가진다.
이어, 전압 레벨 변환부(320)의 제1 레벨 시프터(312)는 외부로부터 인가되는 제어전압(Vctrl)의 레벨을 1차 변환하여 제1 전압(V1)을 생성하고, 제2 레벨 시프터(314)는 제1 전압(V1)의 레벨을 2차 변환하여 제2 전압(V2)을 생성한다(S602). 여기서, 제1 전압(V1) 및 제2 전압(V2)은 온도의 변화에 무관한 전압 특징을 가진다.
제2 레벨 시프터(314)는 위의 단계(S602)에서 생성된 제2 전압(V2)에 따른 제2 전류(I2)를 생성한다(S604). 여기서, 제2 전류(I2)는 음의 온도 계수를 가진다.
전류 감산부(330)는 위의 단계(S604)에서 생성된 제2 전류(I2)를 제1 전류(I1)에서 감산하여 제3 전류(I3)를 생성한다(S606). 여기서, 제1 전류(I1)와 제2 전류(I2)가 음의 온도 계수를 가지므로, 제1 전류(I1)와 제2 전류(I2)의 차에 의해 생성된 제3 전류(I3)는 온도 계수 즉, 온도에 대한 변화율이 '0'이다.
이어, 링 오실레이터(340)는 전류 감산부(330)에 의해 생성된 제3 전류(I3)에 응답하는 스윙 레벨을 가지는 주파수를 발생한다(S608). 이때, 링 오실레이터(340)에 의해 생성된 주파수는 버퍼(350)에 의해 풀 스윙 레벨을 가지도록 변화되어 출력된다.
상기에서 설명한 바와 같이, 본 발명에 따른 전압 제어 발진기는 기준전류에 따른 음의 온도 계수를 가지는 제1 전류와 제어전압의 레벨에 따른 전류 레벨을 가지며, 음의 온도 계수를 가지는 제2 전류의 차에 따른 제3 전류에 응답하여 주파수를 발생한다. 상기 제3 전류는 온도의 변화에 무관한 값을 가진다.
그러므로, 본 발명은 온도의 변화에 무관한 제3 전류에 응답하여 주파수를 생성하므로, 온도 변화에 무관하게 주파수를 발생할 수 있어, 장치의 동작 안정성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 고속으로 동작하여 디지털 시스템 칩에 장착되는 경우, 고속 동작에 따른 열이 발생하더라도 항상 안정적인 동작을 수행할 수 있는 효과도 있다.
본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 전압 제어 발진기를 나타낸 도면이다.
도 2는 종래의 전압 제어 발진기에서 온도 변화에 따른 이득의 변화를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 전압 제어 발진기의 구성을 개략적으로 나타낸 블록도이다.
도 4는 본 발명의 일 실시예에 따른 전압 제어 발진기의 온도의 변화에 따른 이득의 변화를 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따른 전압 제어 발진기에서 온도의 변화에 따른 제2 전압의 변화를 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 전압 제어 발진기의 주파수 생성을 수행하기 위한 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 기준 전류원 310 : 미러부
320 : 전압 레벨 변환부 330 : 전류 감산부
340 : 링 오실레이터 350 : 버퍼

Claims (10)

  1. 음의 온도계수 특성을 가지는 제1 전류를 생성하는 전류소스;
    제어전압의 레벨에 응답하여 전류레벨이 가변되고, 음의 온도계수 특성을 가지는 제2 전류를 싱크(sink)하는 전류싱크;
    상기 제1 전류 및 제2 전류의 차전류를 구하는 감산부; 및
    상기 차전류에 응답하는 주파수를 발생하는 주파수 발생부를 포함하는 온도 독립형 전압 제어 발진기.
  2. 제1항에 있어서, 상기 전류소스는
    기준전류를 생성하는 기준 전류원;
    상기 기준전류와 실질적으로 동일한 전류 및 상기 기준전류에 상응하는 바이어스 전압을 생성하는 전압 생성부; 및
    상기 생성된 전류와 실질적으로 동일한 상기 제1 전류를 생성하는 미러를 포함하는 것을 특징으로 하는 온도독립형 전압 제어 발진기.
  3. 제2항에 있어서,
    상기 전압 생성부는
    드레인 단자를 통해 상기 기준전류를 인가받고, 상기 드레인 단자와 게이트 단자가 연결된 제1 트랜지스터; 및
    게이트 단자가 상기 제1 트랜지스터의 게이트 단자와 연결된 제2 트랜지스터를 포함하고,
    상기 미러는
    드레인 단자가 상기 제2 트랜지스터의 드레인 단자에 연결되고, 상기 드레인 단자와 게이트 단자가 연결된 제3 트랜지스터; 및
    게이트 단자가 제3 트랜지스터의 게이트 단자에 연결되고, 드레인 단자가 상기 전류 감산부에 연결되는 제4 트랜지스터를 포함하는 것을 특징으로 하는 온도 독립형 전압 제어 발진기.
  4. 제2항에 있어서,
    상기 전류싱크는
    상기 제어전압을 레벨 변환하여 제1 전압을 생성하는 제1 레벨 시프터; 및
    상기 제1 전압을 레벨 변환하여 제2 전압을 생성하고 상기 제2 전압을 생성하고 상기 제2 전압에 상응하는 상기 제2 전류를 생성하는 제2 레벨 시프터를 포함하는 것을 특징으로 하는 온도 독립형 전압 제어 발진기.
  5. 삭제
  6. 제4항에 있어서,
    상기 제1 레벨 시프터는
    게이트 단자를 통해 상기 기준전류에 상응하는 바이어스 전압을 인가받는 제5 트랜지스터;
    게이트 단자를 통해 상기 기준전압을 인가받고, 소오스 단자가 상기 제5 트랜지스터의 드레인 단자와 연결되는 제6 트랜지스터를 포함하고,
    상기 제2 레벨 시프터는 게이트 단자를 통해 상기 제1 레벨 시프터로부터 상기 제2 전압을 인가받고, 소오스 단자가 상기 전류 감산부에 연결되는 제7 트랜지스터를 포함하는 것을 특징으로 하는 온도 독립형 전압 제어 발진기.
  7. 제1항에 있어서,
    상기 주파수 발생부는
    상기 차전류에 상응하는 스윙폭을 가지는 주파수를 생성하는 링 오실레이터; 및
    상기 링 오실레이터에서 생성된 주파수의 스윙 레벨을 풀 스윙 레벨로 변환하여 출력하는 버퍼를 포함하는 것을 특징으로 하는 온도 독립형 전압 제어 발진기.
  8. 기준전류에 상응하는 바이어스 전압을 생성하는 전압 생성부;
    상기 전압 생성부를 통해 입력되는 상기 기준전류와 동일하고, 음의 온도 계수를 가지는 제1 전류를 생성하는 미러;
    상기 바이어스 전압을 입력받아 동작되고, 외부로부터 입력되는 제어전압을 1차 레벨 변환하여 제1 전압을 생성하는 제1 레벨 시프터;
    상기 제1 전압을 2차 레벨 변환하여 제2 전압을 생성하고, 음의 온도 계수를 가지며, 상기 제2 전압에 상응하는 제2 전류를 생성하는 제2 레벨 시프터;
    상기 제1 전류에서 상기 제2 전류를 감산하여 제3 전류를 생성하는 전류 감산부;
    상기 제3 전류에 따른 스윙 레벨을 가지는 주파수를 생성하는 링 오실레이터;
    상기 링 오실레이터에서 생성된 주파수의 스윙 레벨을 풀 스윙 레벨로 변환하여 출력하는 버퍼를 포함하는 것을 특징으로 하는 온도 독립형 전압 제어 발진기.
  9. 기준전류에 따라 음의 온도계수를 가지는 제1 전류를 생성하는 단계;
    제어전압의 레벨에 따라 전류 레벨이 가변되고, 음의 온도 계수를 가지는 제2 전류를 생성하는 단계;
    상기 제1 전류 및 제2 전류의 차전류를 생성하는 단계; 및
    상기 차전류에 응답하는 주파수를 발생하는 단계를 포함하는 것을 특징으로 하는 온도 독립형 주파수 발생 방법.
  10. 제9항에 있어서,
    상기 외부로부터 입력되는 제어전압의 레벨에 따라 전류 레벨이 가변되고, 음의 온도 계수를 가지는 제2 전류를 생성하는 단계는
    상기 제어전압을 1차 레벨 변환하여 제1 전압을 생성하는 단계;
    상기 제1 전압을 2차 레벨 변환하여 제2 전압을 생성하는 단계; 및
    상기 제2 전압 레벨에 응답하는 상기 제2 전류를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 발생 방법.
KR10-2003-0055085A 2003-08-08 2003-08-08 온도 독립형 전압 제어 발진기 및 주파수 발생 방법 KR100509357B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0055085A KR100509357B1 (ko) 2003-08-08 2003-08-08 온도 독립형 전압 제어 발진기 및 주파수 발생 방법
US10/829,134 US6985040B2 (en) 2003-08-08 2004-04-21 Voltage controlled oscillator and method of generating an oscillating signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055085A KR100509357B1 (ko) 2003-08-08 2003-08-08 온도 독립형 전압 제어 발진기 및 주파수 발생 방법

Publications (2)

Publication Number Publication Date
KR20050017151A KR20050017151A (ko) 2005-02-22
KR100509357B1 true KR100509357B1 (ko) 2005-08-22

Family

ID=34114317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055085A KR100509357B1 (ko) 2003-08-08 2003-08-08 온도 독립형 전압 제어 발진기 및 주파수 발생 방법

Country Status (2)

Country Link
US (1) US6985040B2 (ko)
KR (1) KR100509357B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881180B1 (ko) * 2006-01-26 2009-02-03 삼성전자주식회사 다양한 주파수에서 동작가능한 오실레이터

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060262623A1 (en) 2002-10-15 2006-11-23 Sehat Sutardja Phase locked loop with temperature compensation
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
KR100587064B1 (ko) * 2003-12-08 2006-06-07 주식회사 하이닉스반도체 가변 구동 전압을 갖는 오실레이타
KR100842727B1 (ko) * 2006-11-15 2008-07-01 삼성전자주식회사 전압 제어 발진기 및 이를 구비한 위상고정루프회로
JP2009010498A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体回路
US8203392B2 (en) * 2007-08-24 2012-06-19 Standard Microsystems Corporation Oscillator stabilized for temperature and power supply variations
US7839224B2 (en) * 2007-09-28 2010-11-23 Rohm Co., Ltd. Oscillator with a stable oscillating frequency
KR101486421B1 (ko) * 2008-07-17 2015-01-27 삼성전자주식회사 레벨 쉬프터를 포함하는 ｖｃｏ 회로 및 이를 구비하는반도체 장치
US7907003B2 (en) * 2009-01-14 2011-03-15 Standard Microsystems Corporation Method for improving power-supply rejection
JP2011155489A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体集積回路装置および発振周波数較正方法
US8258880B2 (en) * 2010-02-26 2012-09-04 Infineon Technologies Ag Ring oscillator for providing constant oscillation frequency
CN102158223B (zh) * 2011-01-28 2016-08-31 上海华虹宏力半导体制造有限公司 压控振荡器
EP2634919A1 (en) * 2012-02-29 2013-09-04 Nxp B.V. Level shifter, oscillator circuit using the same and method
US8736387B2 (en) * 2012-07-24 2014-05-27 Nxp B.V. Chopper based relaxation oscillator
CN103457576B (zh) * 2012-07-27 2017-06-09 袁楚卓 高精度rc振荡器及内置该高精度rc振荡器的遥控器
US8766680B2 (en) * 2012-09-26 2014-07-01 Freescale Semiconductor, Inc. Voltage translation circuit
FR3011680A1 (fr) 2013-10-04 2015-04-10 St Microelectronics Rousset Procede de controle de la variation du temps de propagation d'un circuit logique cmos, en particulier un inverseur, en fonction de la temperature et dispositif correspondant
CN103595402B (zh) * 2013-11-18 2017-05-24 四川和芯微电子股份有限公司 高精度振荡器
KR20160079384A (ko) 2014-12-26 2016-07-06 삼성전기주식회사 전류 생성 장치 및 그를 이용한 클럭 신호 생성 시스템
KR20160082285A (ko) 2014-12-30 2016-07-08 삼성전기주식회사 프론트 엔드 회로
US9785178B1 (en) * 2016-03-17 2017-10-10 King Abdulaziz City For Science And Technology Precision current reference generator circuit
EP3487076A1 (en) * 2017-11-15 2019-05-22 ams AG Phase-locked loop circuitry having low variation transconductance design
US10541688B2 (en) * 2017-12-05 2020-01-21 Bae Systems Information And Electronic Systems Integration Inc. Ring oscillator circuit with frequency stabilization
CN107959476B (zh) * 2018-01-04 2024-04-19 湖南融创微电子有限公司 低功耗电流饥饿型振荡器电路
CN110932670B (zh) * 2018-09-19 2023-06-20 雅特力科技(重庆)有限公司 振荡器电路以及相关的振荡器装置
CN112003611B (zh) * 2020-08-06 2021-07-06 广芯微电子（广州）股份有限公司 一种环形振荡器及电路实现方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
EP0778509B1 (en) * 1995-12-06 2002-05-02 International Business Machines Corporation Temperature compensated reference current generator with high TCR resistors
US6115769A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Method and apparatus for providing precise circuit delays
JP3789258B2 (ja) * 1999-09-08 2006-06-21 日本電気株式会社 電圧制御発振器
KR20010073762A (ko) 2000-01-20 2001-08-03 윤종용 온도 및 외부 전원 전압의 변화에 영향받지 않는 전압제어 발진기
JP2001244743A (ja) 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd ２次関数発生器及びそれを用いたｔｃｘｏ制御装置
US20040012449A1 (en) * 2002-07-16 2004-01-22 Illegems Paul F. Ring oscillator with frequency stabilization
US6809603B1 (en) * 2003-04-29 2004-10-26 Ememory Technology Inc. Ring oscillator having a stable output signal without influence of MOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881180B1 (ko) * 2006-01-26 2009-02-03 삼성전자주식회사 다양한 주파수에서 동작가능한 오실레이터

Also Published As

Publication number Publication date
KR20050017151A (ko) 2005-02-22
US20050030109A1 (en) 2005-02-10
US6985040B2 (en) 2006-01-10

Similar Documents

Publication Publication Date Title
KR100509357B1 (ko) 온도 독립형 전압 제어 발진기 및 주파수 발생 방법
JP4204210B2 (ja) Ｐｌｌ回路
JP3415304B2 (ja) クロック発生回路とプロセッサ
KR101026654B1 (ko) 전압-제어형 발진기 회로 및 이를 이용한 위상 로크 루프회로
US6124755A (en) Method and apparatus for biasing a charge pump
JP4898846B2 (ja) 電圧制御型装置のためのハイブリッド電流枯渇型位相補間型回路
JP2008052639A (ja) 定電流回路
CN105099368B (zh) 振荡电路、电流生成电路以及振荡方法
US20060197610A1 (en) Voltage controlled oscillator
JP2011205202A (ja) 電圧電流変換回路及びこれを備えたｐｌｌ回路
KR100699853B1 (ko) 공정 변화에 둔감한 셀프 바이어싱 위상동기 루프 회로 및이의 셀프 바이어싱 방법
JP3779445B2 (ja) 電圧制御発振回路
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
US5399994A (en) Programmable voltage-controlled oscillator having control current generating and compensating circuits
US6853256B2 (en) Voltage controlled oscillator with reference current generator
US5936478A (en) Voltage-controlled oscillator including a stabilized ring oscillator
US8525598B2 (en) Digital to analog converter for phase locked loop
JP2009182584A (ja) Ｐｌｌ回路
JP2006270225A (ja) クロックジェネレータ
US6407611B1 (en) System and method for providing automatic compensation of IC design parameters that vary as a result of natural process variation
JPH08162911A (ja) 電圧制御発振器
JP2008085534A (ja) 電圧制御型発振器
JP2715979B2 (ja) 出力バッファ回路
JP3473400B2 (ja) 発振器
JP2002185291A (ja) 電圧制御発振器およびｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 15