JP3789258B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP3789258B2 JP3789258B2 JP25372999A JP25372999A JP3789258B2 JP 3789258 B2 JP3789258 B2 JP 3789258B2 JP 25372999 A JP25372999 A JP 25372999A JP 25372999 A JP25372999 A JP 25372999A JP 3789258 B2 JP3789258 B2 JP 3789258B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- current converter
- input terminal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 229920006395 saturated elastomer Polymers 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000013459 approach Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Description
【０００１】
【発明の属する技術分野】
本発明は電圧制御発振器に関し、特に発振器を構成するデバイスの製造条件等による性能ばらつきや動作温度の変動や使用する電源電圧の変動等による性能ばらつき、性能劣化を防ぐ手法に関する。
【０００２】
【従来の技術】
従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等においては、発振周波数を制御する目的で電圧制御発振器が広く用いられている。その回路例を図５に示す。図５において、入力端子１１の電圧レベルをＶボルトからΔＶボルトだけ変化させると、出力端子１２から得られる信号の発振周波数がＦヘルツからΔＦヘルツ変化する。
【０００３】
従来の電圧制御発振器では入力端子１１をＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｄｕｃｔｏｒ）トランジスタもしくはＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｄｕｃｔｏｒ）トランジスタのゲート電圧に接続し、インバータ列に供給する電流値を変化させることで発振周波数を制御している。
【０００４】
インバータ１４の発振周波数は第２のＰＭＯＳ１０２に流れる電流に比例し、第２のＰＭＯＳ１０２に流れる電流は第１のＰＭＯＳ１０１に流れる電流に比例する。第１のＰＭＯＳ１０１に流れる電流は第１のＮＭＯＳ２０１に流れる電流に等しい。入力端子１１の電圧レベルをグランドから電源電圧まで変化させる時、入力端子１１の電位が第１のＮＭＯＳ２０１のしきい値電圧に達するまでは第１のＮＭＯＳ２０１に電流が流れない。
【０００５】
入力端子１１の電圧レベルが第１のＮＭＯＳ２０１のしきい値電圧を超えると、第１のＮＭＯＳ２０１に電流が流れて増加するが、第１の端子１３の電位は低下するため、電流はしだいに飽和していく。
【０００６】
ここで、図６（ａ），（ｂ）には上記の回路構成において用いられるインバータ１４の構成例を示し、図６（ａ）には複数のＮＭＯＳトランジスタ及び複数のＰＭＯＳトランジスタから構成される例を概念的に示しており、図６（ｂ）には１個のＮＭＯＳトランジスタと１個のＰＭＯＳトランジスタとから構成される例を示している。尚、図６において、２０は内部電源を、２１はグランドを、２２は入力を、２３は出力をそれぞれ示している。
【０００７】
したがって、この時の電圧制御発振器の入力端子１１の電圧レベルと発振周波数との関係は図７に示すようになる。入力端子１１の動作範囲は制限され、ΔＦ／ΔＶは単調に減少するという特徴を持つ。尚、入力端子１１をＰＭＯＳトランジスタのゲート電圧に接続した電圧制御発振器の構成においては、入力端子１１の動作範囲は制限され、ΔＦ／ΔＶは単調に増加するという特徴を持つ。
【０００８】
【発明が解決しようとする課題】
入力端子の電圧レベルを変化させた時、出力端子から得られる信号の発振周波数の最小値をＦＭＩＮ、最大値をＦＭＡＸとする。いま、性能ばらつきとは発振器を構成するデバイスの製造条件等による性能ばらつき、動作温度の変動、使用する電源電圧等の変動による性能ばらつきを含むものとする。
【０００９】
全ての性能ばらつきを考えた時、ゲインの最大となる条件をベスト条件、最小値となる条件をワースト条件、性能ばらつきがない時の条件をノーマル条件とする。全ての性能ばらつきを考えた時、常に発振周波数の最小値ＦＭＩＮと発振周波数の最大値ＦＭＡＸとの間に挟まれる発振周波数範囲を動作周波数範囲と呼ぶ。
【００１０】
従来の電圧制御発振器では、性能ばらつきによって、発振周波数の最小値ＦＭＩＮと発振周波数の最大値ＦＭＡＸとのどちらか、あるいは両者が増加あるいは減少するため、動作周波数範囲は性能ばらつきが大きくなると狭くなるという問題がある。
【００１１】
通常、発振器を構成するデバイスの製造プロセスの微細化と電源電圧の低下とによって、性能ばらつきは増加するトレンドにある。したがって、動作周波数範囲はトレンドにしたがって狭くなってしまう。
【００１２】
動作周波数範囲を広くするためには、入力端子の電圧レベルをΔＶボルトだけ変化させた時の出力端子から得られる信号の発振周波数の変化ΔＦの割合を示すゲインΔＦ／ΔＶを大きくする必要がある。
【００１３】
しかしながら、電圧制御発振器の入力端子はアナログ電位が入力されるため、ゲインの増加は出力端子から得られる信号の発振周期のゆれ、つまりジッタを増加させてしまう。
【００１４】
そこで、本発明の目的は上記の問題点を解消し、性能ばらつきに対してもゲインを増加させずに動作周波数範囲を広くすることができる電圧制御発振器を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による電圧制御発振器は、入力端子の電圧レベルを入力する第１の電圧電流変換器と、入力端子の電圧レベルを入力する第２の電圧電流変換器と、第１電圧電流変換器の出力電流及び前記第２電圧電流変換器の出力電流の和によって発振周波数が変化する発振器を有し、第１の電圧電流変換器は、入力端子の電圧増加に応じてその出力電流値の増加率が減少する電圧電流変換特性を有し、第２の電圧電流変換器は、入力端子の電圧増加に応じてその出力電流値の増加率が増加する電圧電流変換特性を有し、第１の電圧電流変換器の電圧電流変換特性と第２の電圧電流変換器の電圧電流変換特性との和が、第１の電圧電流変換器の予め設定されたしきい値電圧から、電源電圧としきい値電圧の差分値までの電圧範囲内で直線性となるように設定されている。
また、本発明の上記電圧制御発振器において、第１の電圧電流変換器は、その電流が前記入力端子の電圧レベルをグランドから電源電圧まで上げる時に予め設定されたしきい値電圧を越えてから流れ出してやがて飽和するよう構成し、第２の電圧電流変換器は、その電流が入力端子の電圧レベルを電源電圧からグランドまで下げる時に電源電圧としきい値電圧との差分値を越えてから流れ出してやがて飽和するよう構成している。
本発明の上記電圧制御発振器において、発振器は、供給される電流値の変化に応じて発振周波数を制御するインバータと、第１の電圧電流変換器の電流に比例する電流をインバータに供給する第１のトランジスタ素子と、第２の電圧電流変換器の電流に比例する電流をインバータに供給する第２のトランジスタ素子とを含むことを特徴としている。
さらに、本発明の上記電圧制御発振器において、入力端子は、第１の電圧電流変換器を構成する NMOS （ N-channel Metal Oxide Semiconductor ）トランジスタに接続され、入力端子は、第２の電圧電流変換器を構成する PMOS （ P-channel Metal Oxide Semiconductor ）トランジスタに接続されていることを特徴とする。
【００１６】
すなわち、本発明の電圧制御発振器は、入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な２組の電圧電流変換器を用いて発振周波数の特性を直線性にすることで、性能ばらつきに対してもゲインを増加させずに広い動作周波数範囲を得ることを可能としている。
【００１７】
これは第１の端子から入出力する電流値及び第２の端子から入出力する電流値によって第１の出力端子から得られる信号の発振周波数が変化する発振器と、第１の入力端子と電流変化量とに応じて第１の端子から入出力する電流値が変化する第１の電圧電流変換器と、第２の入力端子と電流変化量とに応じて第２の端子から入出力する電流値が変化し、その電圧電流特性が第１の電圧電流変換器の電圧電流特性と対称に変化する第２の電圧電流変換器とから構成することで、実現可能である。
【００１８】
動作周波数範囲を広くするためには、ゲインΔＦ／ΔＶを大きくする必要があるが、ゲインの増加はジッタを増加させてしまう。ゲインを増加させずに動作周波数範囲を広げるには、入力端子の動作範囲を広げ、発振周波数特性を直線性にすることで可能である。
【００１９】
第１の電圧電流変換器と、電圧電流特性が第１の電圧電流変換器の電圧電流特性と対称に変化する第２の電圧電流変換器とを組合せて、これらの特性を平均化した場合、入力端子の動作範囲は広く、電流は直線性に近づく。発振周波数はインバータに供給する電流に比例するため、ゲインを増加させずに動作周波数範囲を広げることが可能となる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態による電圧制御発振器の構成を示すブロック図である。
図１において、本発明の実施の形態による電圧制御発振器は第１の電圧電流変換器１と、第２の電圧電流変換器２と、発振器３と、第１の入力端子４と、第１の端子５と、第２の端子６と、第１の出力端子７とから構成されている。
【００２１】
入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な２組の電圧電流変換器を用いて発振周波数の特性を直線性にすることで、性能ばらつきに対してもゲインを増加させずに広い動作周波数範囲を有することとなる。
【００２２】
第１の電圧電流変換器１においては第１の入力端子４の電流変化量に応じて第１の端子５から入出力する電流値が変化する。第２の電圧電流変換器２においては第１の入力端子４の電流変化量に応じて第２の端子６から入出力する電流値が変化し、その電圧電流特性が第１の電圧電流変換器１の電圧電流特性と対称に変化する。
【００２３】
発振器３においては第１の電圧電流変換器１の第１の端子５から入出力する電流値及び第２の電圧電流変換器２の第２の端子６から入出力する電流値によって第１の出力端子７から得られる信号の発振周波数が変化する。
【００２４】
図２は本発明の実施の形態による電圧制御発振器の動作特性を示す図である。以下、これら図１及び図２を参照して本発明の実施の形態による電圧制御発振器の動作特性について述べる。
【００２５】
第１の電圧電流変換器１の電流は第１の入力端子４の電圧レベルをグランドから電源電圧まで上げると、予め設定されたしきい値電圧を越えてから流れ出し、やがて飽和する。
【００２６】
一方、第２の電圧電流変換器２の電流は第１の入力端子４の電圧レベルを電源電圧からグランドまで下げると、「電源電圧−しきい値電圧」を越えてから流れ出し、やがて飽和する。
【００２７】
第１の電圧電流変換器１の電流と第２の電圧電流変換器２の電流とを平均化した特性は第１の入力端子４の動作範囲が広くなり、その電流が直線性に近づくこととなる。発振周波数はインバータ（図示せず）に供給する電流に比例するため、ゲインを増加させずに動作周波数範囲を広げることができる。
【００２８】
図３は本発明の一実施例による電圧制御発振器の回路構成を示す図である。図３において、本発明の一実施例による電圧制御発振器は第１の電圧電流変換器１と、第２の電圧電流変換器２と、発振器３とから構成されている。
【００２９】
第１の電圧電流変換器１は第１のＰＭＯＳ１０１及び第１のＮＭＯＳ２０１を含んで構成され、第２の電圧電流変換器２は第３のＰＭＯＳ１０３と第４のＰＭＯＳ１０４と第２のＮＭＯＳ２０２とを含んで構成され、発振器３は第２のＰＭＯＳ１０２と第５のＰＭＯＳ１０５とインバータ８とを含んで構成されている。
【００３０】
第１の入力端子４は第１のＮＭＯＳ２０１のゲートと第３のＰＭＯＳ１０３のゲートとに接続しているため、第１のＮＭＯＳ２０１に流れる電流と第３のＰＭＯＳ１０３に流れる電流とは第１の入力端子４の電圧レベルの向き対して対称である。
【００３１】
また、第２のＮＭＯＳ２０２に流れる電流が一定の時、第４のＰＭＯＳ１０４に流れる電流と第３のＰＭＯＳ１０２に流れる電流とは電流の向きに対して対称である。したがって、第１のＰＭＯＳ１０１に流れる電流と第４のＰＭＯＳ１０４に流れる電流とは電圧電流特性が対称となる。
【００３２】
さらに、第２のＰＭＯＳ１０２に流れる電流は第１のＰＭＯＳ１０１に流れる電流に比例し、第５のＰＭＯＳ１０５に流れる電流は第４のＰＭＯＳ１０４の電流に比例し、ともにインバータ８に供給される。
【００３３】
インバータ８は供給される電流値の変化に応じて発振器３からの発振周波数を制御するため、入力端子の動作範囲が広くなり、発振周波数特性が直線性に近づく。これによって、ゲインを増加させずに、動作周波数範囲を広げることができる。
【００３４】
図４は本発明の一実施例による電圧制御発振器の動作特性を示す図である。これら図３及び図４を参照して本発明の一実施例による電圧制御発振器の動作特性について説明する。
【００３５】
例えば、本実施例を用いて電源電圧２．５Ｖの電圧制御発振器を設計した場合、性能ばらつきを考慮して従来の電圧制御発振器と比較すると、入力端子の電圧レベルは１．７Ｖから２．５Ｖに広がり、動作周波数範囲は３００ＭＨｚから４００ＭＨｚまで向上している。この時、ゲインの最大値は増加していないため、本実施例においてはジッタを増加させずに、動作周波数範囲を広げることが可能なことを示している。
【００３６】
このように、第１の出力端子７から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な第１の電圧電流変換器１及び第２の電圧電流変換器２を用いて発振周波数の特性を直線性とすることによって、性能ばらつきに対してもゲインを増加させずに、広い動作周波数範囲を得ることができる。
【００３７】
尚、本発明は上記の実施例に限定されず、上述した技術思想の範囲内において、上記の実施例が適宜変更可能であることは明らかである
【００３８】
【発明の効果】
以上説明したように本発明によれば、入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、同一の入力端子の電流変化量に応じて入出力される電圧電流特性が互いに対称となる第１及び第２の電圧電流変換器を備え、第１及び第２の電圧電流変換器を用いて発振周波数の特性が略直線性となるよう構成することによって、性能ばらつきに対してもゲインを増加させずに動作周波数範囲を広くすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態による電圧制御発振器の構成を示すブロック図である。
【図２】本発明の実施の形態による電圧制御発振器の動作特性を示す図である。
【図３】本発明の一実施例による電圧制御発振器の回路構成を示す図である。
【図４】本発明の一実施例による電圧制御発振器の動作特性を示す図である。
【図５】従来例による電圧制御発振器の回路構成を示す図である。
【図６】（ａ），（ｂ）は図５のインバータの構成例を示す図である。
【図７】従来例による電圧制御発振器の動作特性を示す図である。
【符号の説明】
１ 第１の電圧電流変換器
２ 第２の電圧電流変換器
３ 発振器
４ 第１の入力端子
５ 第１の端子
６ 第２の端子
７ 第１の出力端子
８ インバータ
１０１ 第１のＰＭＯＳ
１０２ 第２のＰＭＯＳ
１０３ 第３のＰＭＯＳ
１０４ 第４のＰＭＯＳ
１０５ 第５のＰＭＯＳ
２０１ 第１のＮＭＯＳ
２０２ 第２のＮＭＯＳ
【発明の属する技術分野】
本発明は電圧制御発振器に関し、特に発振器を構成するデバイスの製造条件等による性能ばらつきや動作温度の変動や使用する電源電圧の変動等による性能ばらつき、性能劣化を防ぐ手法に関する。
【０００２】
【従来の技術】
従来、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等においては、発振周波数を制御する目的で電圧制御発振器が広く用いられている。その回路例を図５に示す。図５において、入力端子１１の電圧レベルをＶボルトからΔＶボルトだけ変化させると、出力端子１２から得られる信号の発振周波数がＦヘルツからΔＦヘルツ変化する。
【０００３】
従来の電圧制御発振器では入力端子１１をＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｄｕｃｔｏｒ）トランジスタもしくはＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｄｕｃｔｏｒ）トランジスタのゲート電圧に接続し、インバータ列に供給する電流値を変化させることで発振周波数を制御している。
【０００４】
インバータ１４の発振周波数は第２のＰＭＯＳ１０２に流れる電流に比例し、第２のＰＭＯＳ１０２に流れる電流は第１のＰＭＯＳ１０１に流れる電流に比例する。第１のＰＭＯＳ１０１に流れる電流は第１のＮＭＯＳ２０１に流れる電流に等しい。入力端子１１の電圧レベルをグランドから電源電圧まで変化させる時、入力端子１１の電位が第１のＮＭＯＳ２０１のしきい値電圧に達するまでは第１のＮＭＯＳ２０１に電流が流れない。
【０００５】
入力端子１１の電圧レベルが第１のＮＭＯＳ２０１のしきい値電圧を超えると、第１のＮＭＯＳ２０１に電流が流れて増加するが、第１の端子１３の電位は低下するため、電流はしだいに飽和していく。
【０００６】
ここで、図６（ａ），（ｂ）には上記の回路構成において用いられるインバータ１４の構成例を示し、図６（ａ）には複数のＮＭＯＳトランジスタ及び複数のＰＭＯＳトランジスタから構成される例を概念的に示しており、図６（ｂ）には１個のＮＭＯＳトランジスタと１個のＰＭＯＳトランジスタとから構成される例を示している。尚、図６において、２０は内部電源を、２１はグランドを、２２は入力を、２３は出力をそれぞれ示している。
【０００７】
したがって、この時の電圧制御発振器の入力端子１１の電圧レベルと発振周波数との関係は図７に示すようになる。入力端子１１の動作範囲は制限され、ΔＦ／ΔＶは単調に減少するという特徴を持つ。尚、入力端子１１をＰＭＯＳトランジスタのゲート電圧に接続した電圧制御発振器の構成においては、入力端子１１の動作範囲は制限され、ΔＦ／ΔＶは単調に増加するという特徴を持つ。
【０００８】
【発明が解決しようとする課題】
入力端子の電圧レベルを変化させた時、出力端子から得られる信号の発振周波数の最小値をＦＭＩＮ、最大値をＦＭＡＸとする。いま、性能ばらつきとは発振器を構成するデバイスの製造条件等による性能ばらつき、動作温度の変動、使用する電源電圧等の変動による性能ばらつきを含むものとする。
【０００９】
全ての性能ばらつきを考えた時、ゲインの最大となる条件をベスト条件、最小値となる条件をワースト条件、性能ばらつきがない時の条件をノーマル条件とする。全ての性能ばらつきを考えた時、常に発振周波数の最小値ＦＭＩＮと発振周波数の最大値ＦＭＡＸとの間に挟まれる発振周波数範囲を動作周波数範囲と呼ぶ。
【００１０】
従来の電圧制御発振器では、性能ばらつきによって、発振周波数の最小値ＦＭＩＮと発振周波数の最大値ＦＭＡＸとのどちらか、あるいは両者が増加あるいは減少するため、動作周波数範囲は性能ばらつきが大きくなると狭くなるという問題がある。
【００１１】
通常、発振器を構成するデバイスの製造プロセスの微細化と電源電圧の低下とによって、性能ばらつきは増加するトレンドにある。したがって、動作周波数範囲はトレンドにしたがって狭くなってしまう。
【００１２】
動作周波数範囲を広くするためには、入力端子の電圧レベルをΔＶボルトだけ変化させた時の出力端子から得られる信号の発振周波数の変化ΔＦの割合を示すゲインΔＦ／ΔＶを大きくする必要がある。
【００１３】
しかしながら、電圧制御発振器の入力端子はアナログ電位が入力されるため、ゲインの増加は出力端子から得られる信号の発振周期のゆれ、つまりジッタを増加させてしまう。
【００１４】
そこで、本発明の目的は上記の問題点を解消し、性能ばらつきに対してもゲインを増加させずに動作周波数範囲を広くすることができる電圧制御発振器を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による電圧制御発振器は、入力端子の電圧レベルを入力する第１の電圧電流変換器と、入力端子の電圧レベルを入力する第２の電圧電流変換器と、第１電圧電流変換器の出力電流及び前記第２電圧電流変換器の出力電流の和によって発振周波数が変化する発振器を有し、第１の電圧電流変換器は、入力端子の電圧増加に応じてその出力電流値の増加率が減少する電圧電流変換特性を有し、第２の電圧電流変換器は、入力端子の電圧増加に応じてその出力電流値の増加率が増加する電圧電流変換特性を有し、第１の電圧電流変換器の電圧電流変換特性と第２の電圧電流変換器の電圧電流変換特性との和が、第１の電圧電流変換器の予め設定されたしきい値電圧から、電源電圧としきい値電圧の差分値までの電圧範囲内で直線性となるように設定されている。
また、本発明の上記電圧制御発振器において、第１の電圧電流変換器は、その電流が前記入力端子の電圧レベルをグランドから電源電圧まで上げる時に予め設定されたしきい値電圧を越えてから流れ出してやがて飽和するよう構成し、第２の電圧電流変換器は、その電流が入力端子の電圧レベルを電源電圧からグランドまで下げる時に電源電圧としきい値電圧との差分値を越えてから流れ出してやがて飽和するよう構成している。
本発明の上記電圧制御発振器において、発振器は、供給される電流値の変化に応じて発振周波数を制御するインバータと、第１の電圧電流変換器の電流に比例する電流をインバータに供給する第１のトランジスタ素子と、第２の電圧電流変換器の電流に比例する電流をインバータに供給する第２のトランジスタ素子とを含むことを特徴としている。
さらに、本発明の上記電圧制御発振器において、入力端子は、第１の電圧電流変換器を構成する NMOS （ N-channel Metal Oxide Semiconductor ）トランジスタに接続され、入力端子は、第２の電圧電流変換器を構成する PMOS （ P-channel Metal Oxide Semiconductor ）トランジスタに接続されていることを特徴とする。
【００１６】
すなわち、本発明の電圧制御発振器は、入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な２組の電圧電流変換器を用いて発振周波数の特性を直線性にすることで、性能ばらつきに対してもゲインを増加させずに広い動作周波数範囲を得ることを可能としている。
【００１７】
これは第１の端子から入出力する電流値及び第２の端子から入出力する電流値によって第１の出力端子から得られる信号の発振周波数が変化する発振器と、第１の入力端子と電流変化量とに応じて第１の端子から入出力する電流値が変化する第１の電圧電流変換器と、第２の入力端子と電流変化量とに応じて第２の端子から入出力する電流値が変化し、その電圧電流特性が第１の電圧電流変換器の電圧電流特性と対称に変化する第２の電圧電流変換器とから構成することで、実現可能である。
【００１８】
動作周波数範囲を広くするためには、ゲインΔＦ／ΔＶを大きくする必要があるが、ゲインの増加はジッタを増加させてしまう。ゲインを増加させずに動作周波数範囲を広げるには、入力端子の動作範囲を広げ、発振周波数特性を直線性にすることで可能である。
【００１９】
第１の電圧電流変換器と、電圧電流特性が第１の電圧電流変換器の電圧電流特性と対称に変化する第２の電圧電流変換器とを組合せて、これらの特性を平均化した場合、入力端子の動作範囲は広く、電流は直線性に近づく。発振周波数はインバータに供給する電流に比例するため、ゲインを増加させずに動作周波数範囲を広げることが可能となる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態による電圧制御発振器の構成を示すブロック図である。
図１において、本発明の実施の形態による電圧制御発振器は第１の電圧電流変換器１と、第２の電圧電流変換器２と、発振器３と、第１の入力端子４と、第１の端子５と、第２の端子６と、第１の出力端子７とから構成されている。
【００２１】
入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な２組の電圧電流変換器を用いて発振周波数の特性を直線性にすることで、性能ばらつきに対してもゲインを増加させずに広い動作周波数範囲を有することとなる。
【００２２】
第１の電圧電流変換器１においては第１の入力端子４の電流変化量に応じて第１の端子５から入出力する電流値が変化する。第２の電圧電流変換器２においては第１の入力端子４の電流変化量に応じて第２の端子６から入出力する電流値が変化し、その電圧電流特性が第１の電圧電流変換器１の電圧電流特性と対称に変化する。
【００２３】
発振器３においては第１の電圧電流変換器１の第１の端子５から入出力する電流値及び第２の電圧電流変換器２の第２の端子６から入出力する電流値によって第１の出力端子７から得られる信号の発振周波数が変化する。
【００２４】
図２は本発明の実施の形態による電圧制御発振器の動作特性を示す図である。以下、これら図１及び図２を参照して本発明の実施の形態による電圧制御発振器の動作特性について述べる。
【００２５】
第１の電圧電流変換器１の電流は第１の入力端子４の電圧レベルをグランドから電源電圧まで上げると、予め設定されたしきい値電圧を越えてから流れ出し、やがて飽和する。
【００２６】
一方、第２の電圧電流変換器２の電流は第１の入力端子４の電圧レベルを電源電圧からグランドまで下げると、「電源電圧−しきい値電圧」を越えてから流れ出し、やがて飽和する。
【００２７】
第１の電圧電流変換器１の電流と第２の電圧電流変換器２の電流とを平均化した特性は第１の入力端子４の動作範囲が広くなり、その電流が直線性に近づくこととなる。発振周波数はインバータ（図示せず）に供給する電流に比例するため、ゲインを増加させずに動作周波数範囲を広げることができる。
【００２８】
図３は本発明の一実施例による電圧制御発振器の回路構成を示す図である。図３において、本発明の一実施例による電圧制御発振器は第１の電圧電流変換器１と、第２の電圧電流変換器２と、発振器３とから構成されている。
【００２９】
第１の電圧電流変換器１は第１のＰＭＯＳ１０１及び第１のＮＭＯＳ２０１を含んで構成され、第２の電圧電流変換器２は第３のＰＭＯＳ１０３と第４のＰＭＯＳ１０４と第２のＮＭＯＳ２０２とを含んで構成され、発振器３は第２のＰＭＯＳ１０２と第５のＰＭＯＳ１０５とインバータ８とを含んで構成されている。
【００３０】
第１の入力端子４は第１のＮＭＯＳ２０１のゲートと第３のＰＭＯＳ１０３のゲートとに接続しているため、第１のＮＭＯＳ２０１に流れる電流と第３のＰＭＯＳ１０３に流れる電流とは第１の入力端子４の電圧レベルの向き対して対称である。
【００３１】
また、第２のＮＭＯＳ２０２に流れる電流が一定の時、第４のＰＭＯＳ１０４に流れる電流と第３のＰＭＯＳ１０２に流れる電流とは電流の向きに対して対称である。したがって、第１のＰＭＯＳ１０１に流れる電流と第４のＰＭＯＳ１０４に流れる電流とは電圧電流特性が対称となる。
【００３２】
さらに、第２のＰＭＯＳ１０２に流れる電流は第１のＰＭＯＳ１０１に流れる電流に比例し、第５のＰＭＯＳ１０５に流れる電流は第４のＰＭＯＳ１０４の電流に比例し、ともにインバータ８に供給される。
【００３３】
インバータ８は供給される電流値の変化に応じて発振器３からの発振周波数を制御するため、入力端子の動作範囲が広くなり、発振周波数特性が直線性に近づく。これによって、ゲインを増加させずに、動作周波数範囲を広げることができる。
【００３４】
図４は本発明の一実施例による電圧制御発振器の動作特性を示す図である。これら図３及び図４を参照して本発明の一実施例による電圧制御発振器の動作特性について説明する。
【００３５】
例えば、本実施例を用いて電源電圧２．５Ｖの電圧制御発振器を設計した場合、性能ばらつきを考慮して従来の電圧制御発振器と比較すると、入力端子の電圧レベルは１．７Ｖから２．５Ｖに広がり、動作周波数範囲は３００ＭＨｚから４００ＭＨｚまで向上している。この時、ゲインの最大値は増加していないため、本実施例においてはジッタを増加させずに、動作周波数範囲を広げることが可能なことを示している。
【００３６】
このように、第１の出力端子７から得られる信号の発振周波数が変化する電圧制御発振器において、発振周波数の特性が対称な第１の電圧電流変換器１及び第２の電圧電流変換器２を用いて発振周波数の特性を直線性とすることによって、性能ばらつきに対してもゲインを増加させずに、広い動作周波数範囲を得ることができる。
【００３７】
尚、本発明は上記の実施例に限定されず、上述した技術思想の範囲内において、上記の実施例が適宜変更可能であることは明らかである
【００３８】
【発明の効果】
以上説明したように本発明によれば、入力端子の電圧レベルを変化させると、出力端子から得られる信号の発振周波数が変化する電圧制御発振器において、同一の入力端子の電流変化量に応じて入出力される電圧電流特性が互いに対称となる第１及び第２の電圧電流変換器を備え、第１及び第２の電圧電流変換器を用いて発振周波数の特性が略直線性となるよう構成することによって、性能ばらつきに対してもゲインを増加させずに動作周波数範囲を広くすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態による電圧制御発振器の構成を示すブロック図である。
【図２】本発明の実施の形態による電圧制御発振器の動作特性を示す図である。
【図３】本発明の一実施例による電圧制御発振器の回路構成を示す図である。
【図４】本発明の一実施例による電圧制御発振器の動作特性を示す図である。
【図５】従来例による電圧制御発振器の回路構成を示す図である。
【図６】（ａ），（ｂ）は図５のインバータの構成例を示す図である。
【図７】従来例による電圧制御発振器の動作特性を示す図である。
【符号の説明】
１ 第１の電圧電流変換器
２ 第２の電圧電流変換器
３ 発振器
４ 第１の入力端子
５ 第１の端子
６ 第２の端子
７ 第１の出力端子
８ インバータ
１０１ 第１のＰＭＯＳ
１０２ 第２のＰＭＯＳ
１０３ 第３のＰＭＯＳ
１０４ 第４のＰＭＯＳ
１０５ 第５のＰＭＯＳ
２０１ 第１のＮＭＯＳ
２０２ 第２のＮＭＯＳ
Claims (4)
- 入力端子の電圧レベルを入力する第１の電圧電流変換器と、前記入力端子の電圧レベルを入力する第２の電圧電流変換器と、前記第１の電圧電流変換器の出力電流及び前記第２の電圧電流変換器の出力電流の和によって発振周波数が変化する発振器を有し、
前記第１の電圧電流変換器は、前記入力端子の電圧増加に応じてその出力電流値の増加率が減少する電圧電流変換特性を有し、
前記第２の電圧電流変換器は、前記入力端子の電圧増加に応じてその出力電流値の増加率が増加する電圧電流変換特性を有し、前記第１の電圧電流変換器の電圧電流変換特性と前記第２の電圧電流変換器の電圧電流変換特性との和が、前記第１の電圧電流変換器の予め設定されたしきい値電圧から、電源電圧と前記しきい値電圧の差分値までの電圧範囲内で直線性となるように設定されている
ことを特徴とする電圧制御発振器。 - 前記第１の電圧電流変換器は、その電流が前記入力端子の電圧レベルをグランドから前記電源電圧まで上げる時に前記予め設定されたしきい値電圧を越えてから流れ出してやがて飽和するよう構成し、
前記第２の電圧電流変換器は、その電流が前記入力端子の電圧レベルを前記電源電圧からグランドまで下げる時に前記電源電圧と前記しきい値電圧との差分値を越えてから流れ出してやがて飽和するよう構成した
ことを特徴とする請求項１記載の電圧制御発振器。 - 前記発振器は、供給される電流値の変化に応じて前記発振周波数を制御するインバータと、前記第１の電圧電流変換器の電流に比例する電流を前記インバータに供給する第１のトランジスタ素子と、前記第２の電圧電流変換器の電流に比例する電流を前記インバータに供給する第２のトランジスタ素子とを含むことを特徴とする請求項１または２に記載の電圧制御発振器。
- 前記入力端子は、前記第１の電圧電流変換器を構成する NMOS （ N-channel Metal Oxide Semiconductor ）トランジスタに接続され、
前記入力端子は、前記第２の電圧電流変換器を構成する PMOS （ P-channel Metal Oxide Semiconductor ）トランジスタに接続されていることを特徴とする請求項１から３のいずれかに記載の電圧制御発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25372999A JP3789258B2 (ja) | 1999-09-08 | 1999-09-08 | 電圧制御発振器 |
| US09/649,047 US6404295B1 (en) | 1999-09-08 | 2000-08-29 | Voltage controlled oscillator with linear input voltage characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25372999A JP3789258B2 (ja) | 1999-09-08 | 1999-09-08 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077674A JP2001077674A (ja) | 2001-03-23 |
| JP3789258B2 true JP3789258B2 (ja) | 2006-06-21 |
Family
ID=17255339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25372999A Expired - Fee Related JP3789258B2 (ja) | 1999-09-08 | 1999-09-08 | 電圧制御発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6404295B1 (ja) |
| JP (1) | JP3789258B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040012449A1 (en) * | 2002-07-16 | 2004-01-22 | Illegems Paul F. | Ring oscillator with frequency stabilization |
| KR100509357B1 (ko) * | 2003-08-08 | 2005-08-22 | 삼성전자주식회사 | 온도 독립형 전압 제어 발진기 및 주파수 발생 방법 |
| US6954112B2 (en) * | 2003-08-18 | 2005-10-11 | Semiconductor Components Industries, L.L.C. | Method of forming a variable frequency oscillator and structure therefor |
| CN101127525A (zh) * | 2007-09-07 | 2008-02-20 | 华为技术有限公司 | 一种偏置电路以及压控振荡器 |
| US8362848B2 (en) * | 2011-04-07 | 2013-01-29 | Qualcomm Incorporated | Supply-regulated VCO architecture |
| US8581667B2 (en) * | 2011-11-11 | 2013-11-12 | Qualcomm Incorporated | Tuning voltage range extension circuit and method |
| US8988154B2 (en) | 2012-10-11 | 2015-03-24 | Mediatek Singapore Pte. Ltd. | Voltage-to-current converter and voltage controlled oscillator having voltage-to-current converter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017686A (en) * | 1970-11-12 | 1977-04-12 | Todd Leonard M | Telephone line voltage actuated switches |
| US5331295A (en) | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
| JP3436971B2 (ja) * | 1994-06-03 | 2003-08-18 | 三菱電機株式会社 | 電圧制御型電流源およびそれを用いたバイアス発生回路 |
| JPH0837284A (ja) * | 1994-07-21 | 1996-02-06 | Nippondenso Co Ltd | 半導体集積回路装置 |
| JP2833564B2 (ja) * | 1996-02-15 | 1998-12-09 | 日本電気株式会社 | 多値電圧源回路 |
| JP3915137B2 (ja) | 1996-05-23 | 2007-05-16 | エプソントヨコム株式会社 | 電圧制御型発振回路 |
| US5783954A (en) * | 1996-08-12 | 1998-07-21 | Motorola, Inc. | Linear voltage-to-current converter |
| US5710527A (en) * | 1996-09-19 | 1998-01-20 | Texas Instruments Incorporated | Complementary voltage to current conversion for voltage controlled oscillator |
| US5748048A (en) * | 1996-12-12 | 1998-05-05 | Cypress Semiconductor Corporation | Voltage controlled oscillator (VCO) frequency gain compensation circuit |
-
1999
- 1999-09-08 JP JP25372999A patent/JP3789258B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-29 US US09/649,047 patent/US6404295B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6404295B1 (en) | 2002-06-11 |
| JP2001077674A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771114B2 (en) | Charge pump current compensating circuit | |
| US5896068A (en) | Voltage controlled oscillator (VCO) frequency gain compensation circuit | |
| EP1056207B1 (en) | Voltage-controlled ring oscillator with differential amplifiers | |
| JP2003069390A (ja) | Ｐｌｌ回路 | |
| JPH05243990A (ja) | 電圧制御発振器 | |
| US8159275B2 (en) | Phase-locked loop and bias generator | |
| JP2009049872A (ja) | 電圧制御発振器 | |
| JP3789258B2 (ja) | 電圧制御発振器 | |
| US6323738B1 (en) | Voltage-controlled ring oscillator with level converting and amplitude control circuits | |
| US7598818B2 (en) | Temperature compensation for a voltage-controlled oscillator | |
| US6734747B1 (en) | Piezoelectric oscillator | |
| JP4025043B2 (ja) | 半導体集積回路 | |
| US5619125A (en) | Voltage-to-current converter | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US6504439B1 (en) | Voltage controlled oscillation circuit having oscillation frequency variable control units inserted between inversion circuit elements | |
| JP2003318417A (ja) | Ｍｏｓ型可変容量および半導体集積回路 | |
| JP2008042339A (ja) | 半導体装置 | |
| JP4279180B2 (ja) | 局所発振回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| US20090219103A1 (en) | Oscillator Arrangement and Method for Operating an Oscillating Crystal | |
| US20190386612A1 (en) | Auto-compensation for control voltage range of vco at low power supply | |
| JPH0936708A (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2009135352A (ja) | 半導体集積回路及び電圧制御発振器 | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JP2003229764A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |