JP2007164310A - リファレンス電圧生成装置 - Google Patents
リファレンス電圧生成装置 Download PDFInfo
- Publication number
- JP2007164310A JP2007164310A JP2005357152A JP2005357152A JP2007164310A JP 2007164310 A JP2007164310 A JP 2007164310A JP 2005357152 A JP2005357152 A JP 2005357152A JP 2005357152 A JP2005357152 A JP 2005357152A JP 2007164310 A JP2007164310 A JP 2007164310A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- reference voltage
- voltage
- dependent
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】 電源電圧変化,温度変化,デバイスばらつきに対して安定な基準電圧を生成する。
【解決手段】 電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段11と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段12と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段13とを有し、温度依存電圧生成手段11によって生成された基準電圧VTと、デバイス依存電圧生成手段12によって生成された基準電圧VDと、温度・デバイス依存電圧生成手段13によって生成された基準電圧VVとを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧VREFを生成する。
【選択図】 図2
【解決手段】 電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段11と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段12と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段13とを有し、温度依存電圧生成手段11によって生成された基準電圧VTと、デバイス依存電圧生成手段12によって生成された基準電圧VDと、温度・デバイス依存電圧生成手段13によって生成された基準電圧VVとを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧VREFを生成する。
【選択図】 図2
Description
本発明は、リファレンス電圧生成装置に関する。
集積回路中での基準電圧を生成する技術として、従来よりバンドギャップリファレンス回路と呼ばれる回路が知られている。このバンドギャップリファレンス回路(BGR回路)によれば、温度変化や電源電圧変化が生じても高精度で安定した基準電圧を得ることが出来る。図1はBGR回路の構成例を示す図である。このBGR回路は、電流源用pchMOSトランジスタT90,T91,T92と、抵抗素子R91,R92,R93,R94と、コレクタとベースを接続したバイポーラトランジスタT93,T94(もしくはPN接合ダイオード)と、オペアンプとから構成されている。図1において、バイポーラトランジスタT93,T94のエミッタ面積比を1:Nとし(もしくは電流密度がN倍になるようにし)、また、抵抗R92とR93とを通常等しくする。図中、A点とB点に現れる電圧をそれぞれVA、VBとすると、出力ノードVREFに現れる電圧は次式(数1)で表される。
ここで、VTは熱電圧(=K・T/q)である。
数1において、VTは正の温度係数(温度が上がると電圧も上がる)を持ち、またVAは負の温度係数を持つ(温度が上がると電圧が下がる)。よって、抵抗値R91とR92の値を適当な値にしてやることによって、温度変動が生じてもそれほど変動しない高精度の基準電圧VREFを生成することが出来る。
特許文献1には、上述したバンドギャップリファレンス回路が示されている。
特開2003−173212号公報
しかしながら、図1のバンドギャップリファレンス回路では、生成電圧VREFはおよそ1.25Vになってしまい、電源電圧をそれ以上低くすることは出来ないという問題がある。今後、集積回路のますますの低電圧化に伴って、1.25V以下でも動作可能な基準電圧生成装置が望まれる。また一般的にバイポーラトランジスタを用いたBGR回路は面積が大きくなってしまうという問題がある。このような問題を解決するものとして、文献「IEEE Xplore Electronics Letters Volume: 39, Issue: 20, Year: 2 Oct. 2003 CMOS bandgap voltage reference circuit for supply voltages down to 0.6V」が知られている。この文献では、従来のバイポーラトランジスタをMOSトランジスタに代替することにより、電源電圧を0.6Vまで下げることを実現している。また、すべてMOSトランジスタで構成していることにより、従来のバンドギャップリファレンスよりも面積の小型化が可能であると想像される。しかしこの構成では、電源電圧と温度の変化については基準電圧の変化を抑制することが出来るが、製造工程上MOSトランジスタの特性(すなわち、デバイスの特性)がばらついた時に所望の基準電圧を得ることが難しいという問題がある。
本発明は、電源電圧変化,温度変化,デバイスばらつきによる基準電圧変化をそれぞれ打ち消し、電源電圧変化,温度変化,デバイスばらつきに対して安定な基準電圧を生成することが出来るとともに、電源電圧を低くすること(消費電力を削減すること)が可能であり、また従来よりも回路面積を小さくすることの可能なリファレンス電圧生成装置を提供することを目的としている。
上記目的を達成するために、請求項1記載の発明は、電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段とを有し、温度依存電圧生成手段によって生成された基準電圧と、デバイス依存電圧生成手段によって生成された基準電圧と、温度・デバイス依存電圧生成手段によって生成された基準電圧とを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧を生成するようになっており、前記温度依存電圧生成手段,前記デバイス依存電圧生成手段,前記温度・デバイス依存電圧生成手段に用いられているトランジスタは、すべてMOSトランジスタで構成されていることを特徴としている。
また、請求項2記載の発明は、請求項1記載のリファレンス電圧生成装置において、該リファレンス電圧生成装置は、前記温度依存電圧生成手段によって生成された基準電圧と、前記デバイス依存電圧生成手段によって生成された基準電圧と、前記温度・デバイス依存電圧生成手段によって生成された基準電圧とを、それぞれ対応する電流に変換し、それぞれの電流を所定の係数でもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧を生成するようになっていることを特徴としている。
また、請求項3記載の発明は、請求項1または請求項2記載のリファレンス電圧生成装置において、前記温度依存電圧生成手段は、ダイオード接続された(ドレインとゲートをショートした)2つのMOSトランジスタの電流密度を異ならせたときにサブスレッショルド領域においてドレイン・ソース間電圧の差が絶対温度に比例するという性質を利用して、電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成することを特徴としている。
また、請求項4記載の発明は、請求項1乃至請求項3のいずれか一項に記載のリファレンス電圧生成装置において、前記デバイス依存電圧生成手段は、ダイオード接続された2つのMOSトランジスタの電流密度を異ならせたときにサブスレッショルド領域においてドレイン・ソース間電圧の差が絶対温度に比例するという性質とそれぞれのドレイン・ソース間電圧が絶対温度が上がると下がるという性質とを利用して温度変化を打ち消すようにして、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成することを特徴としている。
また、請求項5記載の発明は、請求項1乃至請求項4のいずれか一項に記載のリファレンス電圧生成装置において、ダイオード接続されたチャネル長が大きく異なる2つのMOSトランジスタにおいてチャネル長変調効果を利用して、前記温度・デバイス依存電圧生成手段は、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成することを特徴としている。
請求項1乃至請求項5記載の発明によれば、電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段とを有し、温度依存電圧生成手段によって生成された基準電圧と、デバイス依存電圧生成手段によって生成された基準電圧と、温度・デバイス依存電圧生成手段によって生成された基準電圧とを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧を生成するようになっているので、電源電圧変化,温度変化,デバイスばらつきによる基準電圧変化をそれぞれ打ち消し、電源電圧変化,温度変化,デバイスばらつきに対して安定な基準電圧を生成することができ、さらに、各手段に用いられているトランジスタが全てMOSトランジスタで構成されていることにより、電源電圧を低くすること(消費電力を削減すること)が可能であり、また従来よりも回路面積の小さいリファレンス電圧生成回路を提供することができる。
以下、本発明の実施形態を図面に基づいて説明する。図2は本発明に係るリファレンス電圧生成装置の構成例を示す図である。図2を参照すると、このリファレンス電圧生成装置は、電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段(温度依存電圧生成回路)11と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段(デバイス依存電圧生成回路)12と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段(温度・デバイス依存電圧生成回路)13とを有し、温度依存電圧生成手段11によって生成された基準電圧VTと、デバイス依存電圧生成手段12によって生成された基準電圧VDと、温度・デバイス依存電圧生成手段13によって生成された基準電圧VVとを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧VREFを生成するようになっている。
すなわち、温度依存電圧生成手段11、デバイス依存電圧生成手段12、温度・デバイス依存電圧生成手段13からそれぞれ生成される電圧VT,VD,VVを所定の係数倍(×a,×b,×c)して加減算することにより、電源電圧変化,温度変化,デバイスばらつきによる基準電圧VREFの変化を打ち消し、電源電圧変化,温度変化,デバイスばらつきに対して安定な基準電圧VREFを生成するようになっている。
より詳細に、本発明のリファレンス電圧生成装置は、前記温度依存電圧生成手段11によって生成された基準電圧VTと、前記デバイス依存電圧生成手段12によって生成された基準電圧VDと、前記温度・デバイス依存電圧生成手段13によって生成された基準電圧VVとを、それぞれ対応する電流に変換し、それぞれの電流を所定の係数a,b,cでもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧VREFを生成するようになっている。
図3は、図2の電圧VT,VD,VVをそれぞれ電流として生成し、それぞれの電流を所定の係数a,b,cをもって加減算する構成例を示す図である。図3の例では、VT,VD,VVに対応する電流がそれぞれIt,Id,Ivであり、それぞれの電流It,Id,Ivの中に係数a,b,cがそれぞれ盛り込まれているとして、Ivref=It+Id−Ivの計算をする構成となっている。ここで、各係数a,b,cは、具体的には、図3の構成において、各手段11,12,13の出力用トランジスタ(具体的には、後述のように、カレントミラーで構成された電流源)T12,T22,T40のサイズ等によって設定できる。また、電流源をカレントミラー回路T12,T22,T40で構成することにより、電流の逓倍も容易にできる。
図4は温度依存電圧生成手段(温度依存電圧生成回路)11の構成例を示す図である。ここで、温度依存電圧生成手段(温度依存電圧生成回路)11内のトランジスタはすべてMOSトランジスタで構成されている。具体的に、MOSトランジスタT10,T11,T12は、カレントミラー回路で構成された電流源であり、オペアンプOP1は、ノードAの電位VAとノードBの電位VBとが等しくなるように電流源(すなわち、MOSトランジスタT10,T11)を制御するようになっている。また、トランジスタT13,T14は、NMOSトランジスタのゲートとドレインを接続した構成となっており、サブスレッショルド領域(閾値電圧付近)で動作させることとする。その場合、MOSトランジスタT13,T14は、印加電圧に対して電流が指数関数的に増加し、通常のPN接合ダイオードと同様の特性を示す。トランジスタT13とトランジスタT14のβ比(チャネル幅/チャネル長)の比を1:Nとして同じ電流を流したとき(電流密度をN:1としたとき)、ノードBとノードCの間の電圧VbcはVbc=KT/q・ln(N)と表される。この式によると、Vbcは絶対温度Tに比例する電圧であることがわかる。この温度依存電圧Vbcを抵抗R11によって電流に変換し抵抗R14に流すことにより、温度依存電圧VTを生成することが出来る。この場合、VTはVT=KT/q・ln(N)・R14/R11と表される。
また、図5はデバイス依存電圧生成手段(デバイス依存電圧生成回路)12の構成例を示す図である。ここで、デバイス依存電圧生成手段(デバイス依存電圧生成回路)12内のトランジスタはすべてMOSトランジスタで構成されている。具体的に、MOSトランジスタT20,T21,T22は、カレントミラー回路で構成された電流源であり、オペアンプOP2は、ノードAの電位VAとノードBの電位VBとが等しくなるように電流源(すなわち、トランジスタT20,T21)を制御するようになっている。また、トランジスタT23,T24は、NMOSトランジスタのゲートとドレインを接続した構成となっており、サブスレッショルド領域(閾値電圧付近)で動作させることとする。その場合、MOSトランジスタT23,T24は、印加電圧に対して電流が指数関数的に増加し、通常のPN接合ダイオードと同様の特性を示す。トランジスタT23とトランジスタT24のβ比(チャネル幅/チャネル長)の比を1:Nとして同じ電流を流したとき(電流密度をN:1としたとき)、ノードBとノードCの間の電圧VbcはVbc=KT/q・ln(N)と表される。この式によると、Vbcは絶対温度Tに比例する電圧である(正の温度係数を持つ)ことがわかる。また、ノードAの電位をVAとすると、通常のPN接合ダイオードと同様にVAは温度が上がると下がる(負の温度係数を持つ)。この正の温度係数と負の温度係数とが互いにうまく打ち消すように抵抗値R21、R22、R23の値を決めてやると、VDは温度変化に依存しない電圧となる。この場合、VDはVD={KT/q・ln(N)+VA/R22}・R24と表され、VDはデバイスばらつきにのみ依存する基準電圧となる。
また、図6は、温度・デバイス依存電圧生成手段(温度・デバイス依存電圧生成回路)13の構成例を示す図である。ここで、温度・デバイス依存電圧生成手段(温度・デバイス依存電圧生成回路)13内のトランジスタはすべてMOSトランジスタで構成されている。具体的に、MOSトランジスタT30,T31は、カレントミラー回路で構成された電流源であり、オペアンプOP3は、ノードAの電位VAとノードBの電位VBが等しくなるように電流源(すなわち、MOSトランジスタT30,T31)を制御するようになっている。また、トランジスタT33,T34は、NMOSトランジスタのゲートとドレインを接続した構成となっており、図4のトランジスタT13,T14,図5のトランジスタT23,T24とは違い、飽和領域で動作させている。また、MOSトランジスタT33のチャネル長をチャネル長変調の影響がないくらい大きくし、MOSトランジスタT34のチャネル長はチャネル長変調の影響が大きく出るくらい小さくする。このとき、MOSトランジスタT33に流れる電流をI1とし、MOSトランジスタT34に流れる電流をI2とすると、I1,I2は次式(数2)で表される。
ここで、μnは電子の移動度、Coxは単位面積あたりのゲート容量、W1はトランジスタT33のチャネル幅、L1はトランジスタT33のチャネル長、W2はトランジスタT34のチャネル幅、L2はトランジスタT34のチャネル長、λはトランジスタT34のチャネル長変調係数である。
数2において、電圧VAとVBを等しいとし、電流I1=I2として整理すると、VB=(W1/L1・L2/W2−1)/λとなり、VBはチャネル長変調係数λにのみ依存する電圧となる。λは、温度変化及びデバイスばらつきによって変化する。よって、VV=VB=(W1/L1・L2/W2−1)/λより、VVは温度変化及びデバイスばらつきに依存し、電源電圧には依存しない電圧となる。
図7は図6で生成した電圧VVを電流に変換する電圧―電流変換回路を示す図である。図7を参照すると、この電圧―電流変換回路は、電流源用pchMOSトランジスタT35,T36と、オペアンプOP4と、抵抗R31とにより構成されている。この回路では、オペアンプOP4の片方の入力に図6で生成した電圧VVを入力し、電圧VAがVVに等しくなるように(イマジナリショートするように)pchMOSトランジスタT35,T36のゲート電圧を制御することにより、Iv=VV/R31という電流に変換することが出来る。
図8は図3から図7までの回路を組み合わせたリファレンス電圧生成装置の全体を示す図である。図8において、電流Itは、図4の温度依存電圧生成回路11の出力用トランジスタ(電流源)T12によって生成され、また、電流Idは、図5のデバイス依存電圧生成回路12の出力用トランジスタ(電流源)T22によって生成され、また、電流Ivは、図6,図7の温度・デバイス依存電圧生成回路13の出力用トランジスタ(電流源)T36(図8の例では、実際には、トランジスタT40)によって生成され、各回路11,12,13の出力用トランジスタT12,T22,T40のサイズ等に応じた係数a,b,cが、それぞれの電流It,Id,Ivの中に盛り込まれたものとなっている(すなわち、電流Itは電圧VTに係数aを乗算したものに対応し、電流Idは電圧VDに係数bを乗算したものに対応し、電流Ivは電圧VVに係数cを乗算したものに対応している)。
このように、それぞれの回路11,12,13から生成した基準電流を所定の係数を持って加減算することにより(図8の例では、係数a,b,cが盛り込まれた基準電流It,Id,Ivを加減算することにより(すなわち、It+Id−Ivの演算を行なうことにより))、電源電圧変化,温度変化,デバイスばらつきに対して安定な基準電圧VREF(Ivref=It+Id−Ivに対応した電圧)を生成することが出来る。
また、上述したように、前記温度依存電圧生成手段11,前記デバイス依存電圧生成手段12,前記温度・デバイス依存電圧生成手段13に用いられているトランジスタは、すべてMOSトランジスタで構成されており、これにより、電源電圧を低くすること(消費電力を削減すること)が可能であり、また従来よりも回路面積を小さくすることが可能となる。
11 温度依存電圧生成手段
12 デバイス依存電圧生成手段
13 温度・デバイス依存電圧生成手段
12 デバイス依存電圧生成手段
13 温度・デバイス依存電圧生成手段
Claims (5)
- 電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成する温度依存電圧生成手段と、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成するデバイス依存電圧生成手段と、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成する温度・デバイス依存電圧生成手段とを有し、温度依存電圧生成手段によって生成された基準電圧と、デバイス依存電圧生成手段によって生成された基準電圧と、温度・デバイス依存電圧生成手段によって生成された基準電圧とを、所定の係数をもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧を生成するようになっており、前記温度依存電圧生成手段,前記デバイス依存電圧生成手段,前記温度・デバイス依存電圧生成手段に用いられているトランジスタは、すべてMOSトランジスタで構成されていることを特徴とするリファレンス電圧生成装置。
- 請求項1記載のリファレンス電圧生成装置において、該リファレンス電圧生成装置は、前記温度依存電圧生成手段によって生成された基準電圧と、前記デバイス依存電圧生成手段によって生成された基準電圧と、前記温度・デバイス依存電圧生成手段によって生成された基準電圧とを、それぞれ対応する電流に変換し、それぞれの電流を所定の係数でもって加減算することによって、温度,電源電圧,デバイスのばらつきに依存しない基準電圧を生成するようになっていることを特徴とするリファレンス電圧生成装置。
- 請求項1または請求項2記載のリファレンス電圧生成装置において、前記温度依存電圧生成手段は、ダイオード接続された(ドレインとゲートをショートした)2つのMOSトランジスタの電流密度を異ならせたときにサブスレッショルド領域においてドレイン・ソース間電圧の差が絶対温度に比例するという性質を利用して、電源電圧とデバイスばらつきに依存せず温度に依存する基準電圧を生成することを特徴とするリファレンス電圧生成装置。
- 請求項1乃至請求項3のいずれか一項に記載のリファレンス電圧生成装置において、前記デバイス依存電圧生成手段は、ダイオード接続された2つのMOSトランジスタの電流密度を異ならせたときにサブスレッショルド領域においてドレイン・ソース間電圧の差が絶対温度に比例するという性質とそれぞれのドレイン・ソース間電圧が絶対温度が上がると下がるという性質とを利用して温度変化を打ち消すようにして、電源電圧と温度に依存せずデバイスばらつきに依存する基準電圧を生成することを特徴とするリファレンス電圧生成装置。
- 請求項1乃至請求項4のいずれか一項に記載のリファレンス電圧生成装置において、ダイオード接続されたチャネル長が大きく異なる2つのMOSトランジスタにおいてチャネル長変調効果を利用して、前記温度・デバイス依存電圧生成手段は、電源電圧に依存せず温度とデバイスばらつきに依存する基準電圧を生成することを特徴とするリファレンス電圧生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357152A JP2007164310A (ja) | 2005-12-12 | 2005-12-12 | リファレンス電圧生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357152A JP2007164310A (ja) | 2005-12-12 | 2005-12-12 | リファレンス電圧生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007164310A true JP2007164310A (ja) | 2007-06-28 |
Family
ID=38247149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005357152A Pending JP2007164310A (ja) | 2005-12-12 | 2005-12-12 | リファレンス電圧生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007164310A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2010152566A (ja) * | 2008-12-24 | 2010-07-08 | Fujitsu Semiconductor Ltd | 電流生成回路、電流生成方法及び電子機器 |
-
2005
- 2005-12-12 JP JP2005357152A patent/JP2007164310A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2010152566A (ja) * | 2008-12-24 | 2010-07-08 | Fujitsu Semiconductor Ltd | 電流生成回路、電流生成方法及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100596978B1 (ko) | 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 | |
CN111338417B (zh) | 电压基准源以及基准电压输出方法 | |
US8836413B2 (en) | Low-power resistor-less voltage reference circuit | |
JP5085238B2 (ja) | 基準電圧回路 | |
JP2010152510A (ja) | 基準電圧回路 | |
US9582021B1 (en) | Bandgap reference circuit with curvature compensation | |
JP5300085B2 (ja) | 基準電圧発生回路 | |
KR100712555B1 (ko) | 기준전류 발생방법 및 이를 이용하는 전류 기준회로 | |
JP4522299B2 (ja) | 定電流回路 | |
US9665116B1 (en) | Low voltage current mode bandgap circuit and method | |
Nagulapalli et al. | A 0.6 V MOS-only voltage reference for biomedical applications with 40 ppm/∘ C temperature drift | |
Olivera et al. | Adjustable output CMOS voltage reference design | |
JPH05233084A (ja) | 定電圧発生回路 | |
US6184745B1 (en) | Reference voltage generating circuit | |
JP2009251877A (ja) | 基準電圧回路 | |
JP2007164310A (ja) | リファレンス電圧生成装置 | |
JP5889586B2 (ja) | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 | |
US20080094050A1 (en) | Reference current generator circuit | |
JP2007287095A (ja) | 基準電圧発生回路 | |
CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
US11411494B2 (en) | Reference current source circuit | |
CN108170198B (zh) | 一种温度补偿的电流产生电路 | |
US9696744B1 (en) | CMOS low voltage bandgap reference design with orthogonal output voltage trimming | |
US20130241524A1 (en) | Band gap reference circuit |