JPS6132620A - レベル変換回路 - Google Patents

レベル変換回路

Info

Publication number
JPS6132620A
JPS6132620A JP15283384A JP15283384A JPS6132620A JP S6132620 A JPS6132620 A JP S6132620A JP 15283384 A JP15283384 A JP 15283384A JP 15283384 A JP15283384 A JP 15283384A JP S6132620 A JPS6132620 A JP S6132620A
Authority
JP
Japan
Prior art keywords
level
emitter
transistor
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15283384A
Other languages
English (en)
Inventor
Toshihiko Shimizu
敏彦 清水
Masao Hotta
正生 堀田
Kenji Maio
健二 麻殖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15283384A priority Critical patent/JPS6132620A/ja
Publication of JPS6132620A publication Critical patent/JPS6132620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の利用分野〕 本発明はエミッタ結合形論理回路(E CL)で構成さ
れた回路からTTLで構成された回路にその論理レベル
を変換するのに好適な変換回路に関する。
〔発明の背景〕
従来のECLをTTLに変換する回路は第1図に示すよ
うな回路が用いられている。これはECL出力を受ける
差動入力回路とTTLのトーテムポール出力回路を結合
した形であり、その出力回路のトランジスタと飽和させ
て用いるために動作速度が遅くなる点をショットキーダ
イオードでクランプして蓄積効果を除くことにより動作
速度を改善し、高速化を図っている。しかし、ショット
キーダイオードはコレクタの濃度に制約を与えるなど、
素子作成条件が複雑化する欠点がある。また、回路構成
素子数が多いという欠点もある。
〔発、明の呻的〕
本発明の目的は通常のトランジスタを用いて、非飽和の
論理回路を構成して高速の変換速度をもつECL−TT
L変換回路を提供することにある。
〔発明の概要〕
上記目的を達成するために、エミッタ定電源をもつ差動
回路のコレクタにエミッタホロワを接続した回路構成と
し、差動回路のベースに入力して、エミッタホロワのエ
ミッタより出力を得るものとした。この回路では、入力
を電流スイッチに置き換え、コレクタ抵抗による電位降
下で出力レベルを決定するために、トランジスタを飽和
させないで用いることが出来る。
〔発明の実施例〕
以下、本発明を実施例によって詳しく説明する。
第2図に本発明の第1の実施例を示し、その動作を説明
する。トランジスタQ1とQ2、抵抗R1とR2および
定電流源1(例えば、図中・にあるようにトランジスタ
Q5と抵抗Rで構成する。)から成る差動回路のトラン
ジスタQ2のコレクタに、抵抗r′と第2の定電流源2
(例えばトランジスタQ6と抵抗r′で構成する)が接
続されたエミッタホロワQ3を接続した回路構成である
。なおダイオード接続されたトランジスタQ4と抵抗r
′は定電流源1,2のトランジスタQ5.Q66ベース
にバイアス電位を与える。トランジスタQ3は常に非飽
和状態にありそのベース電流を工、1.ペースエミッタ
電圧をV□3とすると、入力v1い、がHレベルgV1
*zがLレベルのとき、QlがON、Q2がOFFの状
態となり、出力電圧VouyはVcc  Vmya  
 ll13XR2*Vaa−Vs13 となり−Vcc
を5vとすれば、TTLL/ベルでのHレベルとなる。
逆に入力■14□がLレベ)L’−Vxwz ノHレベ
ルのとき、QlがOFF。
Q2がONの状態となり、Q2に電流■が流れて、出力
電圧Vou、rはv、。 (Iaa + I ) X 
R2−v□3==■。。−vmwa −lXR2となり
V。II、二〇となるようにlXR2を適当に選ぶこと
によってTTLレベルのLレベルが得られる。また、■
□を一5v程度に選ぶことによりECLレベルの入力信
号に対応できる。しかし、vo。が+5v、■、が一5
vとすると、デバイスには最大10vの電圧がかかるこ
とがあり、高速のデバイスでは耐圧不足を生じることが
ある。たとえば出力電圧vot+’rがHレベルの時、
トランジスタQ6に耐圧以上の電圧がかかる場合がある
そこでトランジスタQ3とQ6の間に抵抗R′を入れる
ことにより、Q6にかかる電圧を分圧し、その耐圧を保
償することができる。ここでQ6の耐圧が十分の場合は
R′は省略することができる。
次に、第3図に本発明の第2の実施例を示し、その動作
を説明する。基本的動作は実施例1と同じである。Q6
の耐圧保償用として、抵抗R′の代わりに、ベース接地
のトランジスタQ7を用いている点が第2図とことなり
、他は第2図の実施例と同様な回路構成となっている。
このQlのベース電圧を一定電位(図3ではOV)とす
ることにより、Q6にかかる電圧を低減することができ
る。
〔発明の効果〕
本発明によれば、従来に比べ構成素子数が減少して回路
が簡略化されることや、ショットキーバリアダイオード
付トランジスタを用いなくても高速のECL−TTL変
換回路が実現出来、その性能向上が図れるほか、回路構
成の簡単さからIC化にも適しておりその経済的効果は
大きい。
【図面の簡単な説明】 第1図は、従来のECL−TTL変換回路の回路図、第
2図は、本発明の第1の実施例を示す回路図、第3図は
、本発明の第2の実施例を示す回路図である。 Q1〜Q7・・・トランジスタ、R1−R2,R。 R’ 、r、r’ 、r’−抵抗、1.2−・・定電流
源、vllI、 Vl、・・・入力電圧、V。、T・・
・出力電圧、Voc。 第 1 口 Vcp VE! 第 3 目 X7;。

Claims (1)

  1. 【特許請求の範囲】 1、エミッタが共通に接続され、コレクタにそれぞれ負
    荷が接続されて差動構成を成す第1、第2のトランジス
    タと、前記第1、第2のトランジスタの一方のコレクタ
    にベースが接続され、エミッタに負荷として定電流源が
    接続された第3のトランジスタからなるエミッタホロワ
    回路を有し、前記第1、第2のトランジスタの少なくと
    も一方のベースにECLレベルの信号を入力し、前記第
    3のトランジスタのエミッタからレベル変換されて出力
    を得るレベル変換回路。 2、前記第3のトランジスタのエミッタは耐圧保護用の
    分圧素子を介して前記定電流源に接続されることを特徴
    とする特許請求の範囲第1項に記載のレベル変換回路。 3、上記エミッタホロア回路の負荷が抵抗と定電流源で
    あることを特徴とする特許請求の範囲第1項記載のレベ
    ル変換回路。 4、上記エミッタホロア回路の負荷がベースを一定電位
    にしたトランジスタと、定電流源の縦続接続したもので
    あることを特徴とする特許請求の範囲第1項記載のレベ
    ル変換回路。
JP15283384A 1984-07-25 1984-07-25 レベル変換回路 Pending JPS6132620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15283384A JPS6132620A (ja) 1984-07-25 1984-07-25 レベル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15283384A JPS6132620A (ja) 1984-07-25 1984-07-25 レベル変換回路

Publications (1)

Publication Number Publication Date
JPS6132620A true JPS6132620A (ja) 1986-02-15

Family

ID=15549125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15283384A Pending JPS6132620A (ja) 1984-07-25 1984-07-25 レベル変換回路

Country Status (1)

Country Link
JP (1) JPS6132620A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01182579A (ja) * 1988-01-14 1989-07-20 Hitachi Ltd 低脈流ポンプ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01182579A (ja) * 1988-01-14 1989-07-20 Hitachi Ltd 低脈流ポンプ装置

Similar Documents

Publication Publication Date Title
JPS6028414B2 (ja) 半導体論理回路
US4591804A (en) Cascode current-source arrangement having dual current paths
JPH08250941A (ja) 低歪差動増幅回路
JP2008544714A (ja) 低電圧vccを供給される差動トランジスタ対電流スイッチ
JP2638494B2 (ja) 電圧/電流変換回路
JPS62293823A (ja) 論理レベル変換回路
JPS6132620A (ja) レベル変換回路
JPS6315519A (ja) インタ−フエイス回路
JP2734426B2 (ja) レベル変換回路
US4499429A (en) Variable gain control circuit
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP2585562B2 (ja) Ad変換器
JPH03744Y2 (ja)
JP3294909B2 (ja) 電子スイッチ回路
SU1524159A1 (ru) Усилитель
JPH026684Y2 (ja)
JPH0677745A (ja) 電圧電流変換回路
JP3172310B2 (ja) バッファ回路
JPS634962B2 (ja)
JP2570877B2 (ja) スイッチ付クランプ回路
JP2861397B2 (ja) Eeclゲート
JP2782350B2 (ja) 低歪電流源
JPH03196670A (ja) 出力回路
JPH0385007A (ja) 定電流回路
JPS631213A (ja) Cmos−eclレベル変換回路