JP2608108B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2608108B2 JP2608108B2 JP63163724A JP16372488A JP2608108B2 JP 2608108 B2 JP2608108 B2 JP 2608108B2 JP 63163724 A JP63163724 A JP 63163724A JP 16372488 A JP16372488 A JP 16372488A JP 2608108 B2 JP2608108 B2 JP 2608108B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current source
- current
- nmos transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相同期回路に係り、特に磁気ディスク装置
の読み出しデータ復号化に必要な同期クロックを生成す
る位相同期回路に関する。
の読み出しデータ復号化に必要な同期クロックを生成す
る位相同期回路に関する。
［従来の技術］ 磁気ディスク装置等のシステムでは、磁気媒体から読
み出された符号化パルス列を復号するために同期クロッ
クを必要とする。この同期クロックを生成する手段とし
て一般に位相同期回路を使用している。
み出された符号化パルス列を復号するために同期クロッ
クを必要とする。この同期クロックを生成する手段とし
て一般に位相同期回路を使用している。
第５図に位相同期回路の構成要素を示す。位相同期回
路は位相比較器１、チャージポンプ２、ループフィルタ
３、及び電圧制御発振器（以下VCOと略す。）４とから
構成される。位相比較器１は、磁気媒体からの読み出し
信号11とVCO4からのVCOクロック17の位相を比較し、読
み出し信号11の位相がVCOクロック17の位相より進んで
いた場合には、位相進み状態を示すINC信号12を、逆に
読み出し信号11の位相がVCOクロック17の位相より遅れ
ていた場合には、位相遅れ状態を示すDEC信号14をそれ
ぞれ前記読出し信号11と前記VCOクロック17の２つの信
号の位相差に対応した時間だけ出力する。チャージポン
プ２は、INC信号12を受け取ると、その時間だけリープ
フィルタ３に対して一定電流でチャージ動作をおこな
う。逆にDEC信号14を受け取るとその時間だげリープフ
ィルタ３に対して一定電流のディスタージ動作をおこな
う。リープフィルタ３は、このチャージポンプ２のチャ
ージ、ディスタージ動作を積分して、VCO4の制御電圧16
を生成する。VCO4は、制御電圧16に従い、その出力であ
るVCOクロック17の周波数を変化させる。位相同期回路
がこのように動作することにより、読み出し信号11に同
期したVCOクロック17が得られる。
路は位相比較器１、チャージポンプ２、ループフィルタ
３、及び電圧制御発振器（以下VCOと略す。）４とから
構成される。位相比較器１は、磁気媒体からの読み出し
信号11とVCO4からのVCOクロック17の位相を比較し、読
み出し信号11の位相がVCOクロック17の位相より進んで
いた場合には、位相進み状態を示すINC信号12を、逆に
読み出し信号11の位相がVCOクロック17の位相より遅れ
ていた場合には、位相遅れ状態を示すDEC信号14をそれ
ぞれ前記読出し信号11と前記VCOクロック17の２つの信
号の位相差に対応した時間だけ出力する。チャージポン
プ２は、INC信号12を受け取ると、その時間だけリープ
フィルタ３に対して一定電流でチャージ動作をおこな
う。逆にDEC信号14を受け取るとその時間だげリープフ
ィルタ３に対して一定電流のディスタージ動作をおこな
う。リープフィルタ３は、このチャージポンプ２のチャ
ージ、ディスタージ動作を積分して、VCO4の制御電圧16
を生成する。VCO4は、制御電圧16に従い、その出力であ
るVCOクロック17の周波数を変化させる。位相同期回路
がこのように動作することにより、読み出し信号11に同
期したVCOクロック17が得られる。
第６図に従来の一般的なチャージポンプ回路を示す。
Q1はチャージ用定電流源であ、Q2はディスチャージ用定
電流源である。Q7及びQ8はチャージ電流の流れる経路を
切り換える差動スイッチであり、Q9及びQ10はディスチ
ャージ電流の流れる経路を切り換える差動スイッチであ
る。バイアス電圧V1は、Q7のコレクタ電流の受け取り及
びQ9のコレクタ電流の供給をおこなう。位相比較器１か
らINC信号12及びその反転信号である▲▼信号13
が出力されると、その時間だけQ8がON状態、Q7がOFF状
態となり、一定電流をループフィルタ３へ流し出す。逆
に、DEC信号14及びその反転信号である▲▼信号1
5が出力されるとその時間だげQ10がON状態、Q9がOFF状
態となり一定電流をループフィルタ３から引き込む。
Q1はチャージ用定電流源であ、Q2はディスチャージ用定
電流源である。Q7及びQ8はチャージ電流の流れる経路を
切り換える差動スイッチであり、Q9及びQ10はディスチ
ャージ電流の流れる経路を切り換える差動スイッチであ
る。バイアス電圧V1は、Q7のコレクタ電流の受け取り及
びQ9のコレクタ電流の供給をおこなう。位相比較器１か
らINC信号12及びその反転信号である▲▼信号13
が出力されると、その時間だけQ8がON状態、Q7がOFF状
態となり、一定電流をループフィルタ３へ流し出す。逆
に、DEC信号14及びその反転信号である▲▼信号1
5が出力されるとその時間だげQ10がON状態、Q9がOFF状
態となり一定電流をループフィルタ３から引き込む。
［発明が解決しようとする課題］ 上記従来方式のチャージポンプ回路では、定電流特性
及び電流スイッチ特性を確保するためには、Q1,Q2,Q7,Q
8,Q9,Q10が全て非飽和領域で動作する必要があった。こ
のため、位相比較器から出力させるINC信号、DEC信号と
もにアナログ的な電圧レベルと精度が要求された。例え
ば第６図の場合では、VCO4の制御電圧16が取り得る直流
電圧範囲は、下限はDEC信号14の電圧レベル以上であ
り、その値は約1.4Vである。また上限はINC信号12の電
圧レベル以下であり、その値は約VCC−1.4Vである。結
果として、制御電圧16は、VCC−2.8Vの範囲でしか変化
できず、VCO4の入力電圧ダイナミックレンジを確保する
上で大きな障害となっていた。この障害は、特に5V単一
電源などのように電源電圧が低い場合に顕著に現れてく
る。また、上記全てのバイポーラトランジスタが非飽和
領域で動作する状態においても、バイポーラトランジス
タがベース電流駆動素子であるため、電流増幅率から規
定される電流誤差が存在する。
及び電流スイッチ特性を確保するためには、Q1,Q2,Q7,Q
8,Q9,Q10が全て非飽和領域で動作する必要があった。こ
のため、位相比較器から出力させるINC信号、DEC信号と
もにアナログ的な電圧レベルと精度が要求された。例え
ば第６図の場合では、VCO4の制御電圧16が取り得る直流
電圧範囲は、下限はDEC信号14の電圧レベル以上であ
り、その値は約1.4Vである。また上限はINC信号12の電
圧レベル以下であり、その値は約VCC−1.4Vである。結
果として、制御電圧16は、VCC−2.8Vの範囲でしか変化
できず、VCO4の入力電圧ダイナミックレンジを確保する
上で大きな障害となっていた。この障害は、特に5V単一
電源などのように電源電圧が低い場合に顕著に現れてく
る。また、上記全てのバイポーラトランジスタが非飽和
領域で動作する状態においても、バイポーラトランジス
タがベース電流駆動素子であるため、電流増幅率から規
定される電流誤差が存在する。
本発明の目的は、上記従来技術の問題点を除去し、CM
OS論理ゲート出力電圧レベルのINC信号12、DEC信号14で
動作させることができ、かつ制御電圧16の取り得る電圧
範囲を拡大させて、VCOのダイナミックレンジを確保
し、また差動スイッチのベース電流による電流誤差を生
じないチャージポンプ回路を提供することにある。
OS論理ゲート出力電圧レベルのINC信号12、DEC信号14で
動作させることができ、かつ制御電圧16の取り得る電圧
範囲を拡大させて、VCOのダイナミックレンジを確保
し、また差動スイッチのベース電流による電流誤差を生
じないチャージポンプ回路を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために本発明は、外部出力への一
定電流の流し出し、および、外部出力よりの一定電流の
引き込みを行うチャージポンプ回路であって、電源と、
バイポーラトランジスタで構成された第１の定電流源
と、バイポーラトランジスタで構成された、第１の定電
流源と同じ定電流を流す第２の定電流源と、前記外部出
力と前記第１の定電流源との間に設けられ、前記ループ
フィルタよりの電流の引き込み時に能動化される第１の
NMOSトランジスタと、ミラー回路と、前記ミラー回路と
前記第２の定電流源の間に設けられ、前記外部出力への
電流の流し出し時に能動化させる第２のNMOSトランジス
タとを備え、 前記ミラー回路は、前記電源と第２のNMOSトランジス
タの間に設けられ、能動化した前記第２のNMOSトランジ
スタを介して前記第２の定電流源に引き込まれた電流と
同じ量の電流を前記電源から前記外部出力に流し出すこ
とを特徴とするチャージポンプ回路、および、このよう
なチャージポンプ回路を備えた位相同期回路を提供す
る。
定電流の流し出し、および、外部出力よりの一定電流の
引き込みを行うチャージポンプ回路であって、電源と、
バイポーラトランジスタで構成された第１の定電流源
と、バイポーラトランジスタで構成された、第１の定電
流源と同じ定電流を流す第２の定電流源と、前記外部出
力と前記第１の定電流源との間に設けられ、前記ループ
フィルタよりの電流の引き込み時に能動化される第１の
NMOSトランジスタと、ミラー回路と、前記ミラー回路と
前記第２の定電流源の間に設けられ、前記外部出力への
電流の流し出し時に能動化させる第２のNMOSトランジス
タとを備え、 前記ミラー回路は、前記電源と第２のNMOSトランジス
タの間に設けられ、能動化した前記第２のNMOSトランジ
スタを介して前記第２の定電流源に引き込まれた電流と
同じ量の電流を前記電源から前記外部出力に流し出すこ
とを特徴とするチャージポンプ回路、および、このよう
なチャージポンプ回路を備えた位相同期回路を提供す
る。
具体的には、本発明に係るチャージポンプ回路は、第
３図のように構成することができる。
３図のように構成することができる。
［作用］ 本発明では、バイポーラトランジスタにより構成した
電流源の電流を切り換える差動スイッチをMOSトランジ
スタで構成したので、位相比較器が出力するINC信号お
よびDEC信号はCMOSロジックレベル電圧とすることがで
き、そのハイレベル電圧はVCCと等しく、また、ローレ
ベルは０ボルトである。この信号により差動スイッチ用
MOSトランジスタを駆動するので、前記MOSトランジスタ
は完全な非飽和領域で動作するが、MOSトランジスタは
電圧駆動であるため電流誤差が生じず、ドレイン−ソー
ス間電圧もバイポーラトランジスタのベース−エミッタ
間電圧よりも小さくできる。
電流源の電流を切り換える差動スイッチをMOSトランジ
スタで構成したので、位相比較器が出力するINC信号お
よびDEC信号はCMOSロジックレベル電圧とすることがで
き、そのハイレベル電圧はVCCと等しく、また、ローレ
ベルは０ボルトである。この信号により差動スイッチ用
MOSトランジスタを駆動するので、前記MOSトランジスタ
は完全な非飽和領域で動作するが、MOSトランジスタは
電圧駆動であるため電流誤差が生じず、ドレイン−ソー
ス間電圧もバイポーラトランジスタのベース−エミッタ
間電圧よりも小さくできる。
したがって、本発明によれば、低い電源電圧、例えば
５ボルトの単一電源によっても、VCOの入力制御電圧の
ダイナミックレンジを広く取れる。また、ダイナミック
レンジを拡大するために電源電圧を上げて消費電力を増
大させることがないので、高集積化に適する。さらに、
バイポーラトランジスタのベース電流による出力電流誤
差を除去できるので、チャージポンプ回路の出力電流値
を高精度とすることができる。
５ボルトの単一電源によっても、VCOの入力制御電圧の
ダイナミックレンジを広く取れる。また、ダイナミック
レンジを拡大するために電源電圧を上げて消費電力を増
大させることがないので、高集積化に適する。さらに、
バイポーラトランジスタのベース電流による出力電流誤
差を除去できるので、チャージポンプ回路の出力電流値
を高精度とすることができる。
［実施例］ 以下、本発明の一実施例を説明する。本願特許請求の
範囲記載の発明の実施例に係るチャージポンプ回路の構
成を第３図に示し、また、本願特許請求の範囲記載の発
明に直接関連するものではないが、第３図に示したチャ
ージポンプ回路の理解が容易となるように、その他の位
相同期回路、チャージポンプ回路の構成例を第１、２、
４図に示す。第１図の回路は、位相比較器１、チャージ
ポンプ２、ループフィルタ３、VCO4から構成される位相
同期回路である。チャージポンプ２は、チャージ電流源
I1、ディスチャージ電流源I2、電流スイッチ用MOSトラ
ンジスタM1,M2,M3,M4及びバイアス電圧V1から構成され
る。
範囲記載の発明の実施例に係るチャージポンプ回路の構
成を第３図に示し、また、本願特許請求の範囲記載の発
明に直接関連するものではないが、第３図に示したチャ
ージポンプ回路の理解が容易となるように、その他の位
相同期回路、チャージポンプ回路の構成例を第１、２、
４図に示す。第１図の回路は、位相比較器１、チャージ
ポンプ２、ループフィルタ３、VCO4から構成される位相
同期回路である。チャージポンプ２は、チャージ電流源
I1、ディスチャージ電流源I2、電流スイッチ用MOSトラ
ンジスタM1,M2,M3,M4及びバイアス電圧V1から構成され
る。
位相比較器１は、読み出し信号11とVCOクロック17と
の位相を比較し、読み出し信号11の位相がVCOクロック1
7の位相より進んでいた時は、その位相差時間だけINC信
号12をVCC電圧にし、▲▼信号13を0Vにする。こ
れにより、M1はカットオフするとともにM2が能動状態と
なりその結果、チャージ電流源I1はM2を通してループフ
ィルタ３へ一定電流を流し込む。位相時間経過後、INC
信号12は0Vに、▲▼信号13はVCC電圧になり、チ
ャージ電流はバイアス電圧V1に流れ込む。逆に読み出し
信号11は位相VCOクロック17の位相より遅れていた時は
その時間だけDEC信号14をVCC電圧にし、▲▼信号
15を0Vにする。これにより、M3はカットオフするととも
にM4が能動状態となり、その結果、ディスチャージ電流
源12はM4を通して一定電流をループフィルタ３から引き
込む。位相差時間経過後、DEC信号14は0Vに、▲
▼信号15はVCC電圧になり、ディスチャージ電流はバイ
アス電圧V1から供給される。ループフィルタ３は、チャ
ージポンプ２の出力するチャージ電流、ディスチャージ
電流を積分してVCO4の制御電圧16を生成する。VCO4は、
制御電圧16により、その出力信号でありVCOクロック17
の周波数を変化させる。
の位相を比較し、読み出し信号11の位相がVCOクロック1
7の位相より進んでいた時は、その位相差時間だけINC信
号12をVCC電圧にし、▲▼信号13を0Vにする。こ
れにより、M1はカットオフするとともにM2が能動状態と
なりその結果、チャージ電流源I1はM2を通してループフ
ィルタ３へ一定電流を流し込む。位相時間経過後、INC
信号12は0Vに、▲▼信号13はVCC電圧になり、チ
ャージ電流はバイアス電圧V1に流れ込む。逆に読み出し
信号11は位相VCOクロック17の位相より遅れていた時は
その時間だけDEC信号14をVCC電圧にし、▲▼信号
15を0Vにする。これにより、M3はカットオフするととも
にM4が能動状態となり、その結果、ディスチャージ電流
源12はM4を通して一定電流をループフィルタ３から引き
込む。位相差時間経過後、DEC信号14は0Vに、▲
▼信号15はVCC電圧になり、ディスチャージ電流はバイ
アス電圧V1から供給される。ループフィルタ３は、チャ
ージポンプ２の出力するチャージ電流、ディスチャージ
電流を積分してVCO4の制御電圧16を生成する。VCO4は、
制御電圧16により、その出力信号でありVCOクロック17
の周波数を変化させる。
第２図は、第１図のチャージ電流源I1をバイポーラト
ランジスタQ15で、ディスチャージ電流源I2をバイポー
ラトランジスタQ16で構成したものである。この場合、Q
15,Q16は非飽和領域で使用する必要があり、Q15,Q16と
もにコレクタエミッタ間電圧は0.7V程度必要となるが、
MOSトランジスタに比べて相互コンダクタンスgmが大き
いので、バイポーラトランジスタを使用した方が有効で
ある。また、バイアス電圧V1を使用するかわりに、M1の
ドレインＤを0Vに、M3のドレインＤをVCCに接続しても
よい。
ランジスタQ15で、ディスチャージ電流源I2をバイポー
ラトランジスタQ16で構成したものである。この場合、Q
15,Q16は非飽和領域で使用する必要があり、Q15,Q16と
もにコレクタエミッタ間電圧は0.7V程度必要となるが、
MOSトランジスタに比べて相互コンダクタンスgmが大き
いので、バイポーラトランジスタを使用した方が有効で
ある。また、バイアス電圧V1を使用するかわりに、M1の
ドレインＤを0Vに、M3のドレインＤをVCCに接続しても
よい。
第３図に、第１図のチャージポンプ２の他の構成例を
示す。この実施例は、電流スイッチを構成するMOSトラ
ンジスタM5〜M8を、すべて動作速度の速いＮ−MOSで構
成したものである。
示す。この実施例は、電流スイッチを構成するMOSトラ
ンジスタM5〜M8を、すべて動作速度の速いＮ−MOSで構
成したものである。
INC信号12がVCC電圧の場合には、M6が能動状態とな
り、Q11のコレクタ電流はM6を通してQ4から供給され
る。Q4とQ5は電流ミラー回路を構成しており、Q11に流
れる電流と同量の電流がQ5からループフィルタ３へ流れ
る。逆に、DEC信号14がVCC電圧の場合には、Q12に流れ
る電流はM7を通してループフィルタ３から供給される。
り、Q11のコレクタ電流はM6を通してQ4から供給され
る。Q4とQ5は電流ミラー回路を構成しており、Q11に流
れる電流と同量の電流がQ5からループフィルタ３へ流れ
る。逆に、DEC信号14がVCC電圧の場合には、Q12に流れ
る電流はM7を通してループフィルタ３から供給される。
第４図に、第１図のチャージポンプ２のさらに他の構
成例を示す。この実施例も、電流スイッチを構成するMO
SトランジスタM9〜M12を、すべてＮ−MOSで構成したも
のである。
成例を示す。この実施例も、電流スイッチを構成するMO
SトランジスタM9〜M12を、すべてＮ−MOSで構成したも
のである。
INC信号12がVCC電圧の場合には、Q13のコレクタ電流
は電源から供給され、定電流源Q6のコレクタ電流はルー
プフィルタ３に流れる。ここで、Q6とQ13,Q14とのコレ
クタ電流値を一致させておくことにより、INC信号12が0
Vの場合は、Q13のコレクタ電流６から供給され、ループ
フィルタ３へは流れない。DEC信号14がVCC電圧の場合、
Q14のコレクタ電流はM12を通してループフィルタ３から
供給される。
は電源から供給され、定電流源Q6のコレクタ電流はルー
プフィルタ３に流れる。ここで、Q6とQ13,Q14とのコレ
クタ電流値を一致させておくことにより、INC信号12が0
Vの場合は、Q13のコレクタ電流６から供給され、ループ
フィルタ３へは流れない。DEC信号14がVCC電圧の場合、
Q14のコレクタ電流はM12を通してループフィルタ３から
供給される。
以上説明した全ての回路においての共通事項は、定電
流源を構成する能動素子及びカレントミラー回路をgmの
大きいバイポーラトランジスタで構成し、電流スイッチ
部を入力インピーダンスの高いMOSトランジスタで構成
していることである。
流源を構成する能動素子及びカレントミラー回路をgmの
大きいバイポーラトランジスタで構成し、電流スイッチ
部を入力インピーダンスの高いMOSトランジスタで構成
していることである。
［発明の効果］ 本発明によれば、一般にロジックで構成される位相比
較器の出力信号をCMOSロジックレベルでそのまま使用で
き、MOSトランジスタが非飽和領域でも高い入力インピ
ーダンス特性を有する為、VCOの入力制御電圧ダイナミ
ックレンジを広くとれ、さらにバイポーラトランジスタ
のベース電流による出力電流誤差を除去できるので、低
い電源電圧仕様においても動作マージンを確保でき、高
精度な位相同期回路を実現できる。
較器の出力信号をCMOSロジックレベルでそのまま使用で
き、MOSトランジスタが非飽和領域でも高い入力インピ
ーダンス特性を有する為、VCOの入力制御電圧ダイナミ
ックレンジを広くとれ、さらにバイポーラトランジスタ
のベース電流による出力電流誤差を除去できるので、低
い電源電圧仕様においても動作マージンを確保でき、高
精度な位相同期回路を実現できる。
第１図は本発明の概要を示す基本構成図、第２図は本発
明の一実施例の回路図、第３図及び第４図は本発明の別
の一実施例の回路図、第５図は位相同期回路の構成要素
を示すブロック図、第６図は従来技術例の回路図であ
る。 １……位相比較器、 ２……チャージポンプ、 ３……ループフィルタ、 ４……VCO、 11……読み出し信号、 12……INC信号、 13……▲▼信号、 14……DEC信号、 15……▲▼信号、 16……制御電圧、 17……VCOクロック、 I1……チャージ電流源、 I2……ディスチャージ電流源、 M1,M2……Ｐ−MOSトランジスタ、 M3〜M12……Ｎ−MOSトランジスタ、 Q1,Q4〜Q8……PNP−トランジスタ、 Q2,Q9〜Q14……NPN−トランジス。
明の一実施例の回路図、第３図及び第４図は本発明の別
の一実施例の回路図、第５図は位相同期回路の構成要素
を示すブロック図、第６図は従来技術例の回路図であ
る。 １……位相比較器、 ２……チャージポンプ、 ３……ループフィルタ、 ４……VCO、 11……読み出し信号、 12……INC信号、 13……▲▼信号、 14……DEC信号、 15……▲▼信号、 16……制御電圧、 17……VCOクロック、 I1……チャージ電流源、 I2……ディスチャージ電流源、 M1,M2……Ｐ−MOSトランジスタ、 M3〜M12……Ｎ−MOSトランジスタ、 Q1,Q4〜Q8……PNP−トランジスタ、 Q2,Q9〜Q14……NPN−トランジス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 健一 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 川村 哲士 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 児島 伸一 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 平１−128620（ＪＰ，Ａ) 特開 昭64−62022（ＪＰ，Ａ)
Claims (2)
- 【請求項１】制御電圧により出力クロックの周波数を変
化させる電圧制御発振器と、該電圧制御発振器の出力ク
ロック信号および外部入力信号の位相を比較する位相比
較器と、該位相比較器の出力信号に従い一定電流の流し
出しおよび引き込みを行うチャージポンプ回路と、該チ
ャージポンプ回路の出力電流を積分して前記電圧制御発
振器の制御電圧を生成するループフィルタとを備える位
相同期回路において、 前記チャージポンプ回路は、電源と、バイポーラトラン
ジスタで構成された第１の定電流源と、バイポーラトラ
ンジスタで構成された、第１の定電流源と同じ定電流を
流す第２の定電流源と、前記ループフィルタと前記第１
の定電流源との間に設けられ、前記ループフィルタより
の電流の引き込み時に能動化される第１のNMOSトランジ
スタと、ミラー回路と、前記ミラー回路と前記第２の定
電流源の間に設けられ、前記ループフィルタへの電流の
流し出し時に能動化される第２のNMOSトランジスタとを
備え、 前記ミラー回路は、前記電流と第２のNMOSトランジスタ
の間に設けられ、能動化した前記第２のNMOSトランジス
タを介して前記第２の定電流源に引き込まれた電流と同
じ量の電流を前記電源から前記ループフィルタに流し出
すことを特徴とする位相同期回路。 - 【請求項２】外部出力への一定電流の流し出し、およ
び、外部出力よりの一定電流の引き込みを行うチャージ
ポンプ回路であって、 電源と、バイポーラトランジスタで構成された第１の定
電流源と、バイポーラトランジスタで構成された、第１
の定電流源と同じ定電流を流す第２の定電流源と、前記
外部出力と前記第１の定電流源との間に設けられ、前記
ループフィルタよりの電流の引き込み時に能動化される
第１のNMOSトランジスタと、ミラー回路と、前記ミラー
回路と前記第２の定電流源の間に設けられ、前記外部出
力への電流の流し出し時に能動化される第２のNMOSトラ
ンジスタとを備え、 前記ミラー回路は、前記電源と第２のNMOSトランジスタ
の間に設けられ、能動化した前記第２のNMOSトランジス
タを介して前記第２の定電流源に引き込まれた電流と同
じ量の電流を前記電源から前記外部出力に流し出すこと
を特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163724A JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163724A JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213131A JPH0213131A (ja) | 1990-01-17 |
| JP2608108B2 true JP2608108B2 (ja) | 1997-05-07 |
Family
ID=15779459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163724A Expired - Fee Related JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608108B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2335556B (en) | 1998-03-18 | 2002-10-30 | Ericsson Telefon Ab L M | Switch circuit |
| GB2410387B (en) * | 2004-01-23 | 2006-06-21 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462022A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Charge pump circuit |
| JPH01128620A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | チャージポンプ回路 |
-
1988
- 1988-06-30 JP JP63163724A patent/JP2608108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213131A (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745372A (en) | Phase-locked-loop circuit having a charge pump | |
| US4847519A (en) | Integrated, high speed, zero hold current and delay compensated charge pump | |
| US5465061A (en) | Low-consumption low-noise charge-pump circuit | |
| JP3193805B2 (ja) | Ｐｌｌ回路 | |
| EP0195500A2 (en) | Charge-pump circuit for a phase-locked loop | |
| JP3227699B2 (ja) | チャージポンプ回路及びそれを備えたｐｌｌ回路 | |
| JP3407493B2 (ja) | チャージポンプ回路およびｐｌｌ回路 | |
| JP2608108B2 (ja) | 位相同期回路 | |
| JPH1168560A (ja) | Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路 | |
| US4897560A (en) | Semiconductor integrated circuit with reduced power consumption | |
| US4803445A (en) | Variable frequency oscillator | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JPH0563518A (ja) | 半導体集積回路 | |
| JP3239357B2 (ja) | チャージポンプ回路 | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 | |
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| JP4148357B2 (ja) | 発振器およびｐｌｌ回路 | |
| JP4458311B2 (ja) | 磁気ディスク装置 | |
| US5128561A (en) | Bipolar receiver with ECL to CMOS logic level conversion | |
| JPH1188126A (ja) | 振幅制御発振器 | |
| JPH0227635Y2 (ja) | ||
| JPH022216A (ja) | チャージポンプ回路 | |
| KR20000053637A (ko) | 차지 펌프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |