JPH0213131A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0213131A JPH0213131A JP63163724A JP16372488A JPH0213131A JP H0213131 A JPH0213131 A JP H0213131A JP 63163724 A JP63163724 A JP 63163724A JP 16372488 A JP16372488 A JP 16372488A JP H0213131 A JPH0213131 A JP H0213131A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- signal
- current source
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 5
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は位相同期回路に係り、特に磁気ディスク装置の
読み出しデータ復号化に必要な同期クロックを生成する
位相同期回路に関する。
読み出しデータ復号化に必要な同期クロックを生成する
位相同期回路に関する。
［従来の技術Ｊ
磁気ディスク装置等のシステムては、Ｆ１１気媒休炉ら
読み出された符号化パルス列を復号するために同期クロ
ツクを必安どする。この同期クロックを生成する手段と
して一般に位相同期回路を使用している。
読み出された符号化パルス列を復号するために同期クロ
ツクを必安どする。この同期クロックを生成する手段と
して一般に位相同期回路を使用している。
第５ＬＡに位相同期回路の構成要素を示す８位相回期回
路は位相比較器ｌ、チャージポンプ２、ルーフフィルタ
３、及び電圧制御発振器（以下ＶＣＯど略す。）４とか
ら４Ｘ！Ｉ成される。位相比較器ｌは、磁気媒体からの
読み出し信号１１とｖＣＯ４からの■ＣＯクロック１７
の位相を比較し１読み出し信号１１の位相かＶＣＯクロ
ック１７の位相より進んていた場合には、位相進み状態
を示ずＩＮＣ信号１２を、逆に読み出し信号１１の位相
かＶＣＯクロック１７の位相より遅れていた場合には、
位相遅れ状態を示すＤＥＣ信号１４をそわぞれ前記読出
し信号１１と前記ｖＣＯクロックエフの２つの信号の位
相差に対応した時間たけ出力する。チャージポンプ２は
、Ｉ Ｎ Ｃｋ 号１２’を受は取ると、その時間たけ
ループフィルタ３に対し・て一定電流てチャージ動作を
おこなう。逆にＤＥＣ信号１４を受は取るとその時間た
けループフィルタ３に対して＝一定電流のディスチャー
ジ動作をおこなう。ループフィルタ３は、このチャージ
ポンプ２のチャージ、ディスチャージ動作を積分して、
ｖＣＯ４のル］御電圧１６を生成する。ｖＣＯ４は、制
御電圧１６に従い、その出力であるＶＣＯクロック１７
の周波数を変化させる。位相同期回路かこのように動作
することにより、読み出し信号１１に同期したｖＣＯク
ロック１７か得られる。
路は位相比較器ｌ、チャージポンプ２、ルーフフィルタ
３、及び電圧制御発振器（以下ＶＣＯど略す。）４とか
ら４Ｘ！Ｉ成される。位相比較器ｌは、磁気媒体からの
読み出し信号１１とｖＣＯ４からの■ＣＯクロック１７
の位相を比較し１読み出し信号１１の位相かＶＣＯクロ
ック１７の位相より進んていた場合には、位相進み状態
を示ずＩＮＣ信号１２を、逆に読み出し信号１１の位相
かＶＣＯクロック１７の位相より遅れていた場合には、
位相遅れ状態を示すＤＥＣ信号１４をそわぞれ前記読出
し信号１１と前記ｖＣＯクロックエフの２つの信号の位
相差に対応した時間たけ出力する。チャージポンプ２は
、Ｉ Ｎ Ｃｋ 号１２’を受は取ると、その時間たけ
ループフィルタ３に対し・て一定電流てチャージ動作を
おこなう。逆にＤＥＣ信号１４を受は取るとその時間た
けループフィルタ３に対して＝一定電流のディスチャー
ジ動作をおこなう。ループフィルタ３は、このチャージ
ポンプ２のチャージ、ディスチャージ動作を積分して、
ｖＣＯ４のル］御電圧１６を生成する。ｖＣＯ４は、制
御電圧１６に従い、その出力であるＶＣＯクロック１７
の周波数を変化させる。位相同期回路かこのように動作
することにより、読み出し信号１１に同期したｖＣＯク
ロック１７か得られる。
第６図に従来の一般的なチャージポンプ回路を示す。Ｑ
ｌはチャージ用定電流源てあり、Ｑ２はディスチャージ
用定電流源である。Ｑ７及びＱ８はチャージ電流の流れ
る経路を切り換える差動スイッチてあり、Ｑ９及びＱＩ
Ｏはディスチャージ電流の流れる経路を切り換える差動
スイッチである。バイアス電圧Ｖｌは、Ｑ７のコレクタ
７１ｆ流の受は取り及びＱ９のコレクタＸ流の供給をお
こなう。位相比較器ｌからＩＮＣ信号１２及びその反転
信号であるＩＮＣ信号１３か出力されると、その時間た
けＱ８かＯＮ状態、Ｑ７かＯＦＦ状態となり、一定電流
をループフィルタ３へ流し出す。
ｌはチャージ用定電流源てあり、Ｑ２はディスチャージ
用定電流源である。Ｑ７及びＱ８はチャージ電流の流れ
る経路を切り換える差動スイッチてあり、Ｑ９及びＱＩ
Ｏはディスチャージ電流の流れる経路を切り換える差動
スイッチである。バイアス電圧Ｖｌは、Ｑ７のコレクタ
７１ｆ流の受は取り及びＱ９のコレクタＸ流の供給をお
こなう。位相比較器ｌからＩＮＣ信号１２及びその反転
信号であるＩＮＣ信号１３か出力されると、その時間た
けＱ８かＯＮ状態、Ｑ７かＯＦＦ状態となり、一定電流
をループフィルタ３へ流し出す。
逆に、ＤＥＣ信号１４及びその反転信号であるＤＥＣ信
号１５が出力されるとその時間たけＱｌＯかＯＮ状態、
Ｑ９かＯＦＦ状態となり一定電流をループフィルタ３か
ら引き込む。
号１５が出力されるとその時間たけＱｌＯかＯＮ状態、
Ｑ９かＯＦＦ状態となり一定電流をループフィルタ３か
ら引き込む。
［発明か解決しようとする課題］
上記従来方式のチャージポンプ回路では、定電流特性及
び１！流スイ・ンチ特性を確保するためには、Ｑｌ、Ｑ
２．Ｑ７．Ｑ８．Ｑ９．ＱＩＯか全て非飽和領域で動作
する必要かあった。このため１位相比較器から出力され
るＩＮＣ信号、ＤＥＣ信号ともにアナロク的な電圧レベ
ルと精度か要求された。例えば第６図の場合では、ｖＣ
Ｏ４の制御電圧１６か取り得る直流電圧範囲は、下限は
ＤＥＣ信号１４の電圧レベル以上てあり、その値は約１
．４ Ｖである。また上限はＩＮＣ信号１２の電圧レベ
ル以下であり、その値は約Ｖｃｃ−１，４ｖである。結
果として、制御電圧１６は、ｖＣＯ２，８Ｖの範囲てし
か変化できず、ｖＣＯ４の入力電圧タイナミックレンシ
を確保する上で大きな障害となっていた。この障害は、
特に５ｖ単一電源などのように電源電圧か低い場合に顕
著に現れてくる。また、」足固全てのバイポーラトラン
ジスタか非飽和領域で動作する状態においても、バイポ
ーラトランジスタかベース電流駆動素子であるため、電
流増幅率から規定される電流誤差か存在する。
び１！流スイ・ンチ特性を確保するためには、Ｑｌ、Ｑ
２．Ｑ７．Ｑ８．Ｑ９．ＱＩＯか全て非飽和領域で動作
する必要かあった。このため１位相比較器から出力され
るＩＮＣ信号、ＤＥＣ信号ともにアナロク的な電圧レベ
ルと精度か要求された。例えば第６図の場合では、ｖＣ
Ｏ４の制御電圧１６か取り得る直流電圧範囲は、下限は
ＤＥＣ信号１４の電圧レベル以上てあり、その値は約１
．４ Ｖである。また上限はＩＮＣ信号１２の電圧レベ
ル以下であり、その値は約Ｖｃｃ−１，４ｖである。結
果として、制御電圧１６は、ｖＣＯ２，８Ｖの範囲てし
か変化できず、ｖＣＯ４の入力電圧タイナミックレンシ
を確保する上で大きな障害となっていた。この障害は、
特に５ｖ単一電源などのように電源電圧か低い場合に顕
著に現れてくる。また、」足固全てのバイポーラトラン
ジスタか非飽和領域で動作する状態においても、バイポ
ーラトランジスタかベース電流駆動素子であるため、電
流増幅率から規定される電流誤差か存在する。
本発明の目的は、上記従来技術の問題点を除去し、ＣＭ
ＯＳ論理ゲート出力電圧レベルのＩＮＣ信号１２．ＤＥ
Ｃ信号１４で動作させることができ、かつ制０４ｉｌｔ
圧１６の取り得る電圧範囲を拡大させて、ｖＣＯのタイ
ナミックレンシを確保し、また差動スイウチのベース電
流による電流誤差を生しないチャージポンプ回路を提供
することにある。
ＯＳ論理ゲート出力電圧レベルのＩＮＣ信号１２．ＤＥ
Ｃ信号１４で動作させることができ、かつ制０４ｉｌｔ
圧１６の取り得る電圧範囲を拡大させて、ｖＣＯのタイ
ナミックレンシを確保し、また差動スイウチのベース電
流による電流誤差を生しないチャージポンプ回路を提供
することにある。
〔課題を解決するための手段ｊ
上記目的を達成するために、本発明による位相同期回路
は、制御電圧により出力クロックの周波数を変化させる
電圧制御発振器と、該電圧制御発振器の出力クロック信
号および外部入力信号の位相を比較する位相比較器と、
該位相比較器の出力信号に従い一定電流の流し出しおよ
び引き込みを行うチャージポンプ回路と、該チャージポ
ンプ回路の出力電流を積分して前記電圧制御発振器の制
御電圧を生成するループフィルタとを備える位相同期回
路に３いて、前記チャージポンプ回路を、定電流源と該
電流源の電流を流す電流経路を切り換えるための差動ス
イッチとにより構成するとともに１前記定電流源をバイ
ポーラトランジスタで構成し、前記差動スイウチをＭＯ
Ｓ）−ランジスタて構成したことを特徴とするものであ
る。
は、制御電圧により出力クロックの周波数を変化させる
電圧制御発振器と、該電圧制御発振器の出力クロック信
号および外部入力信号の位相を比較する位相比較器と、
該位相比較器の出力信号に従い一定電流の流し出しおよ
び引き込みを行うチャージポンプ回路と、該チャージポ
ンプ回路の出力電流を積分して前記電圧制御発振器の制
御電圧を生成するループフィルタとを備える位相同期回
路に３いて、前記チャージポンプ回路を、定電流源と該
電流源の電流を流す電流経路を切り換えるための差動ス
イッチとにより構成するとともに１前記定電流源をバイ
ポーラトランジスタで構成し、前記差動スイウチをＭＯ
Ｓ）−ランジスタて構成したことを特徴とするものであ
る。
本発明によるチャージポンプは、定電流源と、該電流源
の電流を流す電流経路を切り換えるための差動スイッチ
とにより構成され、前記差動スイッチの制御により外部
に対する一定電流の流し出しおよび引き込みを行うチャ
ージポンプ回路において、前記定電流源をバイポーラト
ランジスタでａＴ＆ｔ、、前記差動スイッチをＭＯＳト
ランジスタて構成したことを特徴とするものである。
の電流を流す電流経路を切り換えるための差動スイッチ
とにより構成され、前記差動スイッチの制御により外部
に対する一定電流の流し出しおよび引き込みを行うチャ
ージポンプ回路において、前記定電流源をバイポーラト
ランジスタでａＴ＆ｔ、、前記差動スイッチをＭＯＳト
ランジスタて構成したことを特徴とするものである。
前記ＭＯＳｌ−ランジスタは、すべてＮ−ＭＯＳトラン
ジスタで構成してもよい。
ジスタで構成してもよい。
［作用１
本発明ては、バイポーラトランジスタにより構成した電
流源の電流を切り換える差動スイッチをＭＯＳｌ−ラン
ジスタで構成したので、位相比較器が出力するＩＮＣ信
号およびＤＥＣ信号はＣＭＯＳロジウクレベル電圧とす
ることかてき、そのハイレベル電圧はｖｃｅと等しく、
また、ローレベルは０ボルトである。この信号により差
動スイッチ用ＭＯＳ）−ランジスタを駆動するので、前
記ＭＯＳトランジスタは完全な非館和領域で動作するが
、ＭＯＳトランジスタは電圧駆動であるため電流誤差か
生じず、トレイン−ソース間電圧もハイボーラレランジ
スタのベース−エミッタ間電圧よりも小さくできる。
流源の電流を切り換える差動スイッチをＭＯＳｌ−ラン
ジスタで構成したので、位相比較器が出力するＩＮＣ信
号およびＤＥＣ信号はＣＭＯＳロジウクレベル電圧とす
ることかてき、そのハイレベル電圧はｖｃｅと等しく、
また、ローレベルは０ボルトである。この信号により差
動スイッチ用ＭＯＳ）−ランジスタを駆動するので、前
記ＭＯＳトランジスタは完全な非館和領域で動作するが
、ＭＯＳトランジスタは電圧駆動であるため電流誤差か
生じず、トレイン−ソース間電圧もハイボーラレランジ
スタのベース−エミッタ間電圧よりも小さくできる。
したかって、本発明によれば、低い１ｉＴｔｔ圧、例え
ば５ボルトの単一電源によっても、ｖｃｅの入力制御電
圧のダイナミックレンジを広く取れる。また、ダイナミ
ックレンジを拡大するために電源電圧を上げて消費電力
を増大させることかないので、高集積化に適する。さら
に、バイポーラトランジスタのベース電流による出力電
流誤差を除去できるので、チャージポンプ回路の出力電
流値を高精度とすることかできる。
ば５ボルトの単一電源によっても、ｖｃｅの入力制御電
圧のダイナミックレンジを広く取れる。また、ダイナミ
ックレンジを拡大するために電源電圧を上げて消費電力
を増大させることかないので、高集積化に適する。さら
に、バイポーラトランジスタのベース電流による出力電
流誤差を除去できるので、チャージポンプ回路の出力電
流値を高精度とすることかできる。
Ｉ実施例１
以下、本発明の一実施例を第１図から第４図により説明
ずシ。
ずシ。
第１図は本発明の１！要を示すものである。第１図の回
路は、位相比較器ｌ、チャージポンプ２、ループフィル
タ３、ＶＣＯ４から構成される位相同期回路である。チ
ャージポンプ２は、チャージ電流源１１、ディスチャー
ジ電流源Ｉ２、電流スイッチ用ＭＯ３）−ランジスタＭ
ｌ、Ｍ２．Ｍ３゜Ｍ４及びバイアス電圧■ｌから構成さ
れる。
路は、位相比較器ｌ、チャージポンプ２、ループフィル
タ３、ＶＣＯ４から構成される位相同期回路である。チ
ャージポンプ２は、チャージ電流源１１、ディスチャー
ジ電流源Ｉ２、電流スイッチ用ＭＯ３）−ランジスタＭ
ｌ、Ｍ２．Ｍ３゜Ｍ４及びバイアス電圧■ｌから構成さ
れる。
位相比較器１は、読み出し信号１１とＶＣＯクロック１
７との位相を比較し、読み出し信号１１の位相がＶＣＯ
クロック１７の位相より進んていた時は、その位相差時
間たけＩＮＣ信号１２をＶｃｃＴｌｔ圧にし、ＩＮＣ信
号１３をＯＶにする。これにより、Ｍｌはカウトオンす
るとともにＭ２か能動状態となりその結果、チャージ電
流源１１はＭ２を通してループフィルタ３へ一定電流を
流し込む。位相時間経過後、ＩＮＣ信号１２はＯＶに、
ＩＮＣ信号１３はＶＣＣ電圧になり、チャージ電流はバ
イアス電圧Ｖｌに流れ込む。逆に、読み出し信号１１の
位相ＶＣＯクロック１７の位相より遅れていた時はその
時間たけＤＥＣ信号１４をＶｏｃ′ｉｔｔ圧にし、ＤＥ
Ｃ信号１５をＯＶにする。これにより、Ｍ３はカットオ
フするとともにＭ４か能動状態となり、その結果、ディ
スチャージ電流源■２はＭ４を通して一定電流をループ
フィルタ３から引き込む。位相差時間経過後、ＤＥＣ信
号１４は０■に、ＤＥＣ信号１５は■ｃｃ電正になり、
ディスチャージ電流はバイアス電圧Ｖ１がら供給される
。ループフィルタ３は、チャージポンプ２の出力するチ
ャージ電流、ディスチャージ電流を積分してＶＣＯ４の
制Ｖ４電圧１６を生成する。ＶＣＯ４は、制御電圧１６
により、その出力信号であるＶＣＯクロック１７の周波
数を変化させる。
７との位相を比較し、読み出し信号１１の位相がＶＣＯ
クロック１７の位相より進んていた時は、その位相差時
間たけＩＮＣ信号１２をＶｃｃＴｌｔ圧にし、ＩＮＣ信
号１３をＯＶにする。これにより、Ｍｌはカウトオンす
るとともにＭ２か能動状態となりその結果、チャージ電
流源１１はＭ２を通してループフィルタ３へ一定電流を
流し込む。位相時間経過後、ＩＮＣ信号１２はＯＶに、
ＩＮＣ信号１３はＶＣＣ電圧になり、チャージ電流はバ
イアス電圧Ｖｌに流れ込む。逆に、読み出し信号１１の
位相ＶＣＯクロック１７の位相より遅れていた時はその
時間たけＤＥＣ信号１４をＶｏｃ′ｉｔｔ圧にし、ＤＥ
Ｃ信号１５をＯＶにする。これにより、Ｍ３はカットオ
フするとともにＭ４か能動状態となり、その結果、ディ
スチャージ電流源■２はＭ４を通して一定電流をループ
フィルタ３から引き込む。位相差時間経過後、ＤＥＣ信
号１４は０■に、ＤＥＣ信号１５は■ｃｃ電正になり、
ディスチャージ電流はバイアス電圧Ｖ１がら供給される
。ループフィルタ３は、チャージポンプ２の出力するチ
ャージ電流、ディスチャージ電流を積分してＶＣＯ４の
制Ｖ４電圧１６を生成する。ＶＣＯ４は、制御電圧１６
により、その出力信号であるＶＣＯクロック１７の周波
数を変化させる。
第２図は、第１図のチャージ電流源１１をバイポーラト
ランジスタＱ１５で、ディスチャージ電流源■２をバイ
ポーラトランジスタＱ１６て構成したものである。この
場合、Ｑ１５．Ｑ１６は非飽和領域て使用する必要かあ
り、Ｑ１５．Ｑ１６ともにコレクタエミッタ間電圧は０
．７ｖ程度必要となるか、ＭＯＳトランジスタに比べて
相Ｗコンダクタンスｇ１１か大きいのて、バイポーラト
ランジスタを使用した方か有効である。また、バイアス
電圧Ｖ１を使用するかわりに、ＭｌのトレインＤをＯＶ
に、Ｍ３のトレインＤをＶ。Ｃに接続してもよい。
ランジスタＱ１５で、ディスチャージ電流源■２をバイ
ポーラトランジスタＱ１６て構成したものである。この
場合、Ｑ１５．Ｑ１６は非飽和領域て使用する必要かあ
り、Ｑ１５．Ｑ１６ともにコレクタエミッタ間電圧は０
．７ｖ程度必要となるか、ＭＯＳトランジスタに比べて
相Ｗコンダクタンスｇ１１か大きいのて、バイポーラト
ランジスタを使用した方か有効である。また、バイアス
電圧Ｖ１を使用するかわりに、ＭｌのトレインＤをＯＶ
に、Ｍ３のトレインＤをＶ。Ｃに接続してもよい。
第３図に、第１図のチャージポンプ２の他の構成例を示
す。この実施例は、電流スイッチを構成するＭＯＳトラ
ンジスタＭ５〜Ｍ８を、すべて動作速度の速いＮ−ＭＯ
Ｓて構成したちのである。
す。この実施例は、電流スイッチを構成するＭＯＳトラ
ンジスタＭ５〜Ｍ８を、すべて動作速度の速いＮ−ＭＯ
Ｓて構成したちのである。
ＴＮＣ信号１２かＶｃｃＴｒ！圧の場合には、Ｍ６が能
動状態となり、Ｑｌｌのコレクタ電流はＭ６を通してＱ
４から供給される。Ｑ４とＱ５は電流ミラー回路を構成
しており、Ｑｌｌに流れる電流と回ｊ４の電流かＱ５か
らループフィルタ３へ流れる。逆に、ＤＥＣ信号１４が
ｖｃｃ電圧の場合には、Ｑ１２に流れる′Ｉ′！ｔｌ＆
はＭｌを通してループフィルタ３から供給される。
動状態となり、Ｑｌｌのコレクタ電流はＭ６を通してＱ
４から供給される。Ｑ４とＱ５は電流ミラー回路を構成
しており、Ｑｌｌに流れる電流と回ｊ４の電流かＱ５か
らループフィルタ３へ流れる。逆に、ＤＥＣ信号１４が
ｖｃｃ電圧の場合には、Ｑ１２に流れる′Ｉ′！ｔｌ＆
はＭｌを通してループフィルタ３から供給される。
第４図に、第１図のチャージポンプ２のさらに他の構成
例を示す。この実施例も、電流スイ・νチを構成するＭ
ＯＳトランジスタＭ９〜Ｍ１２を、すべてＮ−ＭＯＳて
構成したものである。
例を示す。この実施例も、電流スイ・νチを構成するＭ
ＯＳトランジスタＭ９〜Ｍ１２を、すべてＮ−ＭＯＳて
構成したものである。
ＩＮＣ信号１２かＶｃｒＴＴ！、圧の場合には、Ｑ１３
のコレクタ電流は電源から供給され、定電流源Ｑ６のコ
レクタ電流はループフィルタ３に流れる。
のコレクタ電流は電源から供給され、定電流源Ｑ６のコ
レクタ電流はループフィルタ３に流れる。
ここて、Ｑ６とＱ１３．Ｑ１４とのコレクタＭＩＲ値を
一致させておくことにより、ＩＮＣ信号１２かＯＶの場
合は、Ｑ１３のコレクタ電流Ｑ６から供給され、ループ
フィルタ３へは流れない、ＤＥＣ信号１４がＶｃＩ、電
圧の場合、Ｑ１４のコレクタ電流はＭｌ２を通してルー
プフィルタ３から供給される。
一致させておくことにより、ＩＮＣ信号１２かＯＶの場
合は、Ｑ１３のコレクタ電流Ｑ６から供給され、ループ
フィルタ３へは流れない、ＤＥＣ信号１４がＶｃＩ、電
圧の場合、Ｑ１４のコレクタ電流はＭｌ２を通してルー
プフィルタ３から供給される。
以上説明した全ての回路においての共通事項は、定電流
源を構成する能動素子及びカレントミラー回路をｇｍの
大きいバイポーラトランジスタで構成し、電流スイッチ
部を入力インピーダンスの高いＭＯＳｌ−ランシスタで
構成していることである。
源を構成する能動素子及びカレントミラー回路をｇｍの
大きいバイポーラトランジスタで構成し、電流スイッチ
部を入力インピーダンスの高いＭＯＳｌ−ランシスタで
構成していることである。
（発明の効果１
本発明によれば、一般にロジックで構成される位相比較
器の出力信号をＣＭＯＳロジックレベルてそのまま使用
でき、ＭＯＳトランジスタが非飽和領域ても高い入力イ
ンピーダンス特性を有する為、ＶＣＯの入力制御電圧ダ
イナミックレンジを広くとれ、さらにバイポーラトラン
ジスタのベース電流による出力電流誤差を除去できるの
で、低い電源電圧仕様においても動作マージンを確保で
き、高ｔ／！度な位相同期回路を実現できる。
器の出力信号をＣＭＯＳロジックレベルてそのまま使用
でき、ＭＯＳトランジスタが非飽和領域ても高い入力イ
ンピーダンス特性を有する為、ＶＣＯの入力制御電圧ダ
イナミックレンジを広くとれ、さらにバイポーラトラン
ジスタのベース電流による出力電流誤差を除去できるの
で、低い電源電圧仕様においても動作マージンを確保で
き、高ｔ／！度な位相同期回路を実現できる。
第１図は本発明の概要を示す基本構成図、第２図は本発
明の一実施例の回路図、第３図及び第４図は本発明の別
の一実施例の回路図、第５図は位相同期回路の構成要素
を示すブロック図、第６図は従来技術例の回路図である
。 ■・・・位相比較器、 ２・・・チャージポンプ ３・・・ループフィルタ ４・・・ＶＣＯ２ １１・・・読み出し信号、 １２・・・ＩＮＣ信号、 １３・・・ＩＮＣ信号、 １４・・・ＤＥＣ信号、 １５・・・ＤＥＣ信号、 １６・・・制御電圧、 １７・・・ＶＣＯクロック、 １１・・・チャージ電流源、 ■２・・・ディスチャージ電流源、 Ｍｌ、Ｍ２・・・Ｐ−ＭＯＳトランジスタ、Ｍ３〜Ｍ１
２・・・Ｎ−ＭＯＳトランジスタ、ＱＩＱ４〜Ｑ８・・
・ＰＮＰ−トランジスタ、Ｑ２．Ｑ９〜Ｑ１４・・・Ｎ
ＰＮ−）ランジス。
明の一実施例の回路図、第３図及び第４図は本発明の別
の一実施例の回路図、第５図は位相同期回路の構成要素
を示すブロック図、第６図は従来技術例の回路図である
。 ■・・・位相比較器、 ２・・・チャージポンプ ３・・・ループフィルタ ４・・・ＶＣＯ２ １１・・・読み出し信号、 １２・・・ＩＮＣ信号、 １３・・・ＩＮＣ信号、 １４・・・ＤＥＣ信号、 １５・・・ＤＥＣ信号、 １６・・・制御電圧、 １７・・・ＶＣＯクロック、 １１・・・チャージ電流源、 ■２・・・ディスチャージ電流源、 Ｍｌ、Ｍ２・・・Ｐ−ＭＯＳトランジスタ、Ｍ３〜Ｍ１
２・・・Ｎ−ＭＯＳトランジスタ、ＱＩＱ４〜Ｑ８・・
・ＰＮＰ−トランジスタ、Ｑ２．Ｑ９〜Ｑ１４・・・Ｎ
ＰＮ−）ランジス。
Claims (1)
- 【特許請求の範囲】 １、制御電圧により出力クロックの周波数を変化させる
電圧制御発振器と、該電圧制御発振器の出力クロック信
号および外部入力信号の位相を比較する位相比較器と、
該位相比較器の出力信号に従い一定電流の流し出しおよ
び引き込みを行うチャージポンプ回路と、該チャージポ
ンプ回路の出力電流を積分して前記電圧制御発振器の制
御電圧を生成するループフィルタとを備える位相同期回
路において、 前記チャージポンプ回路を、定電流源と該電流源の電流
を流す電流経路を切り換えるための差動スイッチとによ
り構成するとともに、前記定電流源をバイポーラトラン
ジスタで構成し前記差動スイッチをＭＯＳトランジスタ
で構成したことを特徴とする位相同期回路。２、定電流
源と、該電流源の電流を流す電流経路を切り換えるため
の差動スイッチとにより構成され、前記差動スイッチの
制御により外部に対する一定電流の流し出しおよび引き
込みを行うチャージポンプ回路において、 前記定電流源をバイポーラトランジスタで構成し、前記
差動スイッチをＭＯＳトランジスタで構成したことを特
徴とするチャージポンプ回路。 ３、前記ＭＯＳトランジスタをすべてＮ−ＭＯＳトラン
ジスタで構成したことを特徴とする請求項１記載の位相
同期回路または請求項２記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163724A JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163724A JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213131A true JPH0213131A (ja) | 1990-01-17 |
| JP2608108B2 JP2608108B2 (ja) | 1997-05-07 |
Family
ID=15779459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163724A Expired - Fee Related JP2608108B2 (ja) | 1988-06-30 | 1988-06-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608108B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288660B1 (en) | 1998-03-18 | 2001-09-11 | Telefonaktiebolaget Lm Ericsson | BiCMOS circuit for controlling a bipolar current source |
| FR2865586A1 (fr) * | 2004-01-23 | 2005-07-29 | Zarlink Semiconductor Ab | Detecteur de phase/frequence de boucle a phase asservie avec pompe a charge de sortie completement differentielle |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462022A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Charge pump circuit |
| JPH01128620A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | チャージポンプ回路 |
-
1988
- 1988-06-30 JP JP63163724A patent/JP2608108B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462022A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Charge pump circuit |
| JPH01128620A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | チャージポンプ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288660B1 (en) | 1998-03-18 | 2001-09-11 | Telefonaktiebolaget Lm Ericsson | BiCMOS circuit for controlling a bipolar current source |
| FR2865586A1 (fr) * | 2004-01-23 | 2005-07-29 | Zarlink Semiconductor Ab | Detecteur de phase/frequence de boucle a phase asservie avec pompe a charge de sortie completement differentielle |
| US7187242B2 (en) | 2004-01-23 | 2007-03-06 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2608108B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745372A (en) | Phase-locked-loop circuit having a charge pump | |
| US4675617A (en) | Stable voltage controlled oscillator | |
| US4567448A (en) | Variable frequency oscillator | |
| EP0195500B1 (en) | Charge-pump circuit for a phase-locked loop | |
| US7154352B2 (en) | Clock generator and related biasing circuit | |
| WO1999025067A1 (en) | Phase locked loop charge pump circuit | |
| US5258877A (en) | Data separator having a restart circuit | |
| EP0190894A2 (en) | Improved phase detector and phase-locked loop apparatus | |
| JPH06334517A (ja) | Ｐｌｌ回路 | |
| JP3227699B2 (ja) | チャージポンプ回路及びそれを備えたｐｌｌ回路 | |
| JPH0213131A (ja) | 位相同期回路 | |
| JPH09223965A (ja) | クロック発生回路 | |
| USRE34317E (en) | Variable frequency oscillator | |
| US4803445A (en) | Variable frequency oscillator | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| JP3534379B2 (ja) | 振幅制御発振器 | |
| JP4458311B2 (ja) | 磁気ディスク装置 | |
| JP2737747B2 (ja) | 電圧制御発振回路 | |
| JP2001285035A (ja) | 電圧制御発振器およびｐｌｌ回路 | |
| JPS62150931A (ja) | クロツク発生回路 | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 | |
| KR100289044B1 (ko) | 위상동기회로의 고속 충전 펌프 회로 | |
| JPH0712146B2 (ja) | Ｖｆｏ回路 | |
| JPH022216A (ja) | チャージポンプ回路 | |
| JPH0719441B2 (ja) | ディスク装置のリード・クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |