JP2606651B2 - ４相信号発生回路 - Google Patents
４相信号発生回路Info
- Publication number
- JP2606651B2 JP2606651B2 JP5191048A JP19104893A JP2606651B2 JP 2606651 B2 JP2606651 B2 JP 2606651B2 JP 5191048 A JP5191048 A JP 5191048A JP 19104893 A JP19104893 A JP 19104893A JP 2606651 B2 JP2606651 B2 JP 2606651B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- differential pair
- current source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は４相信号発生回路に関
し、特にディジタル通信における直交変調回路用の高周
波４相信号を発生する４相信号発生回路に関する。
し、特にディジタル通信における直交変調回路用の高周
波４相信号を発生する４相信号発生回路に関する。
【０００２】
【従来の技術】ディジタル通信においては、４相ＰＳＫ
（位相偏移変調）や４〜２５６相ＱＡＭ（直交振幅変
調）等の変復調方式が用いられる。これらの変復調方式
においては相互に９０°の位相差を持つ４相信号による
直交変調器が使用される。上記４相信号の位相差は高精
度を要求され、また使用周波数帯に対応して高周波動作
が要求される。したがって、この直交変調器には、高精
度かつ高周波の上記４相信号を発生する４相信号発生回
路が重要構成要素として備えられる。
（位相偏移変調）や４〜２５６相ＱＡＭ（直交振幅変
調）等の変復調方式が用いられる。これらの変復調方式
においては相互に９０°の位相差を持つ４相信号による
直交変調器が使用される。上記４相信号の位相差は高精
度を要求され、また使用周波数帯に対応して高周波動作
が要求される。したがって、この直交変調器には、高精
度かつ高周波の上記４相信号を発生する４相信号発生回
路が重要構成要素として備えられる。
【０００３】従来の４相発生回路の第１の例は、特開昭
６０−３５８６１号公報記載のように、ディジタル信号
発振器を用い、その出力から４相のディジタル信号波を
発生するというものである。
６０−３５８６１号公報記載のように、ディジタル信号
発振器を用い、その出力から４相のディジタル信号波を
発生するというものである。
【０００４】この従来の第１の例の４相信号発生回路
は、図５に示すように、水晶発振器３１と、インバータ
３２Ａ，３２Ｂと、位相回路３３と、４個の直流遮断用
のバッファ回路３４Ａ〜３４Ｄと、スイッチ駆動回路３
５と、４個のスイッチから成るスイッチ回路３６とを備
える。
は、図５に示すように、水晶発振器３１と、インバータ
３２Ａ，３２Ｂと、位相回路３３と、４個の直流遮断用
のバッファ回路３４Ａ〜３４Ｄと、スイッチ駆動回路３
５と、４個のスイッチから成るスイッチ回路３６とを備
える。
【０００５】動作について説明すると、水晶発振器３１
より出力された信号は、インバータ３２Ａにより反転さ
れることにより位相が１８０゜シフトし、さらに位相回
路３３により２７０゜シフトし、さらにインバータ３２
Ｂにより再度反転され、位相が４５０゜すなわち９０゜
シフトした信号を得る。それぞれの出力信号はバッファ
回路３４Ａ〜３４Ｄを経由して位相差が各々９０゜の４
相信号が得られる。
より出力された信号は、インバータ３２Ａにより反転さ
れることにより位相が１８０゜シフトし、さらに位相回
路３３により２７０゜シフトし、さらにインバータ３２
Ｂにより再度反転され、位相が４５０゜すなわち９０゜
シフトした信号を得る。それぞれの出力信号はバッファ
回路３４Ａ〜３４Ｄを経由して位相差が各々９０゜の４
相信号が得られる。
【０００６】従来の技術の第２の例は、図６に示すよう
に、正補の入力信号ＩＮ，ＩＮＲを２逓倍する逓倍器４
１と、バッファ回路４２Ａ，４２Ｂと、フリップフロッ
プを用いて入力周波数を２分周する分周器４３とにより
構成されている。
に、正補の入力信号ＩＮ，ＩＮＲを２逓倍する逓倍器４
１と、バッファ回路４２Ａ，４２Ｂと、フリップフロッ
プを用いて入力周波数を２分周する分周器４３とにより
構成されている。
【０００７】動作について説明すると、入力信号ＩＮ，
ＩＮＲの周波数ｆ0 はそれぞれ逓倍器４１により２ｆ0
に逓倍され、さらに分周器４３により再度ｆ0 に分周さ
れる。バッファ回路４２Ａ，４２Ｂの各々の出力信号
Ａ，ＡＲの位相差は１８０°である。分周器４３は信号
Ａ，ＡＲがそれぞれ供給される２つのフリップフロップ
から成りそれぞれの正出力あるいは補出力同志問の位相
差は９０°であるので分周器４３の出力は位相が各々０
°，９０°，１８０°および２７０°の４相信号とな
る。
ＩＮＲの周波数ｆ0 はそれぞれ逓倍器４１により２ｆ0
に逓倍され、さらに分周器４３により再度ｆ0 に分周さ
れる。バッファ回路４２Ａ，４２Ｂの各々の出力信号
Ａ，ＡＲの位相差は１８０°である。分周器４３は信号
Ａ，ＡＲがそれぞれ供給される２つのフリップフロップ
から成りそれぞれの正出力あるいは補出力同志問の位相
差は９０°であるので分周器４３の出力は位相が各々０
°，９０°，１８０°および２７０°の４相信号とな
る。
【０００８】
【発明が解決しようとする課題】上述した従来の４相信
号発生回路は、第１の従来技術においては、回路構成が
複雑な上に、水晶発振周波数が高くなるとインバータ回
路の遅延が無視できなくなり正確な位相差の４相信号が
得られないという次点があった。
号発生回路は、第１の従来技術においては、回路構成が
複雑な上に、水晶発振周波数が高くなるとインバータ回
路の遅延が無視できなくなり正確な位相差の４相信号が
得られないという次点があった。
【０００９】また、第２の従来技術においては、回路構
成が複雑となり、また高周波においては、逓倍器や分周
器等の回路の消費電流が多くなるという次点があった。
成が複雑となり、また高周波においては、逓倍器や分周
器等の回路の消費電流が多くなるという次点があった。
【００１０】
【課題を解決するための手段】本発明の４相信号発生回
路は、第１の可変電流源から電流の供給を受け第１，第
２のトランジスタから成る第１の差動対および第２の可
変電流源から電流の供給を受け第３，第４のトランジス
タから成る第２の差動対と、第３の可変電流源から電流
の供給を受け第５，第６のトランジスタから成る第３の
差動対および第４の可変電流源から電流の供給を受け第
７，第８のトランジスタから成る第４の差動対と、前記
第１，第２，第３および第４の可変電流源の電流値を制
御する電流制御手段とを備え、前記第１および第３のト
ランジスタの各々のコレクタと前記第２および第８のト
ランジスタの各々のベースとを共通接続し、前記第２お
よび第４のトランジスタの各々のコレクタと前記第３お
よび第５のトランジスタの各々のベースとを共通接続
し、前記第５および第７のトランジスタの各々のコレク
タと前記第６および第１のトランジスタの各々のベース
とを共通接続し、前記第６および第８のトランジスタの
各々のコレクタと前記第７および第４のトランジスタの
各々のベースとを共通接続し、前記第１および第４およ
び第５および第８のトランジタの各々のコレクタから第
１，第２，第３および第４の出力をそれぞれ出力するこ
とを特徴とするものである。
路は、第１の可変電流源から電流の供給を受け第１，第
２のトランジスタから成る第１の差動対および第２の可
変電流源から電流の供給を受け第３，第４のトランジス
タから成る第２の差動対と、第３の可変電流源から電流
の供給を受け第５，第６のトランジスタから成る第３の
差動対および第４の可変電流源から電流の供給を受け第
７，第８のトランジスタから成る第４の差動対と、前記
第１，第２，第３および第４の可変電流源の電流値を制
御する電流制御手段とを備え、前記第１および第３のト
ランジスタの各々のコレクタと前記第２および第８のト
ランジスタの各々のベースとを共通接続し、前記第２お
よび第４のトランジスタの各々のコレクタと前記第３お
よび第５のトランジスタの各々のベースとを共通接続
し、前記第５および第７のトランジスタの各々のコレク
タと前記第６および第１のトランジスタの各々のベース
とを共通接続し、前記第６および第８のトランジスタの
各々のコレクタと前記第７および第４のトランジスタの
各々のベースとを共通接続し、前記第１および第４およ
び第５および第８のトランジタの各々のコレクタから第
１，第２，第３および第４の出力をそれぞれ出力するこ
とを特徴とするものである。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の４相信号発生回路の一実施
例を示す回路図である。
例を示す回路図である。
【００１３】本実施例の４相信号発生回路は、図１に示
すように、各々トランジスタ５，６とトランジスタ７，
８とトランジスタ９，１０とトランジスタ１１，１２と
から成る４つの差動対と、各々の差動対に動作電流を供
給する電流源用のトランジスタ１３〜１６と、各々の差
動対の出力対応のトランジスタ５，８，９および１２の
各々のコレクタに接続された負荷用の抵抗１〜４と、電
源２１と、トランジスタ１３〜１６の電流制御用の可変
電源２２とを備える。
すように、各々トランジスタ５，６とトランジスタ７，
８とトランジスタ９，１０とトランジスタ１１，１２と
から成る４つの差動対と、各々の差動対に動作電流を供
給する電流源用のトランジスタ１３〜１６と、各々の差
動対の出力対応のトランジスタ５，８，９および１２の
各々のコレクタに接続された負荷用の抵抗１〜４と、電
源２１と、トランジスタ１３〜１６の電流制御用の可変
電源２２とを備える。
【００１４】トランジスタ５，７の各々のコレクタとト
ランジスタ６，１２の各々のベースとが共通接続されて
いる。同様に、トランジスタ６，８の各々のコレクタと
トランジスタ７，９の各々のベースとが共通接続されて
いる。また、トランジスタ９，１１の各々のコレクタと
トランジスタ１０，５の各々のベースとが共通接続され
ている。さらに、トランジスタ１０，１２の各々のコレ
クタとトランジスタ１１，８の各々のベースとが共通接
続されている。これら共通接続により４つの差動対は相
互に帰還がかけられている。
ランジスタ６，１２の各々のベースとが共通接続されて
いる。同様に、トランジスタ６，８の各々のコレクタと
トランジスタ７，９の各々のベースとが共通接続されて
いる。また、トランジスタ９，１１の各々のコレクタと
トランジスタ１０，５の各々のベースとが共通接続され
ている。さらに、トランジスタ１０，１２の各々のコレ
クタとトランジスタ１１，８の各々のベースとが共通接
続されている。これら共通接続により４つの差動対は相
互に帰還がかけられている。
【００１５】トランジスタ５，６およびトランジスタ
７，８から成る２つの差動対の動作のタイムチャートを
示す図２を参照して本実施例の回路の動作について説明
すると、時刻ｔ１におけるスタート状態では、トランジ
スタ５，６，７，および８の各々のベース側の節点Ａ
１，Ａ２，Ａ３，およびＡ４がそれぞれ高、中、中、お
よび低の各電位であるとする。これにより、トランジス
タ５がオンとなり、トランジスタ５のコレクタ電位（節
点Ａ２）は低電位となる。トランジスタ５のベースすな
わち節点Ａ１に高電位が供給されたときからコレクタす
なわち節点Ａ２が低電位に変化するまでの遅延時間をＴ
ｐｄとすると、時刻ｔ１から時間Ｔｐｄ後の時刻ｔ２で
は、節点Ａ１，Ａ２，Ａ３，およびＡ４は、それぞれ
中、低、高、および中の各電位となる。同様に、時刻ｔ
３では、節点Ａ１，Ａ２，Ａ３，およびＡ４は、それぞ
れ低、中、中、および高の各電位となる。トランジスタ
９，１０およびトランジスタ１１，１２から成る他の２
つの差動対もトランジスタのベースに高電位が供給され
たときからコレクタが低電位に変化するまでの遅延時間
を同様にＴｐｄとすると、この回路は、周波数ｆ＝１／
４Ｔｐｄで位相ロック状態の安定な自己発振状態とな
る。
７，８から成る２つの差動対の動作のタイムチャートを
示す図２を参照して本実施例の回路の動作について説明
すると、時刻ｔ１におけるスタート状態では、トランジ
スタ５，６，７，および８の各々のベース側の節点Ａ
１，Ａ２，Ａ３，およびＡ４がそれぞれ高、中、中、お
よび低の各電位であるとする。これにより、トランジス
タ５がオンとなり、トランジスタ５のコレクタ電位（節
点Ａ２）は低電位となる。トランジスタ５のベースすな
わち節点Ａ１に高電位が供給されたときからコレクタす
なわち節点Ａ２が低電位に変化するまでの遅延時間をＴ
ｐｄとすると、時刻ｔ１から時間Ｔｐｄ後の時刻ｔ２で
は、節点Ａ１，Ａ２，Ａ３，およびＡ４は、それぞれ
中、低、高、および中の各電位となる。同様に、時刻ｔ
３では、節点Ａ１，Ａ２，Ａ３，およびＡ４は、それぞ
れ低、中、中、および高の各電位となる。トランジスタ
９，１０およびトランジスタ１１，１２から成る他の２
つの差動対もトランジスタのベースに高電位が供給され
たときからコレクタが低電位に変化するまでの遅延時間
を同様にＴｐｄとすると、この回路は、周波数ｆ＝１／
４Ｔｐｄで位相ロック状態の安定な自己発振状態とな
る。
【００１６】これら節点Ａ１〜Ａ４の出力波形を示す図
３を参照すると、各々位相差が９０゜の４相出力が得ら
れていることが示されている。
３を参照すると、各々位相差が９０゜の４相出力が得ら
れていることが示されている。
【００１７】また、可変電源２２により電流源１３〜１
６の電流値を変えることで遅延時間Ｔｐｄを変化させ発
振周波数を変えることが可能である。発振周波数ｆと各
電流源の電流値Ｉとの関係を図４に示す。
６の電流値を変えることで遅延時間Ｔｐｄを変化させ発
振周波数を変えることが可能である。発振周波数ｆと各
電流源の電流値Ｉとの関係を図４に示す。
【００１８】以上、本発明の実施例はボイポーラトラン
ジスタによる構成について説明したが電界効果トランジ
スタを用いても同等の効果を得られることは勿論であ
る。
ジスタによる構成について説明したが電界効果トランジ
スタを用いても同等の効果を得られることは勿論であ
る。
【００１９】
【発明の効果】以上説明したように本発明の４相信号発
生回路は、回路構成が簡単であり、高周波帯においても
低消費電流で容易に正確な位相差９０°の４相信号が得
られるという効果がある。
生回路は、回路構成が簡単であり、高周波帯においても
低消費電流で容易に正確な位相差９０°の４相信号が得
られるという効果がある。
【図１】本発明の４相信号発生回路の一実施例の回路図
である。
である。
【図２】本実施例の回路のタイムチャートである。
【図３】本実施例の回路の出力信号の波形を示す波形図
である。
である。
【図４】電流源の電流値と発振周波数との関係を示す特
性図である。
性図である。
【図５】従来の第１の例のブロック図である。
【図６】従来の第２の例のブロック図である。
１〜４，１７〜２０ 抵抗 ５〜１６ トランジスタ ２１ 電源 ２２ 可変電源 ３１ 水晶発振器 ３２Ａ，３２Ｂ インバータ ３３ 移相器 ３４Ａ〜３４Ｄ バッファ回路 ３５ スイッチ駆動回路 ３６ スイッチ回路 ４１ 逓倍器 ４２Ａ，４２Ｂ バッファ回路 ４３ 分周器
Claims (2)
- 【請求項１】 第１の可変電流源から電流の供給を受け
第１，第２のトランジスタから成る第１の差動対および
第２の可変電流源から電流の供給を受け第３，第４のト
ランジスタから成る第２の差動対と、 第３の可変電流源から電流の供給を受け第５，第６のト
ランジスタから成る第３の差動対および第４の可変電流
源から電流の供給を受け第７，第８のトランジスタから
成る第４の差動対と、 前記第１，第２，第３および第４の可変電流源の電流値
を制御する電流制御手段とを備え、 前記第１および第３のトランジスタの各々のコレクタと
前記第２および第８のトランジスタの各々のベースとを
共通接続し、 前記第２および第４のトランジスタの各々のコレクタと
前記第３および第５のトランジスタの各々のベースとを
共通接続し、 前記第５および第７のトランジスタの各々のコレクタと
前記第６および第１のトランジスタの各々のベースとを
共通接続し、 前記第６および第８のトランジスタの各々のコレクタと
前記第７および第４のトランジスタの各々のベースとを
共通接続し、 前記第１および第４および第５および第８のトランジタ
の各々のコレクタから第１，第２，第３および第４の出
力をそれぞれ出力することを特徴とする４相信号発生回
路。 - 【請求項２】 第１の可変電流源から電流の供給を受け
第１，第２のトランジスタから成る第１の差動対および
第２の可変電流源から電流の供給を受け第３，第４のト
ランジスタから成る第２の差動対と、 第３の可変電流源から電流の供給を受け第５，第６のト
ランジスタから成る第３の差動対および第４の可変電流
源から電流の供給を受け第７，第８のトランジスタから
成る第４の差動対と、 前記第１，第２，第３および第４の可変電流源の電流値
を制御する電流制御手段とを備え、 前記第１および第３のトランジスタの各々のドレインと
前記第２および第８のトランジスタの各々のゲートとを
共通接続し、 前記第２および第４のトランジスタの各々のドレインと
前記第３および第５のトランジスタの各々のゲートとを
共通接続し、 前記第５および第７のトランジスタの各々のドレンイン
と前記第６および第１のトランジスタの各々のゲートと
を共通接続し、 前記第６および第８のトランジスタの各々のドレインと
前記第７および第４のトランジスタの各々のゲートとを
共通接続し、 前記第１および第４および第５および第８のトランジタ
の各々のドレインから第１，第２，第３および第４の出
力をそれぞれ出力することを特徴とする４相信号発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5191048A JP2606651B2 (ja) | 1993-08-02 | 1993-08-02 | ４相信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5191048A JP2606651B2 (ja) | 1993-08-02 | 1993-08-02 | ４相信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746279A JPH0746279A (ja) | 1995-02-14 |
| JP2606651B2 true JP2606651B2 (ja) | 1997-05-07 |
Family
ID=16268028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5191048A Expired - Fee Related JP2606651B2 (ja) | 1993-08-02 | 1993-08-02 | ４相信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606651B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871560B2 (ja) * | 1995-11-21 | 1999-03-17 | 日本電気株式会社 | π／２移相器 |
-
1993
- 1993-08-02 JP JP5191048A patent/JP2606651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746279A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5180994A (en) | Differential-logic ring oscillator with quadrature outputs | |
| EP1146643B1 (en) | Phase shifter for use in a quadrature clock generator | |
| KR19990025790A (ko) | 다중궤환 루프 링발진기 및 그 지연셀 | |
| US6008700A (en) | Switchable frequency ring oscillator | |
| JPH05227020A (ja) | 高周波数フェーズロックループ用周波数制御オシレータ | |
| US6529052B2 (en) | Frequency multiplier based on exclusive-or gate and frequency divider | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| JPH07177026A (ja) | 高速低ドリフトチャージポンプ回路 | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JP2871560B2 (ja) | π／２移相器 | |
| JP2606651B2 (ja) | ４相信号発生回路 | |
| US20050225400A1 (en) | Voltage-controlled oscillator and quadrature modulator | |
| EP0289941B1 (en) | A phase locked loop having fast frequency lock steering circuit | |
| JPH02305103A (ja) | Ｆｍ復調器 | |
| US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JPS61186004A (ja) | デユアルモード移相発振器 | |
| JP3783072B2 (ja) | 基準パルス発生回路 | |
| JP3268901B2 (ja) | Ｔ型フリップフロップ回路 | |
| JP2003008354A (ja) | Ａｍ復調器 | |
| KR100246913B1 (ko) | 고속 분주회로 | |
| JPH0370944B2 (ja) | ||
| JPH06268514A (ja) | 位相検波回路 | |
| JPH0713312Y2 (ja) | Ｐｓｋ搬送波再生回路 | |
| JP2754577B2 (ja) | クロツク再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961224 |
|
| LAPS | Cancellation because of no payment of annual fees |