DE10197072T5

DE10197072T5 - Phasenfehlererfassung und Korrektur für Symmetrische Signale

Info

Publication number: DE10197072T5
Application number: DE10197072T
Authority: DE
Inventors: John S. Palm Bay Prentice
Original assignee: Intersil Americas LLC; Intersil Inc
Current assignee: Intersil Corp; Intersil Americas LLC
Priority date: 2000-12-21
Filing date: 2001-12-20
Publication date: 2005-03-10
Also published as: AU2002232723A1; JP2004516747A; US20020042255A1; US6674998B2; WO2002051091A1; TW523975B; CN1483269A

Abstract

Phasenfehlerdetektor zum Feststellen und Korrigieren eines Phasenfehlers zwischen den positiven und negativen Polaritäten eines ersten und zweiten symmetrischen Signals bestehend aus:
– einem Summiernetzwerke zur Erzeugung:
– eines ersten Summiersignals aus den positiven Signalen der ersten und zweiten symmetrischen Signale,
– eines zweiten Summiersignals aus den negativen Signalen der ersten und zweiten symmetrischen Signale,
– eines dritten Summiersignals aus dem positiven Signal des ersten symmetrischen Signals und dem negativen Signal des zweiten symmetrischen Signals,
– eines vierten Summensignals aus dem negativen Signal des ersten symmetrischen Signals und dem positiven Signals des zweiten symmetrischen Signals,
– einer ersten mit dem Summiernetzwerke gekoppelten Mischerschaltung, welche ein Signal erster Polarität des Phasenfehlersignals basierend auf dem ersten und zweiten Summensignals erzeugt und
– einer zweiten mit dem Summiernetzwerk gekoppelten Mischerschaltung, welche ein Signal zweiter Polarität des Phasenfehlersignals, basierend auf dem dritten und vierten Summensignal erzeugt.

Description

Die vorliegende Erfindung betrifft Modulationstechniken und insbesondere Phasenfehlererfassung und Korrektur für Phasenfehler zwischen symmetrischen Signalen wie z. B. gleichphasigen und quadraturphasigen Trägersignalen eines Quadratur-Oszillators.
Viele kleine Netzwerke sind herkömmlich verdrahtet. Derartige verdrahtete Netzwerke haben eine gewisse Annehmlichkeit, aber auch viele Begrenzungen, wie z. B. ein umfangreiches Kabelmanagement und Zweckmäßigkeitshindernisse. Aus vielen Gründen wurde daher die drahtlose Local Area Network Technology (WLAN) zunehmend populär. HF-Funkfrequenzübertragung erscheint deshalb die Technologie der Wahl für die Errichtung eines brauchbaren WLAN. Die typische Umgebung einer drahtlosen Kommunikation ist jedoch sehr geräuschbelastet und nicht für Kommunikation optimal. So gibt es z. B. in Wohnungen und Arbeitsstätten viele elektronische Geräte, die ein elektronisches Geräuschufeld aufbauen, das die WLAN-Kommunikation behindert. Derartige Geräte können Mikrowellenherde, elektrische Garagentoröffner, Radio-, Fernsehgeräte oder Computer usw. sein. Außerdem ändert sich das Kommunikationsmedium zwischen drahtlosen Geräten dynamisch und ununterbrochen. So befinden sich z. B. im Umgebungsfeld oder in den Räumen eine Vielzahl von reflektierenden Diensten, die Mehrwegrauschen auslösen. Das Verschieben von Gegenständen oder Geräten oder z. B. das Bewegen der Hände oder des Körpers sowie von Schmuckgegenständen, Mousepointers und dergleichen, das Betreiben elektronischer Geräte wie z. B. Ventilatoren oder dergleichen haben einen wesentlichen Einfluß auf die drahtlosen Übertragungswege und verschlechtern die drahtlosen Übertragungseigenschaften ganz wesentlich. Zusammenfassend heißt das, die drahtlose Kommunikation muß durch ein dynamisches und nicht vorher abschätzbares Medium erfolgen.
Trotz dieser Einschränkungen des drahtlosen Mediums fordern Konsumer drahtlose Anwendungen mit hoher Geschwindigkeit und einem hohen Qualitätsseurvice (QOS). Derartige Anwendungen umfassen Medienströme, die viele Kombinationen aus Fernseh- und Radioinformation und anderen Daten haben. Wegen der dynamischen und nicht vorhersagbaren Umgebungseinflüsse, durch welche die drahtlose Kommunikation stattfinden muß, sind diese drahtlosen Kommunikationswege in der Regel weniger robust und weniger zuverlässig als entsprechende drahtgebundene Kommunikationen. Außerdem wird ein bedeutender Anteil an zusätzlichen Erfordernissen für eine erfolgreiche drahtlose Kommunikation notwendig. So sind z. B. über ein drahtloses Medium zu übertragende Rahmen- oder Paketinformationen typischerweise mit einer Einleitung versehen, um der Empfangseinheit die Möglichkeit zu bieten, Geräusch- und Störungseffekte im drahtlosen Medium zu ermitteln. Kollisionsüberwachungstechniken, wie sie üblicherweise im verdrahteten Ethernet Verwendung finden, sind für eine drahtlose Übertragung nicht besonders nützlich, da die Empfänger nicht in der Lage sind, Signale während des Sendebetriebs zu empfangen. Daher müssen viele Regeln und Zeitbeschränkungen für die drahtlosen Einrichtungen beachtet werden, um miteinander im Halbduplex-Modus kommunizieren zu können.
Es ist eine imperative Forderung für drahtlose Transceiver, daß sie das drahtlose Medium in möglichst effizienter Weise benutzen, um den Datendurchsatz zu maximieren und die Bandbreitenanforderungen einzuhalten. Eine Technik sieht hierfür vor, daß die Informationen auf einem Trägersignal durch Modulation kodiert werden, wobei eine Amplitudenmodulation und Phasenwinkelmodulation Verwendung finden. Eine Phasenmodulation und -demodulation wird dadurch erreicht, daß paarweise Mischer mit Quadratursignalen eines lokalen Oszillator (LO) betrieben werden. Die beiden Phasen des lokalen Oszillators, die für den gleichphasigen Anteil mit I und für den Quadraturanteil mit Q bezeichnet werden, haben dieselbe Frequenz, jedoch ist die Q-Phase um eine Viertelperiode (90°) bezüglich der I-Phase verzögert. Der Datenumfang, der bei einer gegebenen Trägerfrequenz übertragen werden kann, ist proportional der Genauigkeit der I/Q-Phasenbeziehung.
Bei einer beispielsweisen Ausführungsform werden 2 lokale Oszillatorphasen von einem einzelnen spannungsgesteuerten Oszillator (VCO) hergeleitet, um Koherenz zu erhalten. Jedoch die Ungenauigkeit in der 90°-Phasenverschiebung und/oder in den Verteilerschaltungen erzeugen üblicherweise Quadraturphasenfehler. Um eine hohe Datenübertragungsrate zu erhalten, darf die I/Q-Phasenbeziehung nicht mehr als ein paar Grad von 90° abweichen. Diese Forderung hat sich als schwer einzuhalten erwiesen, insbesondere bei drahtlosen Transceiverkonfigurationen. Bei einer lokalen Oszillatorfrequenz von beispielsweise 2,5 Gigahertz (GHz) ergibt sich bei einem Zeitfehler von 1,1 Picosekunden (ps) bereits ein 1°-Phasenfehler. Innerhalb der Transceiverschaltung kann eine parasitäre Kapazität von 11 fempto Farad (fF) an 100 Ohm einen 1°-Phasenfehler auslösen. Eine Fehlanpassung der Transitfrequenz f_T bei einem bipolaren Junctiontransistor (BjT) von 10% kann ebenfalls einen Phasenfehler für die HF-Frequenz auslösen. Eine lokale Oszillator-Kette aus einer oder mehreren Pufferstufen kann akkumulierte Zeitfehler zwischen den I- und Q-Signalen verursachen, die mehrere Grad betragen können.
Es ist daher wünschenswert, Phasenfehler zwischen symmetrischen Signalen wie z. B. I/Q-Trägersignalen eines Quadratur-Oszillators festzustellen und zu eliminieren. Die Verringerung des Phasenfehlers erhöht die Menge der Daten, welche mit Hilfe der HF-Quadratur-Modulationstechnik übertragen werden können.
Ein Quadratur-Oszillator mit einer Phasenfehlerkorrektur gemäß einer Ausführungsform der vorliegenden Erfindung kann dazu benutzt werden, einen Phasenfehler zwischen den positiven und negativen Polaritäten eines ersten und zweiten symmetrischen Signals festzustellen und zu korrigieren. Die ersten und zweiten symmetrischen Signale können z. B. die Trägersignale eines Quadratur-Generators sein. Dieser Quadratur-Generator liefert positive und negative gleichphasige I-Trägersignale und positive sowie negative quadraturphasige Q-Trägersignale und empfängt ein Phasenfehlersignal. Dieser Quadratur-Oszillator versucht, für die I- und Q-Trägersignale eine Phasendifferenz von einer Viertelperiode basierend auf dem Phasenfehlersignal aufrecht zu erhalten. Es ist jedoch zu würdigen, daß Phasenfehlerdetektoren gemäß der Ausführungsformen der vorliegenden Erfindung auch in anderen Schaltungen und Anwendungen benutzt werden können, wie z. B. für Phasenregelschleifen (PLL), spannungsgesteuerte Oszillatoren (VCO), usw.
Der Phasenfehlerdetektor umfaßt ein Summiernetzwerk sowie erste und zweite Mischerschaltungen. Dieses Phasensummiernetzwerk erzeugt vier Summensignale durch das Summieren des positiven Signals des ersten symmetrischen Signals mit dem positiven Signals des zweiten symmetrischen Signals, das Summieren des negativen Signals des ersten symmetrischen Signals mit dem negativen Signal des zweiten symmetrischen Signals, des positiven Signals des ersten symmetrischen Signals mit dem negativen Signals des zweiten symmetrischen Signals und das Summieren des negativen Signals des ersten symmetrischen Signals mit dem positiven Signal des zweiten symmetrischen Signals. Die erste Mischerschaltung erzeugt ein Signal erster Polarität des Phasenfehlresignals basierend auf dem ersten und zweiten Summensignal und die zweite Mischerschaltung erzeugt ein Signal zweiter Polarität des Phasenfehlersignals basierend auf dem dritten und vierten Summensignal. Das resultierende Phasenfehlersignal ergibt sich aus der Differenz der Signale der ersten und zweiten Polarität.
Bei einer Ausführungsform entfernt das Summiernetzwerk die Gleichstromkomponente bzw. den Gleichstromanteil von dem ersten, zweiten, dritten und vierten Summensignal. Die erste Mischerschaltung spricht auf den positiven Teil der ersten und dritten Summensignale an und erzeugt das Signal erster Polarität als Phasenfehlersignal als ein kombiniertes Signal. In gleicher Weise spricht die zweite Mischerschaltung auf den positiven Teil der zweiten und vierten Summensignale an und erzeugt das Signal zweiter Polarität des Phasenfehlersignals als kombiniertes Signal. In einer beispielsweise speziellen Ausführungsform sind die Summensignale gepulste Spannungssignale, welche Transistorschalter aktivieren. Diese Transistoren geben gemittelte und kombinierte Stromsignale über einen Basiswiderstand, um ein Signal für die Phasenfehlerpolarität zu erzeugen.
Bei einer weiteren Ausführungsform besteht das Summiernetzwerk aus einer Impedanzbrückenschaltung. Dabei sind beispielsweise Brückenzweige mit Kapazitäten als erster, zweiter, dritter und vierter Brückenzweig aufgebaut, die in ersten, zweiten, dritten und vierten Eckpunkten miteinander verbunden sind. Das Signal mit positiver Polarität des ersten unsymmetrischen Signals wird am ersten, den ersten und vierten kapazitiven Zweig miteinander verbindenden Eckpunkt erhalten. Das Signal negativer Polarität des ersten unsymmetrischen Signals wird am dritten, den zweiten und vierten kapazitiven Zweig miteinander verbindenden Eckpunkt empfangen. Das Signal positiver Polarität des zweiten unsymmetrischen Signals wird am zweiten, den ersten und zweiten kapazitiven Zweig miteinander verbindenden Eckpunkt empfangen und das Signal negativer Polarität des zweiten symmetrischen Signals wird am vierten, den dritten und vierten kapazitiven Zweig miteinander verbindenden Eckpunkt empfangen. Jeder dieser kapazitiven Zweige enthält zwei Kondensatoren, die an einem Zwischenverbindungspunkt miteinander verbunden sind und dort ein entsprechendes Summensignal liefern. Im speziellen liefert der erste kapazitive Zweig das erste Summensignal, der zweite kapazitive Zweig das vierte Summensignal, der dritte kapazitive Zweig das dritte Summensignal und der vierte kapazitive Zweig das zweite Summensignal an dem entsprechenden Zwischenverbindungspunkt. Die beiden Kondensatoren jedes kapazitiven Zweiges der Brückenschaltung sind aneinander angepaßt, was insbesondere hilfreich ist, wenn die Eingangsimpedanz der Mischer hauptsächlich kapazitiv ist, d. h. alle Kapazitäten der Impedanzbrücke können aufeinander abgestimmt sein.
Jede Mischerschaltung kann kapazitiv aneinander angepaßte Paare bipolarer Transistoren in Kollektorschaltung umfassen. Die Basis jedes einzelnen Transistors empfängt entsprechend eines der vier Summensignale, im speziellen wird das erste und dritte Summensignal an eines der abgestimmten Paare der Transistoren angelegt, um ein Signal erster Polarität, und das zweite sowie vierte Summensignal an das andere abgestimmte Transistorpaar angelegt, um das Signal zweiter Polarität des Phasenfehlersignals zu erzeugen. Zur Ansteuerung der Transistoren der Mischerschaltungen ist eine Vnrspannungsschaltung vorgesehen. Bei einer Ausführungsform dieser Vorspannungsschaltung ist ein Widerstandspaar jeweils zwischen die Stromversorgung und einem Anschluß der kollektorgekoppelten Kollektoren des ersten und zweiten abgestimmten bipolaren Transistorpaares vorgesehen. Diese Widerstände können symmetrisch aufeinander abgestimmt sein. Anstelle der Widerstände können alternativ auch Induktivitäten oder dergleichen Verwendung finden bzw. diese kollektiv durch Stromspiegelschaltungen ersetzt werden. Mit den Mischerschaltungen sind Vorspannungsschaltungen gekoppelt. Diese bestehen für eine Ausführungsform aus vier Vorspannungsanordnungen, die zwischen ein Vorspannungssignal und einen entsprechenden Zwischenverbindungspunkt der kapazitiven Zweige der kapazitiven Brückenschaltung geschaltet sein. Zu diesem Zweck werden Widerstände verwendet, aber alternativ können auch Stromquellen oder Induktivitäten oder dergleichen Anwendung finden. Für die bipolare Transistorkonfiguration der Mischerschaltungen werden die Vorspannungselemente jeweils mit dem Vorspannungssignal und einer entsprechenden Basis der vier Transistoren der Mischerschaltungen verkoppelt. Es können zwei Filter Verwendung finden, wobei jedes zwischen die Kollektoren und Emitter eines entsprechenden aneinander angepaßten ersten und zweiten bipolaren Transistorpaares angeschlossen ist. Diese Filter leiten den Wechselstromanteil nach Masse, so daß lediglich der Gleichstromanteil über die Vorspannungswiderstände fließt. Es können für diese Filter Kondensatoren oder andere spezielle Arten von Filtern Verwendung finden.
Ein Quadratur-Generator-System mit einer rückgekoppelten Phasenfehlerermittlung entsprechend der vorliegenden Erfindung umfaßt einen Quadratur-Generator und einen Phasenfehlerdetektor. Der Quadratur-Generator erzeugt positive und negative Rechteckschwingungen als I-Trägersignale und positive und negative Rechteckschwingungen als Q-Trägersignale und empfängt ein symmetrisches Phasenfehlersignal zur Korrektur des Phasenfehlers zwischen den I- und Q-Trägersignalen. Dieser Phasenfehlerdetektor ist ähnlich zu dem oben beschriebenen ausgeführt und umfaßt erste und zweite Mischerschaltungen und ein Summiernetzwerk zur Lieferung von vier Summensignalen. Die erste Mischerschaltung verbindet das erste und zweite Summensignal und erzeugt ein Signal erster Polarität als symmetrisches Phasenfehlersignal. Die zweite Mischerschaltung verbindet das dritte und vierte Summensignal und erzeugt ein Signal zweiter Polarität als symmetrisches Phasenfehlersignal.
Es ist zu würdigen, daß ein HF-Transceiver mit einem Phasenfehlerdetektor gemäß der Erfindung implementiert sein kann. Der Empfänger umfaßt I- und Q-Mischerschaltungen und empfängt die I- und Q-Trägersignale, um die Trägersignale von den I- und. Q-Anteilen des empfangenen Signals zu separieren. Der Sender umfaßt gleichartig I- und Q-Mischerschaltungen, die jeweils die I- und Q-Trägersignale und die I- und Q-Sendesignale mischen, um ein kombiniertes Sendesignal zu liefern. Dieser HF-Transceiver umfaßt einen Quadratur-Oszillator mit einer rückgekoppelten Phasenfehlererfassung, einer Ausführungsform der Erfindung, die genauere I- und Q-Trägersignale ermöglichen. Es sei bemerkt, daß ein einzelner Phasenfehlerdetektor für die Sendeschaltung und für die Empfangsschaltung verwendet werden kann. Ein umschaltbarer Phasenfehlerdetektor ist für einen Halbduplex-Betrieb vorgesehen, bei dem nur jeweils die Sendeschaltung bzw. die Empfangsschaltung zu einer gegebenen Zeit in Betrieb ist. Alternativ können separate Sende- und Empfangsphasenfehlerdetektoren vorgesehen sein, die mit entsprechenden Sende- und Empfangsmischerschaltungen für erhöhte Genauigkeit zusammen arbeiten.
Die vorliegende Erfindung erfaßt auch ein Verfahren zur Phasenfehlersignalerzeugung, welches jeglichen Phasenfehler zwischen den positiven und negativen Polaritäten eines ersten und zweiten symmetrischen Signals anzeigt. Das erste und zweite symmetrische Signal umfaßt jeweils Signale positiver und negativer Polarität. Gemäß dem Verfahren werden die Signale positiver Polarität der ersten und zweiten symmetrischen Signale kombiniert, um ein erstes Summensignal zu liefern und ferner die Signale negativer Polarität der ersten und zweiten symmetrischen Signale miteinander kombiniert, um ein zweites Summensignal zu liefern. Ferner wird das erste Signal positiver Polarität und das erste Signal negativer Polarität der ersten und zweiten symmetrischen Signale miteinander verbunden, um ein drittes Summensignal zu schaffen, und schließlich auch das zweite Signal positiver Polarität und das zweite Signal negativer Polarität der ersten und zweiten symmetrischen Signale miteinander verbunden, um ein viertes Summensignal zu liefern. Das Verfahren umfaßt ferner das Mischen des ersten und dritten Summensignals zur Erzeugung eines Phasenfehlersignals erster Polarität, das Mischen des zweiten und vierten Summensignals zur Erzeugung eines Phasenfehlersignals zweiter Polarität und die Lieferung eines Phasenfehlersignals als Differenzsignal zwischen dem ersten und zweiten Signal für die Phasenfehlerpolarität.
Das Kombinieren entsprechender I- und Q-Signale kann auch das summierte Zusammenfassen entsprechender Signale umfassen. Ferner ist für das Verfahren vorgesehen, daß die Gleichstromkomponenten bzw. der Gleichstromanteil von dem ersten, zweiten, dritten und vierten Summensignal vor dem Vermischen entfernt wird. Auch kann das Verfahren ferner das Erzeugen eines ersten Signals, welches auf den positiven Teil des ersten Summensignals anspricht, das Erzeugen eines zweiten Signals, das auf einen positiven Teil des dritten Summensignals anspricht, und das Verbinden des ersten und zweiten Signals umfassen, um ein Phasenfehlersignal erster Polarität zu erhalten. Schließlich kann das Verfahren auch die Erzeugung eines dritten auf einen positiven Teil des zweiten Summensignals ansprechenden Signals, das Erzeugen eines vierten auf einen positiven Anteil des vierten Summensignals ansprechendes Signal und das Verbinden des dritten und vierten Signals umfassen, um ein Phasenfehlersignal zweiter Polarität zu erhalten.
Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
1 ein vereinfachtes Blockdiagramm eines beispielsweise drahtlosen Transceivers mit einem Phasenfehlerdetektor gemäß einer Ausführungsform der vorliegenden Erfindung;
2 in einer etwas mehr detaillierten Ausführung ein Blockdiagramm eines drahtlosen Transceivers mit einer Null-Zwischenfrequenz-Architektur (ZIF) gemäß einer Ausführungsform der Erfindung;
3 eine etwas detailliertere schematische Darstellung eines Phasenfehlerdetektors, der als Phasenfehlerdetektor gemäß 2 Verwendung finden kann;
4 eine graphische Darstellung der Trägersignale in idealisierter Form bei unterdrücktem Gleichstrom (DC)-Anteil in einer Darstellung über der Zeit, wobei die I/Q-Phasenverzögerung die einzige Variable ist.
5 eine graphische Darstellung, welche die Schwingungsform der Transistorbasisspannungen über der Zeit in Abhängigkeit von den Trägersignalen gemäß 4 idealisiert darstellt;
6 eine graphische Darstellung, welche die I- und Q-Trägersignale mit Pulsbreitenvariation in idealisierter Form zeigt, um bestimmte Ungenauigkeitseinflüsse zu illustrieren;
7 eine graphische Darstellung der symmetrischen Trägersignale in Abhängigkeit von den I- und Q-Trägersignalen gemäß 6;
8 eine graphische Darstellung der resultierenden Transistorbasisspannungen in Abhängigkeit von den I- und Q-Trägersignalen gemäß 6;
9 eine Tabelle, welche die positiven Amplitudenabweichungen über dem Basissignal und die Impulslänge für jede Transistorbasisspannung in Abhängigkeit von den I- und den Q-Trägersignalen gemäß 6 zusammenfaßt.
In 1 zeigt ein vereinfachtes Blockdiagramm eines beispielsweisen Funk-Transceiver 100, der mit einem Quadratur-Oszillator 109 mit Phasenfehlerkorrektur gemäß einer Ausführungsform der Erfindung implementiert ist. Der Funk-Transceiver 100 kann jede gewünschte Trägerfrequenz und Modulationstechnik verwenden, um entsprechende korrespondierende Datensignale zu verarbeiten. So kann z. B. der Funk-Transceiver 100 entsprechend der Anweisung IEEE 802.1 1b gemäß Institute of Electrical and Electronics Engineer konfiguriert sein und mit einer Trägerfrequenz von etwa 2,4 Gigahertz (GHz) und einem Datendurchsatz von 1, 2, 5.5 oder 11 Megabits pro Sekunde (Mbps) arbeiten. Alternativ dazu kann der Funk-Transceiver 100 auch gemäß der Anweisung IEEE 802.11a konfiguriert und mit einer Trägerfrequenz von etwa 5 Gigahertz für einen Datendurchsatz von 6, 12, 24, 36 oder 54 Megabits pro Sekunde (Mbps) ausgelegt sein. Es kann die Bandspreiz-Modulationstechnik (direct sequence spread spectrum (DSSS) modulation technique) Verwendung finden, obwohl vielen Kommunikations- und Modulationstechniken und -standards in Erwägung gezogen werden können. Es ist selbstverständlich, daß die vorliegende Erfindung nicht auf die beschriebenen speziellen Ausführungsformen begrenzt ist, sondern mit jeglicher Art von Funk-Transceivern mit einer Quadratur-Phasenmodulationstechnik Verwendung finden kann.
Die von dem Funk-Transceiver 100 über ein Interface 129 ausgesandten bzw. empfangene digitale Daten werden in einer Zugangs-Steuerstufe (MAC) (medium access control device) 101 verarbeitet. Für den Sendebetrieb bestimmt die MAC-Stufe 101 die digitalen Datensignale für den Sender 103, welcher einen nicht dargestellten Kodierer umfaßt, der die Daten in Pakete für die Übertragung umsetzt, sowie einen nicht dargestellten Spreizkodierer, der eine Technik zur Quadraturerzeugung umfaßt, um gleichphasige (I) und quadraturphasige (Q-Signale an entsprechende I- und Q-Kanäle zu liefern. Der Spreizkodierer ist entsprechend einem der verschiedenen bekannten Spreizalgorithmen ausgelegt. Die Signale des I- und Q-Kanals werden an nicht dargestellte Digital-Analog-Wandler (DAC) angelegt, welche entsprechende analoge I- und Q-Kanalsignale bestimmen. Diese analoge I- und Q-Kanalsignale werden vom Sender 103 ausgefiltert, der entsprechend TXI und TXQ-Signale für die Eingänge eines I-Kanalmischers 105 und eines Q-Kanalmischers 107 liefert.
Der Quadratur-Oszillator 109 erzeugt 2 separate HF-Trägersignale einschließlich einem gleichphasigen Trägersignal I_C in einem quadraturphasigen Trägersignal Q_C. Diese Trägersignale I_C und Q_C sollen um 90° gegeneinander, d. h. um eine Viertelperiode phasenverschoben sein. Das I_C-Trägersignal wird an einen weiteren Eingang des I-Kanalmischers 105 und das Q_C-Trägersignal wird an einen anderen Eingang des Q-Kanalmischers 107 gelegt. Der I-Kanalmischer 105 verbindet das I_C-Trägersignal mit dem TXI-Signal, um das I-Kanalsendesignal in den für die Ausstrahlung gewünschten HF-Frequenzbereich zu überführen. Der Q-Kanalmischer 107 verbindet Q_C-Trägersignal mit dem TXQ-Signal, um das Q-Kanalsignal in den für die Ausstrahlung gewünschten Frequenzbereich umzusetzen. Die Ausgangssignale der I/Q-Kanal mischer 105 und 107 werden am Eingang eines Verstärkers 111 zusammengeführt. Dieser Verstärker 111 liefert ein kombiniertes, verstärktes Sendesignal an den Eingang einer HF-Sendestufe 113, die wiederum ein verstärktes HF-Signal an eine Antenne 117 über einen Sende-/Empfangsschalter 115 (T/R) im Sendemodus überträgt.
Der Sende-/Empfangsschalter 115 ist dafür ausgelegt, im Empfangsmodus von der Antenne 117 empfangene Signale an den Eingang einer HF-Empfangsstufe 119 weiterzuleiten. Diese HF-Empfangsstufe 119 liefert die empfangenen Signale an einen Verstärker 121, der ein verstärktes HF-Empfangssignal an die Eingänge eines I-Kanalmischers 123 und eines Q-Kanalmischers 125 weiterleitet. Der Quadratur-Oszillator 109 legt das I_C-Trägersignal an den anderen Eingang des I-Kanalmischers 123 und ebenso das Q_C-Trägersignal an den anderen Eingang des Q-Kanalmischers 125. Der I-Kanalmischer 123 trennt im empfangenen Signal das I_C-Trägersignal von dem empfangenen I-Kanalsignal RXI ab und legt das RXI-Signal an einen Empfänger 127 an. In gleicher Weise trennt der Q-Kanalmischer 125 das im empfangenen Kanal enthaltende Q_C-Trägersignal vom empfangenen Q-Kanalsignal RXQ ab und liefert dieses RXQ-Signal an den anderen Eingang des Empfängers 127.
Der Empfänger 127 führt grundsätzlich die entgegengesetzten Funktionen wie der Sender 103 aus. Im speziellen enthält der Empfänger 127 einen nicht dargestellten Analog-Digital-Wandler (ADC), der die analogen RXI- und RXQ-Signale digitalisiert. Der Empfänger 127 umfaßt ferner einen nicht dargestellten Spreizdekodierer, der die kodierten Pakete zurückgewinnt, sowie einen nicht dargestellten Paket-Dekodierer, der die Paket-Nutzsignale zurückgewinnt und eine Folge von empfangenen Datensignalen erzeugt. Diese empfangenen Datensignale werden vom Empfänger 227 an den Eingang der MAC-Stufer 101 angelegt, welche die empfangenen Datensignale an eine entsprechende Vorrichtung über das Interface 129 weiterleitet. Dieses Interface 129 kann in die MAC-Stufe 101 inkorporiert sein und zwar in Form einer PC-Karte oder dergleichen. Jedoch kann dieses Interface auch extern über entsprechende Anschlußverbindungen wie z. B. einem USB-Bus oder dergleichen zugeordnet sein.
2 ist in einem schematischen Blockdiagramm ein Transceiver 200 abweichend vom Transceiver 100 in einer etwas detaillierten Ausführungsform dargestellt und einen Phasenfehlerdetektor als Ausführungsform der Erfindung detaillierter darstellt. Diese Schaltung stellt eine detailliertere Version des Transceivers 100 dar. Es ist selbst verständlich, daß der Funk-Transceiver 200 in einer WLAN-Konfiguration oder in einer anderen HF- bzw. drahtlosen Kommunikationskonfiguration Verwendung finden kann. Der Transceiver 200 ist in einer Null-Zwischenfrequenz-Architektur (ZIF) implementiert und umfaßt einen ZIF-Transceiver 201 und einen Basisbandprozessor 203. Diese ZIF-Architektur ermöglicht eine sehr einfache Konfiguration, indem Zwischenfrequenz-Logik und assoziierte Schaltungen eliminiert werden können. Auf diese Weise werden nur zwei primäre Module, Chips oder IC (Transceiver und Prozessor) in der ZIF-Architektur für die Verwirklichung der drahtlosen Kommunikation verwendet. Dieser ZIF-Transceiver 201 umfaßt einen Quadratur-Oszillator 227 mit einer nachfolgend beschriebenen Phasenfehlerkorrektur. Der Basisbandprozessor 203 führt viele Funktionen des Empfängers 127, des Senders 203 sowie der MAC-Stufe 101 aus und wird daher nicht im Detail beschrieben.
Der Transceiver 200 kann jede gewünschte Trägerfrequenz und Modulationstechnik verwenden, um einen entsprechenden Datendurchsatz zu erzielen. So kann der Transceiver 200 so konfiguriert sein, daß er entsprechend IEEE 802.11b des Institute of Electrical and Electronic Engineers (IEEE) mit einer Trägerfrequenz von etwa 2,4 Gigahertz (GHz) und einem Datendurchsatz von 1, 2, 5.5 oder 11 Megabits pro Sekunde (Mbps) arbeitet. Alternativ dazu kann der Transceiver 200 auch derart konfiguriert sein, daß er gemäß IEEE 802.11a mit einer Trägerfrequenz von etwa 5 Gigahertz und einem Datendurchsatz von 6, 12, 18, 24, 36 oder 54 Mbps arbeitet. In der dargestellten Ausführungsform arbeitet der Transceiver 200 gemäß IEEE 802.11b mit einer Trägerfrequenz von 2,4 GHz und einem Datendurchsatz von 1, 2, 5.5 oder 11 Mbps. Es wird eine Bandspreiz-Modulationstechnik (direct sequence spread spectrum (DSSS) modulation technique) verwendet, obwohl selbstverständlich die vorliegende Erfindung nicht auf diese oder irgendeine andere Kommunikations- oder Modulationstechnik bzw. -standard begrenzt ist.
Vom Transceiver 200 empfangene oder von diesem gesendete Datensignale werden in einem Basisbandprozessor 203 verarbeitet. Für die Übertragung funktioniert der Basisbandprozessor 203 in der oben für den Sender 103 beschriebenen Weise und wandelt die empfangenen Daten in entsprechende analoge I- und Q-Kanalsignale um. Das analoge I-Kanal-Asgangsignal wird an ein nicht faltendes Tiefpassfilter AA-LPF (215) (anti-aliasing lowpass filter) angelegt, welches ein I-Kanalsendesignal TX1 an ein Tiefpassfilter 219 innerhalb des ZIF-Transceivers 201 überträgt. Der breitbandige Basisbandprozessor 203 legt analoge Q-Kanalausgangssignale an ein anderes Tiefpassfilter 217, welches ein Q-Kanalsendesignal TXQ an den Eingang eines weiteres Tiefpassfilters 221 innerhalb des ZIF-Transceivers 201 überträgt.
Ein externer, spannungsgeregelter Oszillator (VCO) 229 liefert ein lokales Oszillator-Ausgangsignal mit etwa 4,8 bis 5 GHz an einen Eingang des Quadratur-Oszillators 227. In einer Ausführungsform wird ein Kristall benutzt, um den spannungsgeregelten Oszillator 229 mit Hilfe der Spannungsregelung auf 4,8 bis 5 GHz abzustimmen. Es sei bemerkt, daß der Quadratur-Oszillator 109 eine vereinfachte Version des Quadratur-Oszillators 227 und des Oszillators 229 repräsentiert. Der Quadratur-Oszillator 227 teilt das lokale Oszillator-Signal durch 2 und erzeugt 4 separate 2,4 GHz Trägersignale aus zwei gleichphasigen I-Trägersignalen und zwei Quadratur-Q-Trägersignalen, die jeweils ein symmetrisches Signal darstellen. Im speziellen enthält das I-Trägersignal ein symmetrisches I-Trägersendesignal (I_T+, I_T–) und ein symmetrisches I-Trägerempfangssignal (I_R+, I_R_), wogegen die Q-Trägersignale ein symmetrisches Q-Trägersendesignal (Q_T+; Q_T_) und ein symmetrisches Q-Trägerempfangssignal (Q_R+, Q_R–) umfassen. Die I- und Q-Trägersignale sollen um 90° gegeneinander phasenverschoben sein. Das I-Trägersendesignal wird an den einen Eingang eines I-Kanalmischers 223, der dem Kanalmischer 105 entspricht, über einen Treiber 232 zugeführt. Das Q-Trägersendesignal wird an den einen Eingang eines Q-Kanalmischers 225, der dem Kanalmischer 107 entspricht, über einen weiteren Treiber 234 zugeführt. Der andere Eingang des Q-Kanalmischers 223 wird mit dem Ausgangssignals des Tiefpassfilters 219 beaufschlagt, was auch für den anderen Eingang des Q-Kanalmischers 225 zutrifft, der mit dem Ausgangsignal des Tiefpassfilters 221 beaufschlagt wird. Der I-Kanalmischer 223 verbindet das I-Trägersignal mit dem I-Kanalsendesignal, um den I-Kanal vom Basisband auf eine Hochfrequenz von 2,4 GHz zu konvertieren. Der Q-Kanalmischer 225 verbindet das Q-Trägersignal mit dem Q-Kanalsendesignal, um den Q-Kanal vom Basisband auf eine Hochfrequenz von 2,4 GHz zu konvertieren. Die Ausgangssignale der I/Q-Kanalmischer 223 und 225 werden am Eingang eines Verstärkers variabler Verstärkung (VGA) 233 zusammengeführt. Dieser Verstärker 233 liefert ein verstärktes Sendesignal an den Eingang eines Verstärkers 235 mit konstanter Verstärkung, der seinerseits ein ausgangsseitiges Sendesignal an die ausgangsseitige Übertragungsschaltung abgibt, wie dies für die DHF-Sendeschaltung 113 bereits beschrieben wurde.
Ein das Senden detektierendes Rückkopplungssignal (TX DET) wird von der externen Sendeschaltung wie z. B. der HF-Sendestufe 113 zurück zum Basisbandprozessor 203 übertragen. Der Basisbandprozessor 203 bringt einen Leistungssteueralgorithmus zur Anwendung, der das übertragene Ausgangssignal über das detektierende Rückkopplungssignal TX, DET feststellt und weiter ein automatisch verstärkungsgeregeltes Sendesignal (TX AGC) an den ZIF-Transceiver 201 zur Steuerung der Verstärkung des Verstärkers mit variabler Verstärkung 232 liefert. Der ZIF-Transceiver 201 umfaßt ferner eine Bezugsspannungsquelle 255, welche eine Bezugsspannung (VREF) für den ZIF-Transceiver 201 und für den Basisbandprozessor 203 liefert. Dieses VREF-Signal kann jede beliebige geeignete Spannung, wie z. B. 1,2 Volt oder dergleichen haben. Ferner liefert auch eine Taktquelle 257 ein Bezugstaktsignal (CREF) an den ZIF-Transceiver 201 und den Basisbandprozessor 203.
Von einer externen Schaltung, z. B. der HF-Empfangsstufe 119 oder dergleichen wird ein HF-Eingangssignal RRF empfangen und an den Eingang eines veränderbaren LNA 261 innerhalb des ZIF-Transceivers 201 gelegt. Der LNA 261 überträgt sein Ausgangssignal an den Eingang eines LNA 263 mit konstanter Verstärkung. Dieser LNA 263 überträgt das verstärkte HF-Empfangssignal an die entsprechenden Eingänge eines I-Kanalmischers 265, der dem Kanalmischer 123 entspricht und an einen Q-Kanalmischer 267, der dem Kanalmischer 125 entspricht. Der Quadratur-Oszillator 227 speist einerseits das I-Trägerempfangssignal (I_R+, I_R–) an den anderen Eingang des I-Kanalmischers 265 und zwar über einen Treiber 236, wie andererseits das Q-Trägerempfangssignal (Q_R+, Q_R–) über den anderen Treiber 238 an den anderen Eingang des Q-Kanalmischers 267. Der I-Kanalmischer 265 trennt die I-Trägerfrequenz von dem I-Kanalausgangssignal im HF-Empfangssignal und legt das I-Kanalausgangssignal an ein Tiefpaßfilter LPF 269. In gleicher Weise trennt der Q-Kanalmischer 267 die Q-Trägerfrequenz vom Q-Kanalausgangsignal im HF-Empfangssignal und überträgt das Q-Kanalausgangssignal an einen Tiefpaßfilter LPF 271.
Das Ausgangsignal des LPF 269 wird an den Eingang des variablen Basisbandverstärkers (BB AGC) 273 mit automatischer Verstärkungsregelung angelegt. In entsprechender Weise liefert das Tiefpaßfilter LPF 271 sein Ausgangsignal an den Eingang eines anderen variablen Basisverstärkers (BB AGC) 275. Der variable Basisbandverstärker (BB AGC) 273 überträgt ein verstärktes analoges I-Kanalempfangssignal (RXI) an den Eingang eines I-Kanalempfängers AA LPF 277, dessen Ausgangs signal an einen I-Kanaleingang des Basisbandprozessors 203 übertragen wird. Der BB AGC-Verstärker 275 überträgt ein verstärktes analoges Q-Kanalempfangssignal (RXQ an den Eingang eines Q-Kanals AA LPF 279, der seinerseits sein Ausgangssignal an einen Q-Kanaleingang des Basisbandprozessors 203 anlegt. Der Basisbandprozessor 203 erfüllt die Funktionen des zuvor beschriebenen Empfänger 127 und erzeugt eine Folge von empfangenen Datensignalen.
Ein Überlastdetektor (OD) 289 innerhalb des ZIF-Transceivers 201 hat erste und zweite Eingänge, die mit entsprechenden Ausgängen der LPF 269 und LPF 271 verkoppelt sind, um eine Überlast im empfangenen Eingangssignal festzustellen. Dieser Überlastdetektor 289 liefert ein Basisband-Überlastsignal (BB OVLD) an ein Kompensationssystem innerhalb des Basisbandprozessors 203. Auf diese Weise stellt das Kompensationssystem eine Überlast im empfangenen Signal fest und liefert ein HI/LO-Signal zur Steuerung des variablen LNA 261 des ZIF-Transceivers 201. In der dargestellten Ausführungsform hat das veränderliche LNA 261 etwa eine Differenz von 33 Dezibel (dB) zwischen einer hohen Verstärkung (HI) und einer niederen Verstärkung (LO). Die Verstärkung wird anfänglich auf einen hohen Wert gesetzt, um schwache Signale festzustellen, und dann auf einen niederen Wert umgeschaltet, wenn im Empfangssignal eine Überlastbedingung durch den Überlastdetektor 289 festgestellt wird.
Das Kompensationssystem regelt auch die Verstärkung des Empfangssignals auf ein gewünschtes Leistungsniveau, indem es ein analoges Rückkopplungssignal GAIN ADJUST liefert, um die Verstärkung sowohl des variablen Basisverstärkers BB AGC 273 und des BB AGC 275 zu regeln. Ein einziges Verstärkungsregelsignal wird für beide Basisverstärker 273 und 275 vorgesehen, so daß die Verstärkung des I- und Q-Kanals des Empfangssignals sich in geeigneter Weise im Gleichlauf befinden. Das Kompensationssystem legt ferner entsprechende digitale Gleichstromversetzungssignale für den I- und Q-Kanal I-OFFSET und Q-OFFSET an die Tiefpaßfilter PV 269 und 271. Auf diese Weise versucht das Kompensationssystem den Gleichstromversatz für das Empfangssignal innerhalb des ZIF-Transceivers 201 für den I- und Q-Kanal zu messen und zu reduzieren bzw. zu eliminieren.
In der gezeigten Ausführungsform empfängt ein Phasenfehlerdetektor 228 das symmetrische Q-Trägerempfangssignal (Q_R+, Q_R–) und das symmetrische I-Trägerempfangs signal (I_R+, I_R–) und erzeugt ein symmetrisches Empfangsphasenfehlersignal E_R mit positiven und negativen Komponenten (E_R+, E_R–). In gleicher Weise empfängt ein anderer Phasenfehlerdetektor 230 das symmetrische Q-Trägersendesignal (Q_T+, Q_T–) und das symmetrische I-Trägerempfangssignal (I_T+, I_T–) und erzeugt ein symmetrisches Sendephasenfehlersignal E_T mit positiven und negativen Komponenten (E_T+, E_T–). jede der beiden Phasendetektoren 228 und 230 mißt den relativen Phasenfehler der Quadratur zwischen den korrespondierenden symmetrischen I- und Q-Trägersignalen und wandelt den gemessenen Fehler in eine Phasenfehlerspannung um, welche die Gleichstromkomponente des Ausgangssignals der Phasenfehlerdetektoren 228 und 230 ist. Die Phasenfehlersignale E_R und E_T werden an den Quadratur-Oszillator 227 übertragen, welcher die I- und Q-Trägersignale entsprechend abstimmt, wie nachfolgend erläutert wird.
Die dargestellte Ausführungsform zeigt ferner, daß der Phasenfehlerdetektor 228 in der Nähe der Empfangsmischer 265 und 267 für eine genauere Phasenfehlerbestimmung in der Empfangsschaltung angeordnet ist. In gleicher Weise ist der Phasenfehlerdetektor 230 in der Nähe des Sendemischer 223 und 225 angeordnet, um eine genauere Phasenbestimmng in der Sendeschaltung zu erhalten. Die Verwendung separater Detektoren, welche bei oder in der Nähe der Mischer angeordnet sind, erlaubt das höchste Genauigkeitsniveau für die Phasenfehlerbestimmung und Korrektur. Es sei jedoch bemerkt, daß verschiedene Ausführungsformen und Konfigurationen der Phasenfehlerdetektorfunktion möglich sind. Bei einer Alternative wird nur einer der Phasenfehlerdetektoren 228 und 230 benutzt, um ein Phasenfehlerrückkopplungssignal für beide, d. h. den Sendemischer und den Empfangsmischer zu liefern. Entsprechend können alternativ auch die Phasenfehlerdetektoren 228 und 230 durch einen einzigen Phasenfehlerdetektor ersetzt werden. Dieser einzelne Phasenfehlerdetektor kann irgendwo im ZIF-Transceiver 201 angeordnet sein, wie z. B. am Eingang oder innerhalb des Quadratur-Oszillators 227. Für einen Halbduplex-Betrieb kann ach ein einzelner umschaltbarer Phasenfehlerdetektor in Erwägung gezogen werden, der zwischen dem Sende- und Empfangsmodus umschaltbar ist.
3 stellt schematisch als Beispiel einen Phasendetektor 300 dar, der als Phasendetektorfür die beiden Detektoren 228 und 230 Verwendung finden kann. Dieser Phasendetektor 300 wird mit einem symmetrischen I-Empfangsträgersignal (I+, I–) und einem symmetrischen Q-Sendeträgersignal (Q+, Q–) beaufschlagt und liefert ausgangsseitig ein symmetrisches Phasenfehlersignal V_OUT mit den beiden Polaritäten v_OUT+ und V_OUT– Wenn er als Phasenfehlerdetektor 228 Verwendung findet, wirken eingangsseitig die I_R+, I_R–, Q_R+ und Q_R–-Signale. Ausgangsseitig wirken dann die E_R+ und E_R–-Signale. Wenn er als Phasendetektor 230 Verwendung findet, werden eingangsseitig die I_T+, I_T–, Q_T+ und Q_T_-Signale wirksam, wogegen als Ausgangssignale die E_T+ und E_T–-Signale zur Verfügung stehen. Wie bereits erwähnt, kann einer oder mehrere Phasenfehlerdetektoren innerhalb des drahtlosen Transceivers 100 und/oder des drahtlosen Transceivers 200 Verwendung finden.
Es sei bemerkt, daß der Phasenfehlerdetektor 300 den Phasenfehler zwischen den Iund Q-Signalen eines Quadratur-Oszillators oder -Generators feststellt und korrigiert. Es ist jedoch zu beachten, daß eine Phasenfehlerdetektor- und Phasenfehlerkorrekturtechnik, wie sie hier beschrieben ist, auch mit Hilfe anderer Systeme, z. B. mit einer Phasenkopplungsregelschleife (PLL) oder spannungsgesteuerten Oszillatoren (VCO) bzw. dergleichen verwirklicht werden kann. Generell wird die hier beschriebene Phasenfehlerfeststellung und -korrektur dazu benutzt, den Phasenfehler zwischen zwei symmetrischen Signalen zu ermitteln und zu korrigieren, wobei jedes aus einem positiven Signal und einem negativen Signal besteht.
Der Spannungsversorger V_SUPPLY wird an zwei Mischerschaltungen 303 und 305 angelegt. Im speziellen wird diese Spannungsversorgung über einen Widerstand R1 an die Kollektoren zweier NPN bipolaren Junctiontransistoren BJT (Q1 und Q3) und an das eine Ende eines filterwirksamen Kondensators C9 angelegt, wobei an diesem Verbindungspunkt das V_OUT+-Signal entsteht. Die Transistoren Q1 und Q3 sind kollektorgekoppelt und liegen mit ihren Emitteranschlüssen auf der anderen Seite des Kondensators C9 an Masse. Die eine Seite des Widerstandes R2 ist mit den Kollektoren von zwei weiteren NPN-Transistoren (BJP) Q2 und Q4 sowie mit der einen Seite eines als filterwirksamen Kondensator C10 verbunden, wobei an diesem Verbindungspunkt das V_OUT-Signal liegt. Die Emitter der Transistoren Q2 und Q4 liegen zusammen mit der anderen Seite des Kondensators C10 an Masse.
In der dargestellten Ausführungsform sind die Transistoren Q1 bis Q4 aneinander angepaßt, um Symmetrie sicherzustellen. Es können auch andere Transistortypen Verwendung finden wie z. B. PNP-Transistoren, Metalloxid-Halbleiter (MOS) oder Feldeffekttransistoren (FET) oder dergleichen. Die Widerstände R1 und R2 können ebenfalls durch andere Vorspannungselemente wie Induktivitäten oder dergleichen ersetzt werden. Auch eine einzige Stromspiegelschaltung kann die beiden Vorspannungswiderstände R1 und R2 ersetzen. Ferner sind auch die Kondensatoren C9 und C10 durch geeignete Filterschaltungen ersetzbar.
Die eingangsseitigen I+, I– und Q+, Q–-Signale werden der Primärverbindung eines Summiernetzwerkes 301 zugeführt. Dieses Summiernetzwerk 301 kann eine Impedanzbrückenschaltung aus den in der Zeichnung dargestellten Kapazitäten C1 bis C8 sein. Obwohl eine kapazitive Brücke dargestellt ist, können auch andere Summiernetzwerke oder Schaltungen Verwendung finden. Das dargestellte Summiernetzwerke 301 umfaßt vier kapazitive Zweige, die über vier Primärverbindungen miteinander verkoppelt sind. Im ersten Zweig sind die Kondensatoren C1 und C2 einer ersten zwischenliegenden Verbindung angeordnet. Der zweite Zweig umfaßt die Kondensatoren C3 und C4, die an einer zweiten zwischenliegenden Verbindung miteinander verkoppelt sind. Der dritte Zweig besteht aus den Kondensatoren C5 und C6 mit ebenfalls einer zwischenliegenden Verbindung, und der vierte Zweig umfaßt die Kondensatoren C7 und C8, die mit einer vierten zwischenliegenden Verbindung aneinander gekoppelt sind. Das I+-Signal wird an die eine Seite jedes der Kondensatoren C1 und C8 das I–-Signal an die eine Seite jedes der Kondensatoren C4 und C5 angelegt. Das Q+-Signal ist an die eine Seite der Kondensatoren C2 und C3 und das Q-Signal an die eine Seite der Kondensatoren C6 und C7 angekoppelt.
Ein Vorspannungssignal V_BIAS liegt an der einen Seite der Widerstände R3, R4, R5 und R6, wobei diese Widerstände R3 bis R6 auch durch andere Arten von Vorspannungselementen wie z. B. Induktivitäten oder Stromquellen ersetzt werden können. Die andere Seite des Widerstandes R4 ist am ersten zwischenliegenden Verbindungspunkt mit den Kondensatoren C1 und C2 und der Basis des Transistors Q1 verbunden, um eine Basissignalspannung V_B1 zuzuführen. Die andere Seite des Widerstandes R5 ist an der zweiten zwischenliegenden Verbindung mit den Kondensatoren C3 und C4 und der Basis des Transistors Q4 verkoppelt, um die Basisspannung V_B4 anzulegen.
Entsprechend ist auch die andere Seite des Widerstands R6 mit der dritten zwischenliegenden Verbindung an die Kondensatoren C5 und C6 sowie die Basis des Transistors Q3 angeschlossen, um die Basisspannung VB3 wirksam werden zu lassen. Schließlich ist auch die andere Seite des Widerstandes R3 mit der vierten zwischenliegenden Verbindung der Kondensatoren C7 und C8 verkoppelt und mit der Basis des Transistors Q verbunden, um eine Basisspannung V_B2 anzulegen.
Die Kollektorströme der Transistoren Q1 bis Q4 sind die Ströme I_C1, I_C2, I_C3 und I_C4. Der Strom über den Widerstand R1 entspricht dem Strom I_R1 und der Strom über den Widerstand R2 entspricht dem Strom I_R2. Die Widerstände R3 bis R6 sind verhältnismäßig groß verglichen mit der Impedanz der Basiseingänge der Transistoren Q1 bis Q4. Bei HF-Frequenzen ist die Basisimpedanz in der Regel kapazitiv und wird daher mit C_JEX bezeichnet, wobei "X" eine ganze Zahl von 1 bis 4 ist, die den entsprechenden der Transistoren Q1 bis Q4 zugeordnet ist. Das Summiernetzwerk 301 wird als breitbandiger Spannungsteiler und als Spannungssummierer benutzt. Es blockiert alle Gleichstromkomponenten am Eingang des Quadratur-Oszillators 227. Die als Filter wirksamen Kondensatoren C9 und C10 führen Wechselstromanteile zurück nach Masse, so daß nur ein Gleichstrom über die Widerstände R1 und R2 als Phasenfehlersignals fließt.
Die Wechselspannungen an den Eingängen I+ und Q+ werden mit V_I+ und V_Q+ bezeichnet, wogegen die Wechselströme an den Eingängen I- und Q- mit V_I– und V_Q– bezeichnet sind. Die Basisspannungen V_BE1, die an die Basis des Transistors Q1 angelegt werden, ergeben sich aus der nachfolgenden Gleichung 1.
Die Basisspannungen der verbleibenden Transistoren Q2 bis Q4 bestimmen sich aus einer entsprechenden Gleichung, wobei lediglich die Variablen zu ändern sind. So werden die Variablen V_BE1, C1, C2, C_JE1 und V_Q+ durch die Variablen V_BE2, C7, C8, C_JE2 und V_Q– ersetzt. Die Basisspannungen V_BE3 und V_BE4 werden in entsprechender Weise ermittelt. Die Gleichstrom-Phasenfehlerspannung ergibt sich aus der nachfolgenden Gleichung 2; COUT+ – VOUT– = (R2)(IC2[avg] + IC4[avg]) – (R1)(IC1[avg] + IC3[avg]) (2)wobei I_C1[avg], I_C2[avg], I_C3[avg] und I_C4[avg] die Mittelwerte bzw. die Kollektorgleichströme durch die entsprechenden Transistoren Q1 bis Q4 sind.
In 4 sind die I+, I–, Q+ und Q–-Trägersignale in idealisierter Form mit entferntem Gleichstromanteil über der Zeit mit der I/Q-Phasenverzögerung als einzigen Variablen dargestellt. Die Schwingungsformen sind insofern idealisiert als sie als Rechteckwellen mit einer 50%-Periode dargestellt sind, die I+Signale und I–Signale sind um 180° phasenverschoben, was auch für die Q+Signale und Q-Signale gilt. Die Periode (T) der I– und Q–Schwingungsformen sind gleich. Dabei sind die Q+Signale und Q-Signale gegenüber den I-Eingangssignalen um eine Phase rph phasenverschoben, welche im Idealfall eine Viertelsperiode, d. h. einer Phasenverschiebung von 90° entspricht. Auf diese Weise ist die positive Impulsbreite der Schwingungsform T/2. Die Verzögerung der Vorderflanke des Q+Signals (oder der Rückflanke des Q–Signals) bis zur Rückflanke des I+Signals (oder der Vorderflanke des I-Signals) ist gleich T/2 – rph , welche gleich τ_ph sein sollte.
In 5 sind in graphischer Darstellung die idealisierten Schwingungsformen der Signale V_B1, V_B3, V_B4 und V_B2 über der Zeit in Abhängigkeit von den eingangsseitigen Trägersignalen I+, I–, Q+ und Q– gemäß 4 dargestellt. Zum Zwecke der Illustration wird angenommen, daß der Phasenfehlerdetektor 300 Anpassungskomponenten zum Zweck der Symmetrierung umfaßt, so daß die Kondensatoren C1 bis C8, die Kondensatoren C9 und C10, die Widerstände R1 und R2, die Widerstände R3 bis R6 und die Transistoren Q1 bis Q4 aneinander angepaßt sind. Ferner sei darauf hingewiesen, daß eine exponentielle Beziehung zwischen den Signalen V_B1 bis V_B4 und den entsprechenden Kollektorströmen I_{C1 bis IC4} der Transistoren Q1 bis Q4 existiert. Entsprechend einer speziellen Darstellungsform steigt z. B. der Kollektorstrom bei Raumtemperatur um den Faktor 10 an, wenn die Basis-Emitterspannung der Transis toren Q1 bis Q4 um etwa 60 Millivolt (mV) ansteigt. Die Vorspannung V_BIAS schaltet die Transistoren Q1 bis Q4 bei einem sehr niederen Wert ein. Das einzige signifikante Niveau der Kollektorströme ergibt sich, wenn beide Basiseingangssignale auf einem hohen Niveau sind. Die Spannung an der Basis des Transistors Q1 ergibt sich aus der Summe der Eingangssignale I+ und Q+; die Spannung an der Basis des Transistors Q ergibt sich aus der Summe der Signale I– und Q–; die Spannung an der Basis des Transistors Q ergibt sich aus der Summe der Eingangssignale I+ und Q–; die Spannung an der Basis des Transistors Q4 ergibt sich aus der Summe der Eingangssignale I– und Q+. Damit wird der Transistor Q1 leitend, nur wenn beide Eingangssignale I+ und Q+ auf einem hohen Spannungswert V_B1 sind, entsprechend ist der Transistor Q nur leitend, wenn die Eingangssignale I+ und Q– den hohen Spannungswert V_B2 haben. Entsprechend ist auch nur der Transistor Q3 leitend, wenn die Eingangssignale Q– und I– einen hohen Spannungswert V_B3 haben und schließlich trifft dies auch für den Transistor Q4 zu, wenn die Eingangssignale Q+ und I– einen hohen Spannungswert V_B4 haben.
Wie für die Impulse 501 und 503 gezeigt, ist der Transistor Q1 leitend während einer Impulsbreitenperiode von τ_B1, wobei V_B1 einen positiven Wert hat. Entsprechend ist der Transistor Q3 eingeschaltet für eine Impulsbreite τ_B3, wenn die Spannung V_B3 einen positiven Wert annimmt, wie mit den Impulsen 505 und 507 angedeutet. Die nachfolgende Gleichung 3 gibt die Abhängigkeit von τ_B1 und τ_B3 bezüglich der Periode T und der Phase τ_ph an. τB1 = τB3 = T/2 – τph (3)
In entsprechender Weise wird der Transistor Q4 eingeschaltet, wenn die Spannung V_B4 positiv ist, wie dies aus den Impulsen 509 und 511 für eine Impulsbreite τ_B4 hervorgeht.
Schließlich ist auch der Transistor Q2 leitend während ein positives Spannungssignal V_B2 entsprechend der Impulse 513 und 515 als positive Basisspannung für die Impuls breite τ_B2 anliegt. Die Impulsbreiten τ_B2 und τ_B4 anläßlich einer positiven Basisspannung stehen mit der Quadratur-Phasenverzögerung τ_ph nach der Gleichung 4 in Beziehung. τB2 = τB4 = vph (4)
Es wird hervorgehoben, daß der durchschnittliche Kollektorstrom für jeden der Transistoren Q1 bis Q4 direkt mit dem entsprechenden Spannungssignal V_B1 bis V_B4 in Beziehung steht, wobei diese Spannungssignale ihrerseits wieder direkt von der Impulsbreite τ_B1 bis τ_B4 der positiven Basisspannung abhängen. Geht man davon aus, daß τ_ph 90° beträgt, d. h. einer Viertelperiode entspricht, dann sind die Impulsbreiten τ_B1 bis τ_B4 der positiven Basisspannungen einander gleich. Nimmt man ferner die idealisierten Bedingungen an, nach welchen die Amplituden der Spannungssignale V_B1 bis V_B4 einander gleich sind, dann ergeben sich auch mittlere Kollektorströme I_C1[avg] bis I_C4[avg] für die Transistoren Q1 bis Q4 von gleicher Größe, so daß das Phasenfehlersignal VOUT gleich Null ist entsprechend der Gleichung 2. Damit steigt der mittlere Kollektorstrom mit ansteigender Impulsbreite unter der Annahme gleicher Amplituden an. Wenn die Q-Trägersignale um mehr als eine Viertelperiode verzögert sind, d. h. τ_ph größer als T/4 wird, dann werden die Impulsbreiten τ_B2 und τ_B4 der positiven Basisspannung der entsprechenden Transistoren Q2 und Q4 breiter als eine Viertelperiode, während die Impulsbreite τ_B2 und τ_B3 der positiven Basisspannung für die korrespondierenden Q1 und Q3 kürzer als eine Viertelperiode werden. In diesem Fall werden die mittleren Kollektorströme I_C2[avg] und I_C4[avg] größer als die Kollektorströme I_C1[avg] und I_C3[avg], so daß das Ausgangssignal V_OUT Positiv wird. In entsprechender Weise wird, wenn τ_ph kürzer als eine Viertelperiode ist, τ_ph kleiner T/4, die Impulsbreite τ_B1 und τ_B3 der positiven Spannung und der entsprechenden Transistoren Q1 und Q3 größer als die Impulsbreiten τ_B2 und τ_B4 der positiven Basisspannungen der korrespondierenden Transistoren Q2 und Q4, so daß die entsprechenden mittleren Kollektorströme I_C1[avg] und I_C3[avg] größer als die Kollektorströme I_C2[avg] und I_C4[avg] werden. In diesem Fall nimmt das Ausgangssignal V_OUT einen negativen Wert an.
Im Ergebnis bestimmt der Phasenfehlerdetektor 300 die Signale V_OUT+, V_OUT– als symmetrischen mittleren Kollektorstrom der Transistoren Q1 und Q3 im Vergleich mit den Transistoren Q3 und Q4. Der Quadratur-Oszillator 227 spricht auf die Signale V_OUT+, V_OUT– (in der Form von Signalen E_R+, E_R– oder E_T+, E_T– oder dergleichen) an und bestimmt den Quadratur d. h. den um 90° phasenverschobenen Phasenunterschied zwischen den Signalen und I und Q, um den Phasenfehler zu korrigieren. Die Polarität des Ausgangssignals hängt davon ab, ob das Q-Verzögerungssignal länger oder kürzer als eine Viertelperiode ist. Die Amplitude des Ausgangssignals hängt davon ab, wie weit die Quadraturphase τ_ph von einer Viertelperiode abweicht.
In 6 ist graphisch eine idealisierte Trägerschwingung mit Pulsbreitenvariation dargestellt, um bestimmte Quellen der Ungenauigkeit zu illustrieren. Wenn die mittlere positive I/Q-Impulsbreite größer als eine halbe Periode ist, ergibt sich eine positive Impulsbreite an der Transistorbasis, die länger als eine Viertelperiode ist. Diese Bedingung bewirkt nicht die Erzeugung einer symmetrischen Ausgangsspannung, so daß die angenommene Gleichtakt-Zweite Harmonische kein falsches Phasenfehlersignal erzeugt. Es wird angenommen, daß die Signale I+, I–, Q+ und Q– Rechteckschwingungen mit einer Periode T und einer Spitzenamplitude von V_Ip, V_In, V_Qp und V+ sind. Das Signal I+ variiert z. B. zwischen den Spannungswerten V_Ipp und V_Ipn. Die Eingangssignale I+ und Q+ haben eine positive Impulsbreite von τ_I und τ_Q und eine negative Impulsbreite von τ_In und τ_Qn. Im Idealfall sind die Signale I+, I–, Q+ und Q– symmetrisch mit gleichen positiven und negativen Amplituden und mit einem Taktverhältnis von 50%. Das Vorhandensein von Gleichtaktspannungen bei der Zweiten Harmonischen kann jedoch verursachen, daß individuelle Signale von dem idealen 50%-Taktverhältnis abweichen. Wie in 6 beispielsweise gezeigt, ist die positive Impulsbreite τ_I des I-Signals größer als die negative Impulsbreite τ_In und weiter die positive Impulsbreite τ_Q des Q-Signals größer als die negative Impulsbreite τ_Qn.
Die I/Q-Phasenverzögerung τ_ph wird üblicherfweise vom Nulldurchgang der symmetrischen Signale ausgemessen. Es gibt jedoch keinen besonders gut definierten Bezug für die individuellen Signale. Die Phasenverzögerung kann vom Zentrum des positiven Impulses I+ bis zum Zentrum des positiven Impulses Q+ gemessen werden oder indem die mittlere Verzögerung zwischen der Vorderflanke und der Rückflanke ermittelt wird, was durch die Gleichung 5 illustriert ist.
In dieser Gleichung ist τ_r die Verzögerung der Vorderflanke von dem Signal Q+ bezogen auf die Vorderflanke des Signals I+, und τ_f die Verzögerung der Rückflanke des Signals Q+ bezogen auf die Rückflanke des Signals I+. Aus den Gleichungen 6 ergibt sich, daß nicht alle Zeitperioden unabhängig sind: τI + τ⨍ = τQ + τr τI – τQ = τr – τ⨍ (6)
In der folgenden Gleichung 7 wird die negative Impulsbreite τ_In des I-Signals in der Beziehung zur Periode T und der positiven Impulsbreite τ_I dargestellt. τI n = T – τI (7)
Die folgende Gleichung 8 beschreibt die Impulsbreitendifferenz für das I-Signal τI – τIn – τI – (T – τI) = 2τI – T (8)
In 7 sind die symmetrischen Signale I[(I+) – (I–)] und Q[(Q+) – (Q–)] bezogen auf die Trägersignale gemäß 6 dargestellt. Wie sich aus der Darstellung ergibt, bedeutet die angenommene Symmetrie der Signale I und Q, daß die Nulldurchgänge I+/I– und Q+/Q– um die halbe Differenz zwischen der positiven und der negativen Impulsbreite separiert sind, was auch gleich der Differenz zwischen der positiven Impulsbreite und der halben Periode T ist. In der Gleichung 9 wird die mittlere I/Q-Impulsbreite definiert.
Die I/Q-Impulsbreitendifferenz τ_PWD wird durch die nachfolgende Gleichung 10 definiert. τPWD = τI – τQ (10)
Somit ist die Verzögerung der Vorderflanke von Q+ bezogen auf die Vorderflanke von I+ oder τ_r durch die nachfolgende Gleichung 11 bezüglich der Größen τ_PWD und τ_ph,
Die Verzögerung der Rückflanke des Signals Q+ relativ zum Signal I– bzw. τ_f bestimmt sich aus der Gleichung 12 bezüglich der Größen τ_PWD und τ_ph
Aus 8 gehen im Diagramm die Signale V_B1, V_B3, V_B4 und V_B2 in Abhängigkeit von den I- und Q-Trägersignalen gemäß 6 hervor. Die nachfolgenden Gleichungen 13 bis 16 definieren die Impulsbreiten τ_B1, τ_B3, τ_B2 und τ_B4 der Signale V_B1, V_B3, V_B2 und V_B4. τB1 = τ1 – τr = τPW + τPWD/2) – (τph + τPWD/2) = τPW – τph (13) τB3 = τQ – τr = (τPW – τPWD/2) – (τph – τPWD/2) = τPW – τph (14) τB2 = τr + (τQ – T/2) = (τph + tPWD/2) +[τPW – tPWD/2) -T/2] = τPW + τph – T/2 (15) τB4 = τr + (τ1 – T/2) = (τph – τPWD/2) + [tPW + τPWD/2) – T/2] = τPW + τph – T/2 (16)
Da die Kondensatoren C9 und C10 die Gleichspannungen der Transistoren Q1 bis Q4 blockieren, werden die positiven Amplituden oberhalb des Signals V_BIAS an den Transistorbasen durch das Tastverhältnis skaliert, wie es aus den folgenden Gleichungen 17 bis 19 hervorgeht. (VIpp)τI =(|VIpn|)(T – τI) (17) (VIpp) + |(VIpn| = VIp (18) VIpp = [(T – τI)/T](VIp) = [(T – τPW – τPWD/2)/T](VIp) (19)
Die Tabelle gemäß 9 faßt die positiven Amplitudenauslenkungen oberhalb des Signals V_BIAS und die Dauer der Impulse für die Signale V_Bl, V_B3, V_B2 und V_B4 zusammen. Zusammenfassend kann gesagt werden, daß wenn das Q-Signal gegenüber dem I-Signal um mehr als eine Viertelperiode verzögert ist, die Transistoren Q2 und Q4 länger als die Transistoren Q1 und Q3 eingeschaltet sind. Das gleiche gilt auch umgekehrt, so daß sich daraus das beabsichtigte symmetrische Phasenfehlersignal ergibt. Wenn die mittlere positive I/Q-Impulsbreite größer als eine halbe Periode ist, ergibt sich eine positive Impulsbreite an den Transistorbasen, welche größer als eine Viertelperiode ist. Diese Bedingung erzeugt jedoch keine symmetrische Ausgangsspannung, so daß die angenommene Gleichtakt-Zweite Harmonische kein falsches Phasenfehlersignal erzeugt.
Amplitudenfehler der Basisspannung sind eine weitere Quelle von falschen Phasenfehlern. Für eine Modellbetrachtung des Quadratur-Oszillators und seiner Ausgangssignale kann man davon ausgehen, daß es sich wie ein Widerstand-Kondensator-Tiefpaßfilter verhält. Wenn die Q-Kette eine geringfügig geringere Grenzfrequenz als die I-Kette hat und zwar z. B. in Folge parasitärer Kapazitäten, dann ist das Q-Signal mehr verzögert als das I-Signal und die Q-Amplitude stärker als das I-Signal gedämpft. Aus diesem Grund ist es vernünftig Amplitudenunterschiede zwischen den I- und den Q-Signalen zu erwarten. Solange jedoch die Amplituden zwischen den Signalpaaren I+/I– und Q+/Q– angepaßt sind, ergibt sich kein falsches Phasenfehlersignal.
Es ist wahrzunehmen, daß ein Phasenfehlerdetektor gemäß der Erfindung verhältnismäßig einfach ist und sehr wenige aktive Komponenten benötigt, wobei er bei hohen Frequenzen den gewünschten HF-Betrieb gewährleistet. Dieser Phasenfehlerdetektor stellt Abweichungen der Phase von der gewünschten 90° Phasendifferenz mit einer ersten Ordnung-Immunität gegenüber Gleichtaktspannungen oder I/Q-Amplitudenunterschieden fest. Es sei bemerkt, daß viele Variationen für einen Phasenfehler detektors 300 möglich sind und ins Auge gefaßt werden können. Es können z. B. die Widerstände R3 bis R6 Stromquellen oder Induktivitäten umfassen. Die Widerstände R1 und R2 können durch Induktivitäten oder durch eine Stromspiegelschaltung ersetzt werden. In der dargestellten Ausführungsform sind NPN Transistoren verwendet, obwohl auch andere Arten von Transistoren und eine entsprechende Transistortechnik verwendet werden kann, wie z. B. PNP-Transistoren oder MOS-Transistoren bzw. Feldeffekt-Transistoren. Die Filterkondensatoren C9 und C10 können durch irgendwelche andere geeignete Filter ersetzt werden einschließlich solcher Filter, die wesentlich aufwendiger sind. Das Summiernetzwerk 301 kann jegliche Art von Impedanzelementen abweichend von den Kapazitäten C1 bis C8 verwenden.
Das System und das Verfahren gemäß der Erfindung, die anhand von einer oder mehrerer Ausführungsformen beschrieben wurden, schließt nicht spezielle Ausgestaltungsformen aus, vielmehr erfaßt die Erfindung auch Alternativlösungen oder Äquivalente, soweit sie von der erfinderischen Idee erfaßt und in den Ansprüchen definiert sind.
Zusammenfassung
Als Phasenfehler wirksamer Quadratur-Oszillator dient der Verbesserung des Quadratur-Phasenfehlerverhältnisses zwischen symmetrischen gleichphasigen I- und quadraturphasigen Q-Trägersignalen. Im Phasenfehlerdetektor ist eine Impedanzbrücke vorgesehen, um die symmetrischen I- und Q- miteinander zu verbinden bestehend aus zwei bipolaren Transistormischerschaltungen. Das Ausgangssignal der Phasenfehlerdetektoren ist ein symmetrisches Fehlersignal.
(3)

Claims

Phasenfehlerdetektor zum Feststellen und Korrigieren eines Phasenfehlers zwischen den positiven und negativen Polaritäten eines ersten und zweiten symmetrischen Signals bestehend aus: – einem Summiernetzwerke zur Erzeugung: – eines ersten Summiersignals aus den positiven Signalen der ersten und zweiten symmetrischen Signale, – eines zweiten Summiersignals aus den negativen Signalen der ersten und zweiten symmetrischen Signale, – eines dritten Summiersignals aus dem positiven Signal des ersten symmetrischen Signals und dem negativen Signal des zweiten symmetrischen Signals, – eines vierten Summensignals aus dem negativen Signal des ersten symmetrischen Signals und dem positiven Signals des zweiten symmetrischen Signals, – einer ersten mit dem Summiernetzwerke gekoppelten Mischerschaltung, welche ein Signal erster Polarität des Phasenfehlersignals basierend auf dem ersten und zweiten Summensignals erzeugt und – einer zweiten mit dem Summiernetzwerk gekoppelten Mischerschaltung, welche ein Signal zweiter Polarität des Phasenfehlersignals, basierend auf dem dritten und vierten Summensignal erzeugt.
Phasenfehlerdetektor nach Anspruch 1, bei welchem: – das Summiernetzwerke den Gleichstromanteil vom ersten, zweiten, dritten und vierten Summensignal entfernt, – die erste Mischerschaltung auf den positiven Teil des ersten und dritten Summensignals anspricht und das Signal erster Polarität des Fehlersignals als kombiniertes Signal liefert und – die zweite Mischerschaltung auf den positiven Anteil des zweiten und vierten Summensignals anspricht und das Signal zweiter Polarität des Phasenfehlers als kombiniertes Signal liefert.
Phasenfehlerdetektor nach Anspruch 1, bei welchem das Summiernetzwerke aus einer Impedanzbrückenschaltung besteht.
Phasenfehlerdetektor nach Anspruch 3, bei welchem die Impedanzbrückenschaltung umfaßt: – erste, zweite, dritte und vierte kapazitive Zweige, die an einem ersten, zweiten, dritten und vierten Eckpunkt miteinander verbunden sind, wobei a) das positive Signal des ersten symmetrischen Signals am ersten Eckpunkt empfangen wird, welcher den ersten und zweiten kapazitiven Zweig miteinander verbindet, b) das negative Signal des ersten symmetrischen Signals am dritten Eckpunkt empfangen wird, welcher den zweiten und dritten kapazitiven Zweig miteinander verbindet, c) das positive Signal des zweiten symmetrischen Signals am zweiten Eckpunkt empfangen wird, welcher den ersten und zweiten kapazitiven Zweig miteinander verbindet und d) das negative Signal des zweiten symmetrischen Signals am vierten Eckpunkt empfangen wird, welcher den dritten und vierten kapazitiven Zweig miteinander verbindet, – der erste kapazitive Zweig aus zwei Kondensatoren besteht, die miteinander über einen ersten Zwischenverbindungspunkt verbunden sind und das erste Summensignal liefern, – der zweite kapazitive Zweig zwei Kondensatoren umfaßt, die an einem zweiten Zwischenverbindungspunkt miteinander verbunden sind und das vierte Summensignal liefern, – der dritten kapazitive Zweig aus zwei Kondensatoren besteht, die an einem dritten Zwischenverbindungspunkt miteinander verbunden sind und das dritte Summensignal liefern und – der vierte kapazitive Zweig zwei Kondensatoren umfaßt, die miteinander an einem vierten Zwischenverbindungspunkt verbunden sind und das zweite Summensignal liefern.
Phasenfehlerdetektor nach Anspruch 4, bei welchem die beiden Kondensatoren jedes kapazitiven Zweiges der Imdepanzbrückenschaltung aneinander angepaßt sind.
Phasenfehlerdetektor nach Anspruch 4, welcher vier Vorspannungskomponenten umfaßt, wovon jede zwischen einem Vorspannungssignal und einem Zwischenverbindungspunkt der kapazitiven Zweige der Impedanzbrückenschaltung angeordnet ist.
Phasenfehlerdetektor nach Anspruch 6, der vier Vorspannungswiderstände umfaßt.
Phasenfehlerdetektor nach Anspruch 4, bei welchem: – die erste Mischerschaltung erste aneinander angepaßte bipolare Transistoren in gemeinsamer Kollektorschaltung umfaßt, wobei die Basis jedes der erste aneinander angepaßten Transistorpaare das erste und dritte Summensignal empfängt und die kollektorgekoppelten Transistoren des ersten aneinander angepaßten Paares das Signal erster Polarität des Phasenfehlersignals liefern und – die zweite Mischerschaltung ein zweites aneinander angepaßtes Paar bipolarer Transistoren in kollektorgekoppelter Schaltung umfaßt, welche das Signal zweiter Polarität des Phasenfehlersignals liefern.
Phasenfehlerdetektor nach Anspruch 8, welcher ferner ein Paar aneinander angepaßter Vorspannungswiderstände umfaßt, von welchen jeder zwischen die Stromversorgung und einen der ersten und zweiten aneinander angekoppelten Paare der bipolaren Transistoren in Kollektorschaltung gekoppelt ist.
Phasenfehlerdetektor nach Anspruch 8, welcher ferner ein aneinander angepaßtes Paar von Filterkondensatoren enthält, welche jeweils zwischen entsprechende zusammengeschaltete Kollektoren bzw. Emitter des ersten und zweiten aneinander angepaßten bipolaren Transistorpaares angeschlossen sind.
Quadratur-Generator-System mit rückgekoppelter Phasenfehlerbestimmung bestehend aus: – einem Quadratur-Generator, welcher als Rechteckschwingung positive und negative gleichphasige I-Trägersignale und positive und negative um 90° phasenverschobene Q-Trägersignale liefert und ein symmetrisches Phasenfehlersignal zur Korrektur des Phasenfehlers zwischen den I- und Q-Trägersignalen empfängt und – einem Phasenfehlerdetektor bestehend aus einem Summiernetzwerk, welches: – ein erstes Summensignal durch Summieren der positiven I- und Q-Trägersignale, – ein zweites Summensignal durch Summieren der negativen I- und Q-Trägersignalen, ein drittes Summensignal durch Summieren des positiven I-Trägersignal und des negativen Q-Trägersignals und – ein viertes Summensignals durch Summieren des negativen I-Trägersignals und des positiven Q-Trägersignals erzeugt, – einer ersten Mischerschaltung, welche mit dem Summiernetzwerk gekoppelt ist und das erste und zweite Summensignal kombiniert, um ein Signal erster Polarität für das symmetrische Phasenfehlersignal zu liefern, und – einer zweiten Mischerschaltung, welche mit dem Summiernetzwerk gekoppelt ist und das dritte und vierte Summensignal kombiniert, um ein Signal zweiter Polarität des symmetrischen Phasenfehlersignals zu liefern.
Quadratur-Generator nach Anspruch 11, bei welchem das Summiernetzwerk als Impedanzbrücke aufgebaut ist.
Quadratur-Generator nach Anspruch 12, bei welchem die Impendanzbrücke umfaßt: – erste, zweite, dritte und vierte kapazitive Zweige, die an einem ersten, zweiten, dritten und vierten Eckpunkt miteinander verbunden sind, wobei das positive I-Trägersignal am ersten Eckpunkt, der den ersten und vierten kapazitiven Zweig miteinander verbindet, anliegt, das negative I-Trägersignal am dritten im zweiten und dritten kapazitiven Zweig miteinander verbindenden Eckpunkt anliegt, und wobei das positive Q-Trägersignal am zweiten den ersten und zweiten kapazitiven Zweig miteinander verbindendenen Eckpunkt empfangen wird und das negative Q-Trägersignal am vierten im dritten und vierten kapazitiven Zweig miteinander verbindenden Eckpunkt empfangen wird, – der erste kapazitive Zweig zwei Kondensatoren umfaßt, die an einem ersten Zwischenverbindungspunkt miteinander verbunden sind, um ein erstes Summensignal zu liefern, – der zweite kapazitive Zweig aus zwei Kondensatoren besteht, die in einem zweiten Zwischenverbindungspunkt miteinander verbunden sind und das vierte Summensignal liefern, – ein dritter kapazitiver Zweig zwei Kondensatoren umfaßt, die an einem dritten Zwischenverbindungspunkt miteinander verbunden sind und das dritte Summensignal liefert, und – ein vierter kapazitiver Zweig aus zwei Kondensatoren besteht, die an einem vierten Zwischenverbindungspunkt miteinander verbunden sind und das zweite Summensignal liefern.
Quadratur-Generator-System nach Anspruch 11, bei welchem: – das Summiernetzwerk den Gleichstromanteil vom ersten, zweiten, dritten und vierten Summensignal entfernt, – die erste Mischerschaltung den positiven Teil des ersten und dritten Summensignals miteinander kombiniert, um ein Signal erster Polarität des symmetrischen Phasenfehlersignals zu liefern und – die zweite Mischerschaltung den positiven Teil des zweiten und vierten Summensignals miteinander kombiniert und ein Signal zweiter Polarität für das symmetrische Phasenfehlersignal zu liefern.
Quadratur-Generator-System nach Anspruch 11, dadurch gekennzeichnet, daß die erste Mischerschaltung erste aneinander angepaßte bipolare Transistoren in gemeinsamer Kollektorschaltung umfaßt, wobei die Basis jedes der ersten aneinander angepaßten Transistorpaare das erste und dritte Summensignal empfängt und die kollektorgekoppelten Transistoren des ersten aneinander angepaßten Paares als Signal erster Polarität des Phasenfehlersignals liefern und daß die zweite Mischerschaltung ein zweites aneinander angepaßtes Paar bipolarer Transistoren in kollektorgekoppelter Schaltung umfaßt, welche das Signal zweiter Polarität des Phasenfehlersignals liefern.
Quadratur-Generator-System nach Anspruch 15, welches ferner ein Paar aneinander angepaßte Vorspannungswiderstände umfaßt, von welchen jeder zwischen die Stromversorgung und einen der ersten und zweiten aneinander angekoppelten Paare der polare Transistoren in Kollektorschaltung gekoppelt ist und ferner vier aneinander angepaßte Vorspannungswiderstände umfaßt, welche jeder zwischen ein Vorspannungssignal und eine entsprechende Basis des ersten oder zweiten aneinander angepaßten Paares bipolarer Transistoren gekoppelt ist.
Quadratur-Generator nach Anspruch 16, welches ferner ein aneinander angepaßtes Paar von Filterkondensatoren enthält, welche jeweils zwischen entsprechende zusammengeschaltete Kollektoren bzw. Emitter des ersten und zweiten aneinander angepaßten bipolaren Transistorpaares angeschlossen sind.
HF-Transceiver bestehend aus: – einer Antenne, – einer HF-Empfangsschaltung, die ein HF-Signal über die Antenne empfängt, – einem ersten mit der HF-Empfangsschaltung gekoppelten Mischer, der das empfangene HF-Signal mit positiven und negativen gleichphasigen I-Trägersignalen mischt und daraus ein I-Empfangssignal erzeugt, – einem zweiten mit der HF-Empfangsschaltung gekoppelten Mischer, der das empfangene HF-Signal mit den positiven und negativen Quadratur-Q-Trägersignalen mischt und daraus ein Q-Empfangssignal ableitet, – einem Quadratur-Oszillator mit einer rückgekoppelten Phasenfehlerbestimmung, der die positiven und negativen I- und Q-Trägersignale umfaßt und aus einem – Quadratur-Lokalen Oszillator besteht, der die positive und negativen I-Trägersignale und die positiven und negativen Q-Trägersignale liefert und ein symmetrisches Phasenfehlersignal für die Aufrechterhaltung eines um eine Viertelperiode phasenverschobenen I- und Q-Trägersignals empfängt, – einem Phasenfehlerdetektor bestehend aus: – Summiernetzwerk, das ein erstes Summensignal durch Summieren der positiven I- und Q-Trägersignalen liefert, ein zweites Summensignal durch Summieren der negativen I- und Q-Trägersignale liefert, ein drittes Summiersignal durch Summieren des positiven I- Trägersignals und des negativen Q-Trägersignals liefert, und ein viertes Summensignal durch Summieren des negativen I-Trägersignal und des positiven Q-Trägersignals liefert, – einer ersten Mischerschaltung, die mit dem Summiernetzwerk gekoppelt ist und das erste und zweite Summensignal durch Erzeugung eines Signals erster Polarität des symmetrischen Phasenfehlersignals liefert und einer zweiten Mischerschaltung, welche mit dem Summiernetzwerke gekoppelt ist, daß das dritte und vierte Summensignal miteinander verbindet und daraus das Signal zweiter Polarität des symmetrischen Phasenfehlersignals liefert.
HF-Transceiver nach Anspruch 18, bestehend aus – dem Summiernetzwerk mit angepaßter Impedanzbrücke, – der ersten Mischerschaltung aus einem ersten Paar bipolarer Transistoren, die bezüglich ihrer Emitter und ihrer Kollektoren miteinander gekoppelt sind und eine Vorspannungskomponente zwischen der Stromversorgung und den gekoppelten Kollektoren des ersten aneinander angepaßten bipolaren Transistorpaars empfängt, und der zweiten Mischerschaltung, bestehend aus einem zweiten bezüglich ihrer Emitter und ihrer Kollektoren miteinander gekoppelten aneinander angepaßter bipolaren Transistorpaares, welches eine Vorspannungskomponente umfaßt, die zwischen der Versorgungsspannung und den gekoppelten Kollektoren des zweiten Paares aneinander angepaßter bipolarer Transistoren liegt.
Verfahren zur Erzeugung eines Phasenfehlersignals, welches jeglichen Phasenfehlers zwischen der negativen und der positiven Polarität eines ersten und zweiten symmetrischen Signals anzeigt, bestehend aus folgenden Verfahrensschritten: – Verbinden der Signale positiver Polarität des ersten und zweiten symmetrischen Signals zur Erzeugung eines ersten Summensignals, – Verbinden der Signale negativer Polarität des ersten und zweiten symmetrischen Signals zur Erzeugung eines zweiten Summensignals, – Verbinden eines ersten Signals positiver Polarität und eines ersten Signals negativer Polarität der ersten und zweiten symmetrischen Signale zur Erzeugung eines dritten Summensignals, – Verbinden eines zweiten Signals positiver Polarität und eines zweiten Signals negativer Polarität der ersten und zweiten symmetrischen Signale zur Erzeugung eines vierten Summensignals, – Mischen des ersten und dritten Summensignals zur Erzeugung eines Phasenfehlers erster Polarität, – Mischen des zweiten und vierten Summensignals zur Erzeugung eines Phasenfehlersignals zweiter Polarität und – Erzeugen eines Phasenfehlersignals als Differenz zwischen den Phasenfehlersignalen der ersten und zweiten Polarität.
Verfahren nach Anspruch 20, wobei jegliches Verbinden von Signalen der Erzeugung von Summensignalen dient.
Verfahren nach Anspruch 20, wobei die Gleichstromkomponente vom ersten, zweiten, dritten und vierten Summensignal vor dem Vermischen entfernt wird.
Verfahren nach Anspruch 20, das ferner umfaßt: – das Mischen des ersten und dritten Summensignals zur Erzeugung eines ersten Signals in Abhängigkeit von dem positiven Teil der ersten Summe und zur Erzeugung eines zweiten Signals in Abhängigkeit vom positiven Teil der dritten Summe, – das Verbinden der ersten und zweiten Signale zum Erhalt des Phasenfehlersignals erster Polarität, – das Mischen der zweiten und vierten Summe zur Erzeugung eines dritten Signals in Abhängigkeit von dem positiven Teil der zweiten Summe und zur Erzeugung eines vierten Signals in Abhängigkeit von dem positiven Teil der vierten Summe, und – das Verbinden des dritten und vierten Signals zum Erhalt eines Phasenfehlersignals der zweiten Polarität.