JP4891888B2 - 無線通信回路および無線通信システム - Google Patents
無線通信回路および無線通信システム Download PDFInfo
- Publication number
- JP4891888B2 JP4891888B2 JP2007321769A JP2007321769A JP4891888B2 JP 4891888 B2 JP4891888 B2 JP 4891888B2 JP 2007321769 A JP2007321769 A JP 2007321769A JP 2007321769 A JP2007321769 A JP 2007321769A JP 4891888 B2 JP4891888 B2 JP 4891888B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- circuit
- level
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
Description
利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、RF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
利得が可変であり、前記第1の利得制御増幅器が出力した信号を差動変換し得られた差動信号を出力する差動変換回路と、
前記差動信号と発振信号とを混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅し出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルと前記RF信号に含まれる妨害波の信号レベルに基づいて、前記差動変換回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、前記差動変換回路の利得を下げるように制御する
ことを特徴とする。
利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、RF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
前記第1の利得制御増幅器が出力した信号を差動変換して得られた差動信号を出力する差動変換回路と、
利得が可変であり、前記差動信号と発振信号とを混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅した信号を出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルと前記RF信号に含まれる妨害波の信号レベルに基づいて、前記ミキサ回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、前記ミキサ回路の利得を下げるように制御する
ことを特徴とする。
アンテナと、
利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、前記アンテナを介して入力されたRF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
利得が可変であり、前記第1の利得制御増幅器が出力した信号を差動変換し得られた差動信号を出力する差動変換回路と、
発振信号を出力する電圧制御発振器と、
前記電圧制御発振器に制御電圧を供給することにより前記発振信号の発振周波数を制御するPLL回路と、
前記発振信号または前記発振信号を分周した信号と、前記差動信号と、を混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅し信号を出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルおよび前記RF信号に含まれる妨害波の信号レベルに基づいて、前記差動変換回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、
前記第2の利得制御増幅器が出力した信号をアナログ・デジタル変換し得られた信号を出力するアナログ・デジタル変換回路と、
前記アナログ・デジタル変換回路が出力した信号に基づいて、前記第2の利得制御増幅器の利得を制御する第3の制御回路と、
前記アナログ・デジタル変換回路が出力した信号を処理するデジタル信号処理回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定のレベル以上の妨害波が含まれる場合には、前記差動変換回路の利得を下げるとともに、前記基準レベルを上げるように制御する
ことを特徴とする。
IF信号のノイズフロアレベル=システムのNFから求められるノイズ量+システムの
IM3から求められるノイズ量・・・(1)
システムのNFから求められるノイズ量>システムのIM3から求められるノイズ量・・・(2)
システムのNFから求められるノイズ量≒システムのIM3から求められるノイズ量・・・(3)
1)ミキサ回路107の検波レベルを上げる(例えば、5dB上げるなど)。
2)ミキサ回路107の前段のブロックの利得を下げる(ここでは、低雑音増幅器101、シングル−差動変換回路103の利得を下げる)。
D.P.=−20dBm−(12+18+10+10)dBm・・・(4)
=−70dBm
ここで、低雑音増幅器101の利得は12dB,RF利得制御増幅器の利得は18dB,DIF103の利得は10dB,ミキサ回路107の利得を10dBとしている。
D.P.=−15dBm−(−6+18+5+10)dBm・・・(5)
=−42dBm
2 アナログ・デジタル変換回路
3 IF制御回路
4 デジタル信号処理回路
100、200、300 無線通信回路
101 低雑音増幅器
102 RF利得制御増幅器
103 シングル−差動変換回路
104 電圧制御発振器
105 PLL回路
106 分周器
107、207、307 ミキサ回路
108 バンドパスフィルタ
109 IF利得制御増幅器
110 RF制御回路
111 検出回路
112、212、213 ディレイポイント制御回路
1000、2000、3000 無線通信システム
Claims (5)
- 利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、RF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
利得が可変であり、前記第1の利得制御増幅器が出力した信号を差動変換し得られた差動信号を出力する差動変換回路と、
前記差動信号と発振信号とを混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅し出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルと前記RF信号に含まれる妨害波の信号レベルに基づいて、前記差動変換回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、前記差動変換回路の利得を下げるように制御する
ことを特徴とする無線通信回路。 - 前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、さらに前記基準レベルを上げるように制御する
ことを特徴とする請求項1に記載の無線通信回路。 - 前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、さらに前記低雑音増幅器の利得を第2の利得に設定するように制御する
ことを特徴とする請求項1または2に記載の無線通信回路。 - 利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、RF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
前記第1の利得制御増幅器が出力した信号を差動変換して得られた差動信号を出力する差動変換回路と、
利得が可変であり、前記差動信号と発振信号とを混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅した信号を出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルと前記RF信号に含まれる妨害波の信号レベルに基づいて、前記ミキサ回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定レベル以上の妨害波が含まれる場合には、前記ミキサ回路の利得を下げるように制御する
ことを特徴とする無線通信回路。 - アンテナと、
利得を第1の利得またはこの第1の利得よりも低い第2の利得に切り換え可能であり、前記アンテナを介して入力されたRF信号を設定された利得で増幅し出力する低雑音増幅器と、
利得が可変であり、前記低雑音増幅器が出力した信号を増幅して出力する第1の利得制御増幅器と、
利得が可変であり、前記第1の利得制御増幅器が出力した信号を差動変換し得られた差動信号を出力する差動変換回路と、
発振信号を出力する電圧制御発振器と、
前記電圧制御発振器に制御電圧を供給することにより前記発振信号の発振周波数を制御するPLL回路と、
前記発振信号または前記発振信号を分周した信号と、前記差動信号と、を混合した信号を出力するミキサ回路と、
前記ミキサ回路が出力した信号をフィルタリングするフィルタと、
利得が可変であり、前記フィルタが出力した信号を増幅し信号を出力する第2の利得制御増幅器と、
前記ミキサ回路の出力信号を検波し、この出力信号の信号レベルが設定された基準レベルになるように、前記低雑音増幅器および前記第1の利得制御増幅器の利得を制御する第1の制御回路と、
前記RF信号の信号レベルおよび前記RF信号に含まれる妨害波の信号レベルに基づいて、前記差動変換回路の利得を制御するとともに、前記第1の制御回路の前記基準レベルを制御する第2の制御回路と、
前記第2の利得制御増幅器が出力した信号をアナログ・デジタル変換し得られた信号を出力するアナログ・デジタル変換回路と、
前記アナログ・デジタル変換回路が出力した信号に基づいて、前記第2の利得制御増幅器の利得を制御する第3の制御回路と、
前記アナログ・デジタル変換回路が出力した信号を処理するデジタル信号処理回路と、を備え、
前記第2の制御回路は、
前記RF信号の信号レベルが規定レベル以上の場合であり、前記RF信号に所定のレベル以上の妨害波が含まれる場合には、前記差動変換回路の利得を下げるとともに、前記基準レベルを上げるように制御する
ことを特徴とする無線通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321769A JP4891888B2 (ja) | 2007-12-13 | 2007-12-13 | 無線通信回路および無線通信システム |
US12/332,166 US8135366B2 (en) | 2007-12-13 | 2008-12-10 | Wireless communication circuit and wireless communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321769A JP4891888B2 (ja) | 2007-12-13 | 2007-12-13 | 無線通信回路および無線通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147593A JP2009147593A (ja) | 2009-07-02 |
JP4891888B2 true JP4891888B2 (ja) | 2012-03-07 |
Family
ID=40789242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007321769A Active JP4891888B2 (ja) | 2007-12-13 | 2007-12-13 | 無線通信回路および無線通信システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8135366B2 (ja) |
JP (1) | JP4891888B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7962112B2 (en) * | 2006-12-12 | 2011-06-14 | Texas Instruments Deutschland Gmbh | Heterodyne receiver |
US8577305B1 (en) * | 2007-09-21 | 2013-11-05 | Marvell International Ltd. | Circuits and methods for generating oscillating signals |
US8843094B2 (en) * | 2010-07-01 | 2014-09-23 | Broadcom Corporation | Method and system for blocker detecton and automatic gain control |
WO2013119810A1 (en) | 2012-02-07 | 2013-08-15 | Marvell World Trade Ltd. | Method and apparatus for multi-network communication |
US9450649B2 (en) | 2012-07-02 | 2016-09-20 | Marvell World Trade Ltd. | Shaping near-field transmission signals |
TWI533647B (zh) * | 2014-01-17 | 2016-05-11 | 國立中山大學 | 頻率鍵移讀取電路 |
DE112018007419T5 (de) * | 2018-03-30 | 2020-12-10 | Intel IP Corporation | Techniken zum adressieren von phasenrauschen und phasenregelschleifen-performance |
CN111162815B (zh) * | 2019-12-24 | 2021-12-17 | 深圳市优必选科技股份有限公司 | 一种全双工通信电路及全双工通信装置 |
CN113904694A (zh) * | 2021-10-29 | 2022-01-07 | 上海力通通信有限公司 | 增益控制电路、设备和射频信号处理系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965655B1 (en) * | 2000-06-20 | 2005-11-15 | Texas Instruments Incorporated | Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference |
US6891440B2 (en) * | 2000-10-02 | 2005-05-10 | A. Michael Straub | Quadrature oscillator with phase error correction |
JP2004320196A (ja) * | 2003-04-14 | 2004-11-11 | Hitachi Ltd | 利得可変増幅回路及びその利得制御方法 |
US7532679B2 (en) * | 2004-08-12 | 2009-05-12 | Texas Instruments Incorporated | Hybrid polar/cartesian digital modulator |
JP4605090B2 (ja) * | 2005-08-29 | 2011-01-05 | パナソニック株式会社 | 高周波受信装置 |
-
2007
- 2007-12-13 JP JP2007321769A patent/JP4891888B2/ja active Active
-
2008
- 2008-12-10 US US12/332,166 patent/US8135366B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090163165A1 (en) | 2009-06-25 |
JP2009147593A (ja) | 2009-07-02 |
US8135366B2 (en) | 2012-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4891888B2 (ja) | 無線通信回路および無線通信システム | |
US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
JPH11136154A (ja) | 受信装置 | |
US7894786B2 (en) | Gain controlled and multi-band processing receiver | |
US8938207B2 (en) | Radio frequency receiver and radio receiver | |
WO2014080586A1 (ja) | 可変利得増幅器、およびこれを備えたチューナシステム | |
JP5567404B2 (ja) | アナログ及びデジタル利得制御を備える受信機及び方法 | |
US8055232B2 (en) | Radio frequency receiving apparatus, radio frequency receiving method, LSI for radio frequency signal and LSI for base band signal | |
JP2008053836A (ja) | 受信回路及び受信機 | |
JP2010252174A (ja) | 受信装置およびチューナ | |
JP5438599B2 (ja) | 無線通信受信機 | |
US7983639B2 (en) | RF filter and digital broadcast receiving tuner and RF signal processing device using RF filter | |
JP4135746B2 (ja) | 高周波信号受信装置 | |
JP2008103970A (ja) | ミキサ及び受信装置 | |
JP2007081708A (ja) | 無線装置 | |
JP2007281653A (ja) | 半導体集積回路、tv放送受信装置およびtv放送受信方法 | |
JP5169677B2 (ja) | 受信装置 | |
JP2005167860A (ja) | デジタルテレビ放送受信モジュール | |
JP2006203530A (ja) | デジタル放送受信機 | |
JP2008193442A (ja) | 無線受信装置および無線受信方法 | |
JP2009171349A (ja) | 受信機 | |
KR20020030379A (ko) | 트랩 회로를 이용한 더블 컨버젼 방식의 튜너 | |
JP3891183B2 (ja) | 携帯型高周波受信装置とこれに用いる集積回路 | |
JP2006148592A (ja) | Cofdm変調信号受信機 | |
JP2010147975A (ja) | 高周波受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4891888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |