DE3030145C2 - Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation - Google Patents
Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger ÜberlagerungsmodulationInfo
- Publication number
- DE3030145C2 DE3030145C2 DE3030145A DE3030145A DE3030145C2 DE 3030145 C2 DE3030145 C2 DE 3030145C2 DE 3030145 A DE3030145 A DE 3030145A DE 3030145 A DE3030145 A DE 3030145A DE 3030145 C2 DE3030145 C2 DE 3030145C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- signal
- signals
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
4. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem dritten Frequenzvervielfacher und der Einrichtung (30), die das W
Phasenfehlerslgnal als Steuersignal dem Oszillator (31) zuführt, ein Haltekreis (32, 33) geschaltet Ist,
der auf eines der Ausgangssignale des Phasendlfferenzdetektors und auf ein Taktsignal zum wahlweisen
Speichern des Ausgangssignals des dritten Frequenzvervlel fachers (29) anspricht.
5. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet,
daß zwischen der ersten Torschaltung und der Einrichtung (30), die das Phasenfehlerslgnal als
Steuersignal dem Oszillator (31) zufahrt, ein Halte- <o
kreis geschaltet ist, der auf eines der Ausgangssignale des Phasendlfferenzdetektors und auf ein Taktsignal
anspricht, um wahlweise das Ausgangsslgnäl der ersten Torschaltung zu speichern.
6. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den dritten Frequenzvervlelfacher
und der Einrichtung (30), die das Phasenfehlersignal als Steuersignal dem Oszillator
(31) zuführt, eine zweite Torschaltung geschaltet 1st, die auf eines der Ausgangssignale des Phasendlffe- so
renzdetektors anspricht, um entweder das Ausgangssignal
des dritten Frequenzvervlelfachers oder ein periodisches Signal durchzulassen.
7. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß zwischen der ersten Torschaltung und
der Einrichtung (30), die das Phasenfehlerslgnal als
Steuersignal dem Oszillator (31) zuführt, eine zweite Torschaltung geschaltet Ist, die ai;f eines der
Aiisgangsslgnale des Phasendlfferenzdetektors anspricht,
um entweder das Ausgangssignal der ersten Torschaltung oder ein periodisches Signal durchzulassen.
Die Erfindung betrifft einen Phasensynchronlsatlonsschaltkrels
zum Reproduzieren einer Bezugsträgerwelle aus mehrstufig und mehrphasig modulierten Trägerwellen.
Die Übertragung von durch Digitalsignale modulierten
Tragerwellen mit Hilfe der Modulation durch Mehrphasen-Phasenumtastung (Phasenumtastung = PSK)
wird In der Praxis durchgeführt. Im Hinblick auf eine
bessere Ausnutzung des Frequenzbandes wird der Einsatz von Übertragungssystemen mit durch Überlagerung
von mehrstufig- und mehrphasig-modulierten Signalen untersucht, wobei sowohl die Phase als auch
die Amplitude des Trägers durch digitale Signale gleichzeitig moduliert werden. Als derartiges Übertragungssystem
ist beispielsweise die sogenannte 16-Quadraturamplltudenmodulatlon
(16-QAM) bekannt.
Dieses 16-QAM-System hat zwar eine große Daten-" Übertragungskapazität, führt jedoch zu Schwierigkelten
bei der Schaltungsauslegung. Die Verwendung dieses Systems In einem Schaltkreis zur Wiedergewinnung der
Trägerwelle führt jedoch Insbesondere zu weiteren Schwierigkelten gegenüber dem üblichen Einsatz bei
Mehrphasen-PSK-Trägerwellen. Während die Ausgangssignalvektoren einer Mehrphasen-PSK-Trägerwelle gleiche
Amplituden und gleiche Phasenunterschiede aufweisen, sind diese bei der 16-QAM-Welle unterschiedlich.
Phasensynchronisationsschaltkreise für Mehrphasen-PSK-Trägerwellen
sind in den DE-OS 26 54 276 und 19 50 541 beschrieben. Bei diesen Schaltkreisen wird
eine modulierte Mehrphasenträgerwelle frequenzvervielfacht, so daß man ein Phasenfehlerslgnal erhält, das die
Phasendifferenz zwischen der einlaufenden, modulierten Mehrphasenträgerwelle und dem Ausgang eines
spannungsgesteuerten Oszillators wiedergibt. Wenn daher diese Synchronisationsschaltkreise beim 16-QAM-System
eingesetzt würden, würde das Phasenfehlerslgnal die Phasen- und Amplitudenvariationen enthalten,
die durch die eingehende 16-QAM-Trägerwelle
verursacht werden. Somit können diese Synchronisatlonsschaltkrelse
nicht einfach auf Schaltkreise zum Erzeugen von 16-QAM-Trägerwellen übertragen werden.
Aus der DE-OS 27 12 381 ist ein Schaltkreis zum Erzeugen von 16-QUAM-Trägerwellen in Form eines
Phasensynchronisationsschaltkreises bekannt.
Dieser Phasensynchronisationsschaltkreis weist folgende Bestandteile auf: Einen Phasendetektor zur
Bestimmung der Phasenlage jedes modulierten Signals mittels demodulierter Signale, Steuereinrichtungen zum
Ansteuern eines Phasenmodulators, eines Amplitudenmodulators oder eines Analogschalters und mit dem
Ausgangssignal des Phasendetektors als Steuersignal, um dadurch vier modulierte Signalvektoren, von denen
jeweils einer In den vier Quadranten des Vektordiagramms
vorhanden Ist und die die Phasen und die Amplituden der modulierten Trägerwelle darstellen, in
einen Signalvektor umzuwandeln (zu entarten), um dementsprechend eine 16-QAM-modullerte Trägerwelle
In eine 4-PSK-modullerte Trägerwelle umzuwandeln,
sowie eine 4-PSK-Phasensynchronlsatlonselnrlchtung.
Eine derartige Phasensynchronlsatlonsschaitung ist
vorteilhaft zum Aufbau eines Wiedergewinnungsschaltkreises für die 16-QAM-Trägerwelle; dies gilt Insbesondere
für einen Baslsband-Phasensynchronlsatlonsschaltkreis.
der leicht gehandhabt werden kann. Diese Einrichtungen haben jedoch die folgenden Nachteile:
1. Wenn der Schaltkreis einen Analogschalter unbedingt erfordert, 1st es schwierig, einen solchen
Analogschalter vorzusehen, der keinerlei Gleich-
spannungsdrlft aufweist, zufriedenstellende Elngangs-Ausgangscharakterlstlka
hat und darüber hinaus schnell 1st.
2. Obwohl das Steuersignal für den Analogschalter mit dem Eingangssignal In der Blt-Zeltfolge kolnzldieren
sollte, Ist es gegenüber dem Eingangssignal um eine halbe Blt-Wlederholperlode verzögert, da
das Steuersignal von einem Datensignal abgeleitet wird, das zuvor einer Diskriminierung oder Demodulation
unterworfen worden Ist. iu
Daher Ist eine Analogverzögerungslettung erforderlich,
um das Eingangssignal um ein halbes Blt-Wiederhollntervall
zu verzögern; eine gut arbeitende Analog-Verzögerungsleltung Ist gegenwartig nicht verfügbar, so is
daß eine ungeeignete Verzögerungsleitung zu einer Verschlechterung der Signalverarbeitung führt.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, einen Basisband-Phasensynchronlsatlonsschaltkrels
für Übertragungssysteme für durch mehrstuflge, mehrphasige Überlagerung modulierte Signale zu
schaffen, der weder einen Analogschalter noch eine Analogverzögerungsleitung erfordert.
Diese Aufgabe wird Insbesondere durch die Merkmale der Patentansprüche gelöst. Der erfindungsgemäße
Phasensynchronisationsschaltkreis ermöglicht geringe Abmessungen ohne die Signalverarbeitung zu verschlechtern.
Der erfindungsgemäße Schaltkreis weist ferner einen großen Verriegelungsbereich auf.
Die Erfindung wird nachstehend mit Bezug auf die
Zeichnung näher erläutert. Es zeigt
Fig. 1 ein Blockdiagramm eines erfindungsgemäßen
Phasensynchronisationsschaltkreises für eine 16-QAM-modul
leite Welle,
Fig. 2 ein Slgnal-Lagedlagramm eines 16-QAM-Systems,
Flg. 3 ein Vektordiagramm der 16-QAM-Welle zur
Erläuterung der Arbeltswelse des Schaltkreises gemäß
Flg. 1,
Flg.4 ein Blockdiagramm einer weiteren Ausführangsform
des srflndungsgemäßen Phasensynchronisationsschaltkreises
für eine 16-QAM-modullerte Welle,
Flg. 5 ein Blockdiagramm einer weiteren Ausführungsform
eines Phasensynchronisationsschaltkreises für eine 36-QAM-modulierte Welle,
Fig. 6 und 7 ein Vektor- bzw. ein Signallagedlagramm
der 36-QAM-Welle zur Erläuterung des Schaltkreises gemäß Flg. 5,
Flg. 8 ein Blockdiagramm eines Analog-Dlgltal-Wandlers
für den Schaltkreis gemäß Fl g. 5,
Fig. 9 ein Blockdlagramm des LoglkteÜs des Schaltkreises
gemäß Fig. 8,
Flg. 10 eine gegenüber Fig. 5 modifizierte Ausführungsform eines Phasensynchronisationsschaltkreises
für eine 36-QAM-modulierte Welle und
Flg. 11 eine schematiche Darstellung der Torschaltung
des Schaltkreises gemäß Fig. 10.
Wenn gemäß Fig. 1 eine Vierphasen-PSK-modullerte
Trägerwelle einem 4phaslgen Phasendetektor 1 zugeführt wird, so wird die modulierte Trägerwelle durch ω
den Phasendetektor 1 orthogonal abgetastet, wobei der Ausgang eines spannungsgesteuerten Oscillators (VCO)
31 als Bezugsträgerquelle verwendet wird; abgegeben werden phasengleiche Quadratursignale P und Q. Diese
Ausgangssignale P und Q werden durch einen Addierschaltkreis 3 zu einem Summensignal und durch einen
Subtraktionsschaltkreis 6 zu einem Differenzsignal vereinigt. Das Summen- und das Differenzsignal
werden nach entsprechender Signalformung zu Digitalsignalen synchron zu einem Taktsignal, die In Dlskrlmlnator-Signalformer-Schaltkrelsen
13 und 14 erfolgt, einer Excluslv-ODER-Operatlon mit Hilfe eines Excluslv-ODER-Schaltkrelses
(EX-ODER) 19 unterworfen. Die Abtast-Ausgangssignale P und Q werden ebenfalls
mit Hilfe eines Analog-Dlgltal-Wandlers mit Logikschaltkreis
2 In Demodulatlonsslgnale Sn und S12
umgewandelt, der beispielsweise entsprechend dem Schaltkreis In Flg. 7 der DE-OS 27 12 381 ausgebildet
sein kann. Diese Signale Sn und S12 werden einer Excluslv-ODER-Operatlon
mit Hilfe eines EX-ODER-Schaltkrelses 28 unterworfen. Die Ausgänge der EX-ODER-Schaltkrelse
19 und 28 werden wiederum einer Excluslv-ODER-Operatlon In einem EX-ODER-Schaltkrels
29 unterworfen, dessen Ausgangssignal über einen Tiefpaßfilter 30 einem spannungsgesteuerten Oscillator
(VCO) 31 als Steuersignal zugeführt wird.
Der Schaltkreis mit dem Detektor 1, dem Addlerschaltkrels
3, dem Subtrahlerschaltkrels 6, den Diskrlmlnator-Slgnalformer-Schaltkrelsen 13 und 14,
den Dlskrlmlnator-Slgnalformer-Schaltkrelsen In dem Analog-Digital-Wandler mit Logikschaltkreis 2, die EX-ODER-Schaltkrelse
19, 28 und 29, das Tiefpaßfilter 30 sowie der spannungsgesteuerte Oscillator 31 bilden
einen vierphaslgen Phasensynchronlsatlonsschaltkrels. Für weitere Einzelheiten eines derartigen Phasensynchronlsatlonsschaltkrelses
wird auf die JP 9 704/78 B 4 verwiesen. Ein derartig aufgebauter Phasensynchronlsatlonsschaltkrels
arbeitet normalerweise so lange, wie Ihm eine vlerphaslge PSK-modullerte Welle als
Eingangssignal zugeführt wird.
Wenn jedoch eine 16-QAM-Trägerwelle gemäß
Flg. 2 als Eingangssignal zugeführt wird, während modulierte Trägerwellen A und B als Phasenfehler! gnale
behandelt werden, so werden die modulierten Trägerwellen C und Z), deren Phasen sich von denen
der Trägerwellen A und B um ± tan"1 (V2) unterscheiden,
als Störsignal behandelt. Damit die modulierten Trägerwellen C und D ebenfalls als Phasenfehlerslgnale
genutzt werden können, werden daher Signale S3 bis Ss
mit Vektoren gemäß FI g. 3 erzeugt, wobei S, bis S6
den Trägerwellen A bis D In Flg. 2 entsprechen. Die
Signale S3 bis S6 erhält man durch Verändern des
Amplitudenverhältnisses der orthogonalen Signale P und Q und durch Addition oder Subtraktion. Hierzu
werden die Abschwächer 9 bis 12, die Addlerschaltkrelse 4 und 5 sowie die Subtrahierschaltkreise 7 und 8
verwendet.
Der Schaltkreis 2 gibt als Ausgangssignale erste Demodulatlonssignale S1, und Si,, zweite Demodulationsslgnale
S2i und S22 sowie Entscheidungssignale Gi,
G2, G< und G5 ab. Diese Entscheidungssignale dienen
zur Unterscheidung der Signale D, C, B bzw. A. Die von dem Schaltkreis 2 abgegebenen Signale wurden in
Diskrimlnator-Slgnalformer-Schaltkrelse synchron zu dem Taktsignal digitalisiert.
Wenn am Eingang eines der Signale A oder B in Fig.2 anliegt, so wird das Ausgangssignal des EX-ODER-Schaltkreises
19 mit Hilfe des Ausgangssignals des ODER-Schaltkrelses 27, dem die Entscheidungssignale
G5 und G* zugeführt werden, und einem UND-Schaltkrels
23 herausgeführt. Wenn ein Signal C anliegt, so wird der Ausgang des EX-ODER-Schaltkrelses
20 mit Hilfe eines UND-Schaltkrelses 24 und des
Entscheidungssignals Gi herausgeführt. In ähnlicher Weise wird bei Anliegen des Signals D das Ausgangssignal
des EX-ODER-Schaltkrelses 21 mit Hilfe eines
10
15
20
UND-Schaltkrelses 25 und dem Entscheidungssignal G2
herausgeführt. Die so erhaltenen Signale werden In einem ODER-Schaltkrels 26 einer ODER-Operatlon
unterworfen, so daß man am Ausgang frequenzverdoppelte Signale erhält, wobei die Eingangssignale C und D
ebenfalls als Phasenfehlerslgnale verarbeitet werden. Der Ausgang des ODER-Schaltkreises 26 wird durch
den EX-ODER-Schaltkrels 29 frequenzverdoppelt, dessen Ausgangssignal über einen Tiefpaßfilter 30 einen
spannungsgesteuerten Oscillator 31 ansteuert, der dem vlerphaslgen Phasendetektor 1 eine Bezugsträgerwelle
zuführt. Mit dem vorstehenden Aufbau kann der Schaltkreis gemäß Flg. 1 als Phasensynchronlsattonsschaltkrels
arbeiten, der die Bezugsträgerwelle mit geringer Phasenunruhe reproduziert.
Ein wesentliches Merkmal des vorstehend beschriebenen
Schaltkreises besteht darin, daß der Analogschalter beim Stand der Technik durch eine digitale Torschaltung
22 ersetzt werden kann, da die Signale mit den Vektoren S, bis S6 mit Hilfe der Dlskrlmlnator-Slgnalformer-Schaltkrelse
13 bis 18 einmal demodullert und in digitale Signale umgewandelt werden. Ferner Ist die
Zeitlage der Steuersignale G,, G2, G4 und G5 und die
der Eingangssignale (die Ausgangssignale der EX-ODER-Schaltkrelse
19 bis 21) In der Torschaltung 22 annähernd kolnzldent, da sowohl die Eingangs- als auch
die Steuersignale mit dem gleichen Taktsignal abgetastet worden sind. Daher Ist im Gegensatz zum Stand
der Technik keine Analogvercögerungsleltung erforderlich.
In Fig. 1 bilden die Abschwächer 9 bis 12, die
Addierschaltkreise 3 bis 5, die Subtraktionsschaltkreise 6 bis 8, die Dlskrlmlnator-Signalformerschaltkreise 13
bis 18, die EX-ODER-Schaltkrelse 19 bis 21, 28 und 29,
der ODER-Schaltkrels 27 und der Torschaltkrels 22 einen Schaltkreis (eine Einrichtung) zum Erzeugen
eines Phasenfehlerslgnals.
Fl g. 4 zeigt eine weitere Ausführungsform der vorliegenden
Erfindung bei einem 16-QAM-System, und
zwar mit einer Torschaltung 32, UND-Schaltkrelsen 33
bis 38, ODER-Schaltkrelsen 39 und 40 sowie einem
EX-ODER-Schaltkrels 41. Die Ausführungsform gemäß Flg. 4 unterscheidet sich von der gemäß Flg. 1 durch
die Anordnung der Torschaltung. Während bei F1 g. 1 die von den Diskrimlnator-Slgnalformer-Schaltkrelsen
13 bis 18 abgegebenen Digitalsignale nach der Frequenzverdoppelung
durch die EX-ODER-Schaltkreise 19 bis 21 der Torschaltung 22 zugeführt werden, werden
bei Flg. 4 die entsprechenden Digitalsignale vor der Frequenzverdoppelung durch den EX-ODER-Schaltkreis
41 durch die Torschaltung 32 ausgewählt. Diese Schaltungen arbeiten im wesentlichen in der gleichen
Weise und haben etwa die gleichen Abmessungen, unterscheiden sich jedoch In der Art der Benutzung der
UND- und der ODER-Schaltkrelse.
In Fig.4 bilden die Abschwächer 9 bis 12, die
Addierschaltkreise 3 bis 5, die Subtraktionsschaltkreise 6 bis 8, die Dlskrlminator-Slgnalformer-Schaltkrelse 13
bis 18, die EX-ODER-Schaltkrelse 19 bis 21, 28, 29 und 41, der ODER-Schaltkrels 27 und der Torschaltkrels 22 «>
einen Schaltkreis (eine Einrichtung) zum Erzeugen eines Phasenfehlerslgnals.
Fig. 5 zeigt eine erfindungsgemäße Ausfflhrungsform
bei einem 36-QAM-System. Ein Eingangssignal wird
durch einen vierphaslgen Phasendetektor 1 erfaßt und in Signale P und Q umgewandelt, die zueinander orthogonal
sind. Die Signale P und Q werden mit einem bestimmten Amplitudenverhältnis durch Abschwächer
30
35
40 56 bis 67 und Addierschaltkreisen 42 bis 48 oder
Subtrahlerschaltkrelsen 49 bis 55 addiert oder subtrahiert,
und man erhält die Signale S7 bis S20 gegenüber P
und Q.
Danach werden die Signale S7 bis S20 demoduliert
und zu zweistufigen Digitalsignalen umgeformt, die nach Frequenzverdoppelung durch EX-ODER-Schaltkrelse
83 bis 89 mit den Paarungen S7' und S8', S9' und
Sio', Sn' und Sn', Su' und S14', SH' und Si6', Sn' und
Sii' sowie S19' und S2o' einer Torschaltung 90 zugeführt
werden. In der Torschaltung 90 werden die Ausgangssignale der verschiedenen EX-ODER-Schaltkrelse 83 bis
89 durch zugehörige Steuersignale ΑΊ, X5, Xt, Xi, Xi, X}
bzw. Xt ausgewählt und In einem ODER-Schaltkrels 98
zusammengeführt, der den Ausgang der Torschaltung
90 bildet. Die Steuersignale -Vi bis X-, dienen zur
Bestimmung der Lagen der modulierten Signale, und die Beziehungen zwischen den Steuersignalen und den
modulierten Signalen sind in Flg. 7 dargestellt. Die
Signale X\ bis X1 werden durch einen Analog-Digital-Wandler
mit Logikschaltkreis 68 erzeugt.
In Flg. 5 bilden die Abschwächer 56 bis 67, die
Addierschaltkreise 42 bis 48, die Subtraktionsschaltkreise 49 bis 55, Die Dlskrlmlnator-Slgnalformer-Schaltkrelse
69 bis 82, die EX-ODER-Schaltkrelse 83 bis 89,
28 und 29 sowie der Torschaltkrels 90 einen Schaltkreis (eine Einrichtung) zum Erzeugen des Phasenfehlerslgnals.
FI g. 8 zeigt eine Ausführungsform des Analog-Dlgital-Wandlers
mit Logikschaltkreis (Analog-Dlgital-Wandlertell 99 und 100 sowie Logikschaltkreis 101).
Die Analog-Digital-Wandler 99 und 100 sind binär aufgebaut, und die Beziehungen zwischen den modulierten
Signalen und den demodulierten Signalen Sn bis
S23 sind in Flg. 7 dargestellt. Während der Schaltungsaufbau der Analog-Digital-Wandler 99 und 100 durch
Vergrößerung des In FI g. 7 der vorerwähnten DE-OS 2712381 dargestellten Schaltkreises erhalten werden
kann, 1st es auch möglich, den In der JP 118 354/78 A2 beschriebenen Schaltkreis für diesen Zweck einzusetzen.
Der Logikschaltkreis mit seinen Ausgangssignalen Xi bis Xi Ist entsprechend der In Tabelle I dargestellten
Wahrheitstabelle aufgebaut.
50
55
| Tabelle | I | 0 | Sl2 | 0 | Sl2 | Sn | S2, | S22 | S23 |
| Signale | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | |
| entprechend A: | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | |
| Quadrant Si ι | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | |
| 1 | 0 | 1 | 1 | 0 | 1 | 0 | |||
| 2 | entsprechend B: | ||||||||
| 3 | Quadrant Sn | S13 | S21 | S22 | S23 | ||||
| 4 | 1 | 1 | 0 | 0 | 1 | ||||
| Signale | 2 | 1 | 1 | 1 | 0 | ||||
| 3 | 0 | 1 | 1 | 0 | |||||
| 4 | 0 | 0 | 0 | 1 | |||||
Signale entsprechend C:
•S21 S22
Signale entsprechend /:
Quadrant S\\
S\2 S\} 521 522
523
Signale entsprechend D:
| 0 | 1 | 1 | 0 | 1 | 1 | J 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 2 |
| 1 | 0 | 0 | 1 | 0 | 0 | 3 |
| 1 | 0 | 0 | 0 | 1 | 1 | 4 |
Quadrant Su S12
S2) S22
Signale entsprechend E:
Signale entsprechend F:
52i S22
Signale entprechend G:
Signale entsprechend H:
S23
| 1 | 0 | υ | i | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 1 | 1 | 0 |
| 3 | 1 | 1 | 0 | 1 | 0 | 1 |
| 4 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| 2 | 0 | 1 | 1 | 1 | 1 | 0 |
| 3 | 1 | 1 | 0 | 1 | 0 | 0 |
| 4 | 1 | 0 | 0 | 0 | 0 | 1 |
523
| 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| 2 | 0 | 1 | 1 | 1 | 0 | 1 |
| 3 | 1 | 0 | 1 | 1 | 0 | 0 |
| 4 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 0 | 1 |
| 3 | 1 | 0 | 1 | 1 | 1 | 0 |
| 4 | 1 | 1 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 1 | 0 | 0 |
| 3 | 1 | 0 | 0 | 1 | 1 | 0 |
| 4 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 |
10 Flg. 9 zeigt ein Beispiel des Logikschaltkreises 101
: mit EX-ODER-Schaltkrelsen 102 bis 113. UND-Schaltkrelsen
114 bis 122 sowie einen ODER-Schaltkrels 123.
Der Logikkreis gemäß Flg. 9 Ist entsprechend der In
Tabelle I dargestellten WahrheltstabeUe aufgebaut.
Bei der vorstehenden Operation können die
Ausgangssignale der Torschaltung 90 gemäß Flg. 5 als Phasenfehlerslgnale angesehen werden, die durch
Umwandeln der 36-QAM-Slgnale äquivalent zu 4-PSK-Slgnalen
und Frequenzverdopplung erhalten worden sind. Dieses Ausgangssignal wird welter durch einen
EX-ODER-Schaltkrels 29 frequenzverdoppelt, so daß man Insgesamt eine Frequenzvervlerfachung erhält;
dadurch kann man das Phasenfehlerslgnal des 36-QAM-Slgnals erzeugen. Das Phasenfehlerslgnal wird dann
über einen Tiefpaßfilter 30 einem spannungsgesteuerten Oscillator 31 als Steuersignal zugeführt, dessen
Ausgangssignal dem Phasendetektor 1 zugeführt wird. Bei dieser Anordnung arbeitet der Schallkreis gemäß
Flg. 5 normalerweise als Phasensynchror.lsatlonsschaltkrels.
Flg. 10 zeigt eine Modifikation des In Flg. 5 dargestellten
Phasensynchronisationsschaltkreises für 36-QAM-modullerte
Wellen. Da er mit Ausnahme des t Phasenschlebeschaltkrelses In der Eingangsstufe die
Signale Immer digital welter verarbeitet, hat der Phasensynchronlsationsschaltkrels gemäß Flg. 5 den
Vorteil, daß eine Verschlechterung der Slgnalverarbeltung aufgrund eines fehlerhaften Schaltungsaufbaues
selbst dann vermieden wird, wenn die Anzahl der Überlagerungen
und damit auch die Abmessungen des Schaltkreises zunehmen. Ein Nachteil besteht jedoch
darin, daß eine Zunahme der Anzahl der Überlagerungen aufgrund der zufriedenstellenden Verarbeitung der
Eingangssignale zu einer abrupten Ausdehnung der Schaltkreisabmessungen einladen würde. Der Schaltkreis
gemäß Flg. 10 beugt diesem Nachteil vor und erzielt bei kleineren Schaltungsabmessungen eine mit
dem Phasensynchronisationsschaltkreis gemäß Flg. 5 vergleichbare Verarbeitungsgenauigkeit.
Die Phase eines Eingangssignal wird in dem Phasendetektor
1 unter Verwendung des Ausgangssignals eines spannungsgesteuerten Oscillators 31 ermittelt und in
Signale P und Q umgewandelt, die zueinander orthogo- : nal sind. Die Signale P und Q werden mit einem
bestimmten Amplitudenverhältnis mit Hilfe von Abschwächern 9 bis 12 und Addierschaltkreisen 3 bis 5
oder Subtrahierschaltkreisen 6 bis 8 addiert oder subtra-
- 60 hlert, so daß man Signale S, bis St erhält. Die Phasenbeziehungen
der Signale S, bis S4 entsprechen einem Signal A. B, C, F und / In Fig. 7; d. h. die Signale S,
und S2, Si und S4 sowie S5 und S6 sind Paare zueinander
orthogonaler Signale. Dementsprechend verarbeitet der Phasensynchronisationsschaltkreis gemäß Flg.
nicht alle 36 Signalpunkte gemäß Flg. 7 als Phasenfehlerslgnale, sondern verarbeitet wahlweise lediglich
einige von diesen (d. h.. A, B, C. F und /).
Die Signale Si bis S6 werden demodullert und
synchron mit einem Taktsignal zu zweistufigen Digitalsignalen mit Hilfe von Dlskrlmlnator-Slgnalformer-Schaltkrelsen
13 bis 28 geformt. Die orthogonalen Paare der diskriminierten oder demodulierten Signale Si bis S6
werden einer Torschaltung 22 nach Frequenzverdopplung durch EX-ODER-Schaltkrelse 19 bis 21 zugeführt.
In der Torschaltung 22 werden die Ausgangssignale der
EX-ODER-Schaltkrelse 23 bis 25 durch Steuersignale ΑΊ, Xt und X1 getort, und die erhaltenen Ausgangssignale
werden mit Hilfe eines ODER-Schaltkrelses 26 als
Ausgang der Torschaltung 22 zusammengeführt. Die Steuersignale ΛΊ, X* und X1 sind Signale, durch die Positionen
der modulierten Eingangssignale bestimmt werden, und Ihre Beziehungen untereinander sind entsprechend
Fig. 7. Diese Steuersignale werden durch einen Analog-Digital-Wandler
mit Logikkreis 2 erzeugt, der gegenüber dem Logikkreis gemäß der Flg. 8 und 9 so modifiziert 1st,
daß er Signale Xu Xt und X1 erzeugt.
Da das Ausgangssignal der Torschaltung 22 als Phasenfehlersignal angesehen werden kann, das durch
Umwandlung des 36-QAM-Slgnals äquivalent zum 4-PSK-Slgnal
und durch Frequenzverdoppelung erhalten wird, wird dieser Ausgang durch einen EX-ODER-Schaltkreis
29 weiter frequenzverdoppelt, und man erhält insgesamt eine Frequenzvervlerfachung und
damit das Phasenfehlersignal des 36-QAM-Slgnals. Das Ausgangssignal des EX-ODER-Schaltkrelses 29 wird
über einen Tiefpaßfilter 30 einem spannungsgesteuerten Oscillator 31 zugeführt, so daß man einen Phasensynchronisationsschaltkreis
erhält.
Da ein Phasensynchronisationsschaltkreis gemäß vorstehender
Beschreibung aufgebaut werden kann und darüber hinaus lediglich Signale an den Signalpunkten
A, B, C, F und / (Flg. 7) als Phasenfehlerslgnale verwendet werden, kann auf einen Schaltkreis zum
Verarbeiten der Signale E, D, G und H verzichtet werden. Wenn jedoch dieser Schaltungstell weggelassen
wird, können die Signale E, D, G und H nicht zur Phasenfehlerinformatlon beitragen und bilden lediglich
Störkomponenten, was zu erhöhten Trägerphasenschwankungen führt. Dieses Problem wird bei dem
Schaltkreis gemäß Fig. 10 In der nachstehenden Welse
gelöst:
Die Signale ΛΊ, X* und X1, entsprechend denen die
Signale A. B. C, F und / bestimmt werden, werden mit
Hilfe eines ODER-Schaltkreises 27 einer ODER-Operatlon
unterworfen. Das Ausgangssignal des ODER-Schaltkrelses 27 sowie ein Taktsignal werden In einem
UND-Schaltkrels 32 einer UND-Operation unterworfen. Am Ausgang des UND-Schaltkreises 32 tritt daher das
Taktsignal nur dann auf, wenn ein Signal als Phasenfehlersignal erforderlich 1st. Wenn daher das Ausgangssignal
des EX-ODER-Schaltkrelses 29 durch das Ausgangs-Signal des UND-Schaltkreises 32 In einem D-Flipflop
33 abgetastet wird, werden am Ausgang des Flipflops 33 lediglich als Phasenfehlerslgnale erforderliche
Signale abgegeben, d. h. unnötige Signale werden nicht abgegeben, und statt dessen werden vorangehende,
benötigte Signale aufrechterhalten und abgegeben. Da daher die Phasenfehlersignale nur richtig verarbeitete
Signale A, B, C, F und / enthalten, kann die Bezugsträgerwelle mit geringen Schwankungen reproduziert
werden. Obwohl bei dem In Fig. 10 dargestellten Schaltkreis lediglich die Signale A, B, C, F und / von
den 36-QAM-Slgnalen verarbeitet werden, Ist eine
Beschränkung auf diese Signale nicht notwendig, sondern es können die Signale in anderen Kombinationen
frei ausgewählt werden. Wenn jedoch die Anzahl der zu verarbeitenden Signale Im Vergleich zu der
gesamten Slfinalzahl zu gering Ist, wird die Kontrollinformation
zu gering, so daß sich Probleme elnschlleß-Hch einer Verringerung des Synchronisationsbereichs
ergeben; daher sollte vorzugsweise die Anzahl der Signale mehr als die Hälfte der Anzahl der Überlagerungen
betragen. Der In Flg. 10 dargestellte Schaltkreis kann nicht nur bei 36-QAM-Systemen direkt eingesetzt
ίο werden, sondern auch bei einer modulierten Welle mit
einer Slgnalvertellung ohne den Signalpunkt oder ohne die Signalpunkte der 36-QAM-Slgnale. Ferner kann der
erfindungsgemäße Schaltkreis In einfacher Weise zu einem Phasensynchronisationsschaltkreis für mehrstufige
und mehrphasige, modulierte Wellen über 36-QAM hinaus erweitert werden.
Der In Flg. 10 dargestellte Phasensynchronlsatlonsschaltkrels
weist Innerhalb seines Rückkopplungskrelses zwei Dlskrlmlnator-Slgnalformer-Schaltkreise auf, von
2" denen der eine aus den Dlskriminator-Signalformer-Schaltkrelsen
13 bis 18 und der andere aus dem D-Flip-Flop 33 besteht, die 1-Bit-Verzögerungen bewirken, da
jeder Dlskrlmlnator-Signalformer-Schaltkrels, der zur Abtastdemodulation am Medianwert des Augendlagramms
des Signals betrieben wird, '/2-Blt-Verzögerungen
bewirkt. Die Verzögerungsdauer der Schaltung bestimmt den synchronen Verriegelungsbereich; da eine
größere Verzögerung den Verriegelungsbereich verkleinern würde, soll die Verzögerung möglichst klein sein.
Wenn beim Schaltkreis gemäß F1 g. 10 das Eingangssignal
am Punkt E, D, G oder H In Flg. 7 ist, hält das
D-Fllpflop ebenfalls das von einem Signal bei der Stelle
A, B, C, F oder / erhaltene Phasenfehlersignal fest. Wenn daher Signale, die nicht zur Phasenfehierlnformation
beitragen, d. h. Signale entsprechend den Stellen £, D, G und H, nacheinander ankommen, wird das
Ausgangssignal des D-Flipflops an einem Wert festgehalten, der durch das Phasenfehlersignal bestimmt wird,
das durch das Signal erzeugt wird, das denjenigen entsprechend E, D, G und H vorangeht; dadurch wird
die Phasensynchronisationsschleife überlaufen.
Die durch die Verzögerungsdauer und das Überlaufen der Schleife auftretenden Probleme können gelöst
werden, indem mit Hilfe einer Torschaltung entweder das Produkt der digitalen Frequenzmultiplikation (das
Ausgangssignal Y des EX-ODER-Schaltkrelses 29) des Ausgangs des Phasendetektors oder ein periodisches
Signal (Taktsignal) ausgewählt werden. Die Auswahl erfolgt entsprechend einem Signal (dem Ausgang X1, X<
so oder Xi des ODER-Schaltkrelses 27) zur Bestimmung,
ob das Ausgangssignal des Phasendetektors ein für die Fhasensynchronisation notwendiges Signai ist, und
durch Ansteuern des spannungsgesteuerten Oscillators mit dem Ausgangssignal der Torschaltung. Ein Beispiel
einer hierfür geeigneten Torschaltung Ist In Flg. 11 dargestellt.
In Fig. 11 werden die Entscheidungssignale X1, XA
oder X1 vom ODER-Schaltkrels 27 einem ODER/NOR-Schaltkreis
126 zugeführt, dessen positiver Ausgang mit dem Ausgang Y des EX-ODER-Schaltkrelses 29 einem
UND-Schaltkreis 127 und dessen negativer Ausgang mit dem Taktsignal einem UND-Schaltkrels 128 zugeführt
wird. Die Ausgänge der UMD-Schaltkreise 127
und 128 sind mit einem ODER-Schaltkrels 129 verbunden, dessen Ausgangssignal als Steuersignal für den
spannungsgesteuerten Oscillator 31 dient. Wenn die Entscheidungssignale Xx, XA oder X1 den Logikwert »1«
haben, so wird das Signal Y, und wenn sie den Loelk-
wert »0« haben, dann wird das Taktsignal dem ODER-Schaltkreis 129 zugeführt.
Wenn das modulierte Eingangssignal eines der Signale entsprechend D, E, G und H In Flg. 7 1st, so 1st
des Ausgangssignal der Torschaltung gemäß Flg. 11 das Taktsignal. Daher werden die Signale entsprechend
D, E, G und H. die nicht zur Phasenfehlerlnformatlon
beitragen, sondern lediglich Störsignale bilden, eliminiert und durch das Taktsignal ersetzt. Da das Taktsignal durch den Tiefpaßfilter 30 In geeigneter Welse -0
eliminiert wird, bildet es keine Störkomponente, so daß die Bezugstragerwelle mit geringer Signalunruhe reproduziert werden kann. Selbst wenn Signale entsprechend
D, E, G oder H, die nicht zur Phasenfehlerlnformatlon
beitragen, hintereinander kommen, wird das Steuerstgral für den spannungsgesteuerten Oscillator 31 nicht
auf ein einziges Phasenfehlerslgnal festgelegt, und daher
kann ein Überlaufen der Schleife verhindert werden. Wenn ferner lediglich eine Stufe der Diskrlmlnator-Signalformer-Schaltkrelse 13 bis 18 In der Schleife
vorhanden 1st, kann deren Verzögerungszelt verringert werden.
Während in diesem Fall das Taktsignal dazu verwendet wird, die nicht zur Phasenfehlerlnformatlon beitragenden Signale (entsprechend E, D, G oder H) zu erset-
zen. Ist als Substltut jedes periodische Signal von 50%
Tastverhältnis geeignet, das durch das Tiefpaßfilter 30 ausreichend gedämpft wird. Die vorstehende Beschreibung bezieht sich auf ein 36-QAM-System, jedoch kann
die Torschaltung gemäß Flg. 11 auch bei anderen mehrstufigen, mehrphasigen Überlagerungs-Modulationssystemen verwendet werden.
Im Zusammenhang mit den Flg. 1, 4, 5 und 10
wurden die Kompensation lediglich der Phase beschrieben, jedoch nicht die der Amplitude, da der erflndungs-
gemäße Schaltkreis Im Gegensatz zu bekannten Vorrichtungen, die Analogwerte verarbeiten, Digitalwerte verarbeitet und daher in wesentlich geringerem
Maße eine Verschlechterung der Signale Im Zusammenhang mit Amplitudenveränderungen, wie bei bekannten
Schaltkreisen zu befürchten Ist. Im Rahmen der Erfindung 1st es jedoch bevorzugt, zur weiteren Verbesserung zu den vorstehend beschriebenen Schaltkreisen
eine Schaltung hinzuzufügen, um wie bei den vorbekannten Schaltungen Amplitudenänderungen zu
kompensieren, obwohl dies zu einer Vergrößerung der Gesamtschaltungsabmessungen führen würde.
In Flg. 10 bilden die Abschwächer 9 bis 12, die
Addlerschaltkrelse 3 bis 5, die Subtraktlonsschaltkrelse 6 bis 8, die Dlskrlmlnator-Slgnalformer-Schaltkreise 13
bis 18, die EX-ODER-Schaltkreise 19 bis 21, 28 und 29,
der ODER-Schaltkrels 27, der Torschaltkreis 22, der UND-Schaltkrels 32 und das D-Fllpfiop 33 einen
Schaltkreis (eine Einrichtung) zum Erzeugen eines Phasenfehlerslgnals.
In den Flg. 1, 4, 5 und 10, sind die Torschaltungen
22, 32 und 90 vor dem Frequenzvervlelfacher (EX-ODER-Schaltkrels 29) angeordnet; im Rahmen der
Erfindung können diese Torschaltungen jedoch auch dem Frequenzvervlelfacher nachgeschaltet sein. In
diesem Fall wären jedoch mehrere EX-ODER-Schaltkrelse zur Frequenzvervielfachung der Ausgangssignale
des EX-ODER-Schaltkrelses 28 und der der Dlskrlmlniitor-Slgnulformer-Schultkrelsc erforderlich, die zueinander orthogonal sind. M
Wie vorstehend ausgeführt, können erfindungsgemäß
die beim Stand der Technik erforderlichen Analogschalter durch digitale Torschaltungen ersetzt und die bisher
erforderlichen Analogverzögerungsleitungen weggelassen werden. Dadurch kann nicht nur der Schaltungsaufbau vereinfacht werden, sondern es kann auch einer
Verschlechterung der Betriebseigenschaften aufgrund der Ungenaulgkelt des Analogschaltkreises vorgebeugt
werden, so daß man einen Schaltkreis mit überlegenen
Betriebseigenschaften erhält. Erfindungsgemäß werden außer einem Phasenschieber keine weiteren Analogschaltkreise verwendet, so daß keine Verschlechterung
der Betriebseigenschaften aufgrund von Ungenaulgkelten bei den Schaltkreisen befürchtet werden muß, selbst
wenn die Anzahl der Überlagerungen zunimmt.
Wenn der erflDdungsgemäße Schaltkreis eine geeignete Auswahl der Phasen der Eingangssignale ermöglicht, so hat er gleich gute Eigenschaften bei einem
Phasensynchronisationsschaltkreis, der alle Phasen der Eingangssignale zutreffend verarbeitet, und daher
können die Abmessungen des Schaltkreises etwa halbiert werden. Wenn ferner ein periodisches Signal mit
einem Tastverhältnis von etwa 50% als Steuersignal für den spannungsgesteuerten Oscillator anstelle eines
Phasenfehlerslgnals zugeführt wird, wenn ein Signal mit einer Phase, die nicht zur Phasenfehlerlnformatlon
beltrSgt, anliegt, so erhält man einen Phasensynchronlsatlonsschaltkrei mit einem großen Verriegelungsbereich, wobei die Schleife des Schaltkreises nicht überlaufen wird.
Claims (3)
1. Phasensynchronlsattonsschaltkrels mit
a) einem spannungsgesteuerten Oszillator (31), dessen Oszillationsfrequenz durch ein Steuersignal veränderbar 1st,
b) einem Phasendetektor (1) zum Ermitteln der Phase einer Trägerwelle mit mehrstufiger, mehrphasiger Überlagerungsmodulatlon gegenüber
der Phase des Ausgangssignals des Oszillators (31),
c) einem Demodulator zum Erzeugen eines demodulierten Signals aus dem Ausgangssignal des
Phasendetektors (1),
d) einem auf das demodulierte Signal ansprechenden Phasendlfferenzdetektor zum Bestimmen
der Phasenlage der modulierten Trägerwelle gegenüber der Ausgangsphase des Oszillators
(31),
e) einer mit dem Phasendetektor (1) und dem Phasendlfferenzdetektor verbundenen Einrichtung zum Erzeugen eines Phasenfehlerslgnals,
das die Phasendifferenz zwischen der modullerten Trägerwelle und dem Ausgangssignal des
Oszillators (31) wiedergibt, und
einer Einrichtung (30), die das Phasenfehlerslgnal als Steuersignal dem Oszillator (31) zuführt,
dadurch gekennzeichnet, daß die Einrichtung zum Erzeugen des Phasenfehlerslgnals
folgende Bestandteile aufweist:
g) mehrere Phasenschieber zum Verändern der Phasenlage der Ausgangssignale des Phasende- 3S
tektors (1) um vorgegebene Werte,
h) mehrere Dlskrimlnatoren für die Ausgangssignale der Phasenschieber gegenüber einem
vorgegebenen Schwellenwert,
I) mehrere erste Frequenzvervlelfacher zur Fre- «
quenzvervlelfachung jedes Paars zueinander orthogonaler Ausgangssignale aus den Ausgangssignalen der Dlskrimlnatoren,
j) einen zweiten Frequenzvervlelfacher zur Frequenzvervielfachung jedes Paars von zueinander 4S
orthogonalen Ausgangssignalen des Demodulators,
k) eine erste Torschaltung (22), der die Ausgangssignale des Phasendlfferenzdetektors zuführbar
sind, um wahlweise eines der Ausgangssignale 5n
der ersten Frequenzvervielfacher durchzulassen, und
1) einen dritten Frequenzvervlelfacher (29) zum Frequenzvervlelfachen des aus dem Ausgangssignal der ersten Torschaltung (22) und dem des
zweiten Frequenzvervlel fachers (28) bestehenden Signalpaars.
2. Phasensynchronisatlonsschaltkrels mit
a) einem spannungsgesteuerten Oszillator (31), dessen Oszlllatlonsfrequenz durch ein Steuersignal veränderbar Ist,
b) einem Phasendetektor (1) zum Ermitteln der Phase einer Trägerwelle mit mehrstufiger, mehrphasiger Überlagerungsmodulatlon gegenüber
der Phase des Ausgangssignals des Oszillators (31).
60
c) einem Demodulator zum Erzeugen eines demodulierten Signals aus dem Ausgangssignal des
Phasendetektors (1),
d) einem auf das demoduUerte Signal ansprechenden Phasendlfferenzdetektor zum Bestimmen
der Phasenlage der modulierten Trägerwelle gegenüber der Ausgangsphase des Oszillators
(31),
e) einer mit dem Phasendetektor (1) und dem Phasendlfferenzdetektor verbundenen Einrichtung zum Erzeugen eines Phasenfehlerslgnals,
das die Phasendifferenz zwischen der modulierten Trägerwelle und dem Ausgangssignal des
Oszillators (31) wiedergibt, und
einer Einrichtung (30), die das Phasenfehlersignal als Steuersignal dem Oszillator (31) zuführt, dadurch gekennzeichnet, daß die Einrichtung zum Erzeugen des PhasenfeTilerslgnals folgende Bestandteile aufweist:
g) mehrere Phasenschieber zum Verändern der Phasenlage der Ausgangssignale des Phasendetektors (1) um vorgegebene Werte,
h) mehrere Dlskrimlnatoren (13 bis 18) für die
Ausgangssignale der Phasenschieber gegenüber einem vorgegebenen Schwellenwert,
1) eine erste vom Ausgangssignal des Phasendlfferenz.ietektors angesteuerte Torschaltung (32)
zum wahlweisen Durchlassen eines Paars von zueinander orthogonalen Ausgangssignalen der
Dlskrlmlnatoren (13 bis 18),
j) einen ersten Frequenzvervlelfacher (41) zum Frequenzvervlelfacher des durch die erste
Torschaltung (32) wahlweise geführten Paars von zueinander orthogonalen Ausgangssignalen,
k) einen zweiten Frequenzvervlelfacher (28) zum Frequenzvervlelfachen eines Paars von zueinander orthogonalen Ausgangssignalen des Demodulators (2) und
1) einen dritten Frequenzvervlelfacher (29) zum Frequenzvervlelfachen der Ausgangssignale des
ersten und des zweiten Frequenzvervlelfachers (41) bzw. (28).
3. Phasensynchronisationsschaltkreis mit
a) einem spannungsgesteuerten Oszillator (31), dessen Oszlllatlonsfrequenz durch ein Steuersignal veränderbar Ist,
b) einem Phasendetektor (I) zum Ermitteln der Phase einer Trägerwelle mit mehrstufiger, mehrphasiger Überlagerungsmodulatlon gegenüber
der Phase des Ausgangssignals des Oszillators (31),
c) einem Demodulator zum Erzeugen eines demodulierten Signals aus dem Ausgangssignal des
Phasendetektors (1),
d) einem auf das demodulierte Signal ansprechenden Phasendlfferenzdetektor zum Bestimmen
der Phasenlage der modulierten Trägerwelle gegenüber der Ausgangsphase des Oszillators
(31),
e) einer mit dem Phasendetektor (I) und dem
Phasendlfferenzdetektor verbundenen Einrichtung zum Erzeugen eines Phasenfehlerslgnals,
das die Phasendifferenz zwischen der modulierten Trägerwelle und dem Ausgangssignal des
Oszillators (31) wiedergibt, und
Π einer Einrichtung (30), die das Phasenfehler!-
gnal als Steuersignal dem Oszillator (31) zuführt, dadurch gekennzeichnet, daß die Einrichtung
zum Erzeugen des Phasenfehlersignals folgende Bestandteile aufweist:
g) mehrere Phasenschieber zum Verandern der
Phasenlage der Ausgangssignale des Phasendetektors (1) um vorgegebene Werte,
h) mehrere Dlskrimlnatoren für die Ausgangssignale der Phasenschieber gegenüber einem
vorgegebenen Schwellenwert,
1) mehrere erste Frequenzvervielfacher zur Frequenzvervielfachung jedes Paars zueinander orthogonaler
Ausgangssignale aus den Ausgangssignalen der Dlskrimlnatoren,
j) einen zv/elten Frequenzvervielfacher zur Fre- '5
quenzvervlelfachung jedes Paars von zueinander orthogonalen Ausgangssignalen des Demodulators,
k) mehrere dritte Frequenzvervlc'facher zum Frequenzvervielfachen der Ausgangssignale der
ersten Frequenzvervielfacher und des Ausgangssignals des zweiten Frequenzvervlelfachers und
1) eine auf das Ausgangssignal des Phasendlfferenzdetektors ansprechende erste Torschaltung
(90) zum wahlweisen Durchlassen eines Ausgangsslgnals der dritten Frequenzvervielfacher.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10194079A JPS5625859A (en) | 1979-08-10 | 1979-08-10 | Phase synchronizing circuit |
| JP1568480A JPS56112164A (en) | 1980-02-12 | 1980-02-12 | Phase synchronizing device |
| JP1873380A JPS56115061A (en) | 1980-02-18 | 1980-02-18 | Phase synchronous circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3030145A1 DE3030145A1 (de) | 1981-02-26 |
| DE3030145C2 true DE3030145C2 (de) | 1985-01-31 |
Family
ID=27281110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3030145A Expired DE3030145C2 (de) | 1979-08-10 | 1980-08-08 | Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4334312A (de) |
| CA (1) | CA1145401A (de) |
| DE (1) | DE3030145C2 (de) |
| FR (1) | FR2466145A1 (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3066889D1 (en) * | 1980-12-23 | 1984-04-12 | Ibm | Method of transmitting binary data sequences and arrangement for enabling the rapid determination of the end of a transmitted binary data sequence |
| FR2502872B1 (fr) * | 1981-03-27 | 1988-06-17 | Laures Antoine | Organe de recuperation de porteuse pour signal a modulations mdp2 ou mdp4 |
| JPS58194450A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 復調装置 |
| US4540948A (en) * | 1982-09-14 | 1985-09-10 | Nec Corporation | 8-Phase phase-shift keying demodulator |
| FR2542536B1 (fr) * | 1983-03-07 | 1985-07-12 | Trt Telecom Radio Electr | Dispositif de recuperation de la porteuse d'un signal d'entree module par sauts d'amplitude et par sauts de phase |
| US4583236A (en) * | 1983-11-04 | 1986-04-15 | Racal Data Communications Inc. | Modified absolute phase detector |
| US4601044A (en) * | 1983-11-04 | 1986-07-15 | Racal Data Communications Inc. | Carrier-phase adjustment using absolute phase detector |
| US4577157A (en) * | 1983-12-12 | 1986-03-18 | International Telephone And Telegraph Corporation | Zero IF receiver AM/FM/PM demodulator using sampling techniques |
| FR2581277A1 (fr) * | 1985-04-30 | 1986-10-31 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| SE502813C2 (sv) * | 1994-05-04 | 1996-01-22 | Ericsson Telefon Ab L M | Metod och anordning vid analog-digitalomvandlare |
| US6567475B1 (en) * | 1998-12-29 | 2003-05-20 | Ericsson Inc. | Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols |
| JP3438138B2 (ja) * | 2001-06-20 | 2003-08-18 | 富士通株式会社 | 伝送路特性の周期的変動に対する等化処理方法及び装置 |
| WO2019064368A1 (ja) * | 2017-09-27 | 2019-04-04 | マークデバイシス株式会社 | 位相分析回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737578A (en) * | 1968-06-29 | 1973-06-05 | Nippon Electric Co | Phase synchronizing circuit |
| DE1950541C3 (de) * | 1968-10-07 | 1974-12-12 | Fujitsu Ltd | Schaltungsanordnung zur Traegerrueckgewinnung bei achtstufiger Phasenmodulation |
| US3924197A (en) * | 1972-12-27 | 1975-12-02 | Mitsubishi Electric Corp | Circuit for reproducing reference carrier wave |
| JPS5716546B2 (de) * | 1973-07-12 | 1982-04-06 | ||
| US4039961A (en) * | 1974-09-12 | 1977-08-02 | Nippon Telegraph And Telephone Public Corporation | Demodulator for combined digital amplitude and phase keyed modulation signals |
| JPS5820181B2 (ja) * | 1974-09-25 | 1983-04-21 | 日本電気株式会社 | タソウイソウドウキフクチヨウソウチ |
| DE2547675B2 (de) * | 1975-10-24 | 1978-06-01 | Daimler-Benz Ag, 7000 Stuttgart | Verfahren zur Naßreinigung von verunreinigter Abluft |
| US4109102A (en) * | 1975-12-02 | 1978-08-22 | Nippon Electric Company, Ltd. | Phase synchronizing circuit |
| JPS5918900B2 (ja) * | 1976-03-22 | 1984-05-01 | 日本電気株式会社 | 復調装置 |
| JPS58698B2 (ja) * | 1976-03-22 | 1983-01-07 | 日本電気株式会社 | 位相同期回路 |
| JPS5914939B2 (ja) * | 1976-09-30 | 1984-04-06 | 日本電気株式会社 | 搬送波再生装置 |
-
1980
- 1980-08-07 US US06/175,988 patent/US4334312A/en not_active Expired - Lifetime
- 1980-08-08 DE DE3030145A patent/DE3030145C2/de not_active Expired
- 1980-08-11 FR FR8017669A patent/FR2466145A1/fr active Granted
- 1980-08-11 CA CA000357961A patent/CA1145401A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1145401A (en) | 1983-04-26 |
| FR2466145A1 (fr) | 1981-03-27 |
| US4334312A (en) | 1982-06-08 |
| FR2466145B1 (de) | 1983-08-12 |
| DE3030145A1 (de) | 1981-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2646255A1 (de) | Digitales detektorsystem fuer differentielle phasenshift-umtastsignale | |
| DE3030145C2 (de) | Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation | |
| DE68926583T2 (de) | Interferenzunterdrückungsschaltung | |
| DE68921265T2 (de) | Mehrfache Wiederverwendung eines FM-Bandes. | |
| DE3871880T2 (de) | Fsk-diskriminator. | |
| DE68918421T2 (de) | Kohärenter Demodulator für phasenumgetastete Signale. | |
| DE68927304T2 (de) | Abtastfrequenz-Konverter | |
| DE3886815T2 (de) | Demodulator mit Wobbelregelschaltung zur Überwachung des Synchronisierungsfangbereichs. | |
| DE69028955T2 (de) | Kreuzpolarisationsinterferenz-Kompensatorsystem mit stabilem Betrieb | |
| DE2359465A1 (de) | Diversity-empfangsanlage | |
| DE3788858T2 (de) | Verfahren und Schaltung zur Rückgewinnung der Trägersynchronisierung in kohärenten Demodulatoren. | |
| DE69215298T2 (de) | PSK-Demodulator mit Korrektur im Basisband für Phasen- oder Frequenzfehler | |
| DE69029957T2 (de) | Breitband-Basisband 90 Phasenschieberschaltung und ein FSK-Radioempfänger, der diese enthält | |
| DE3688170T2 (de) | Digitale zero-mf selektive stufe. | |
| DE2628581A1 (de) | Schaltung zur wiedergewinnung von taktsignalen mit veraenderlicher frequenz fuer einen digitaldatenempfaenger | |
| DE3885116T2 (de) | Phasenregelschleifen. | |
| DE3785070T2 (de) | Datenuebertragung unter verwendung eines transparenten ton-im-band-systems. | |
| DE69636616T2 (de) | Differentialdetektor für PSK-Signale | |
| DE69013524T2 (de) | Parallel arbeitender adaptiver Transversalentzerrer für digitales Hochgeschwindigkeitsübertragungssystem. | |
| DE69021675T2 (de) | Schaltung zur Unterdrückung eines Taktflatterns. | |
| DE69635643T2 (de) | QPSK-Demodulator mit Frequenz- und Phasennachlauf | |
| AT396044B (de) | Schaltungsanordnung zur demodulation und filterung digitaler farbartsignale | |
| DE2356955C3 (de) | Frequenzdiskriminator mit digitalen, nicht rekursiven Filtern | |
| DE69211859T2 (de) | Digitaler fsk-demodulator | |
| DE2712474C3 (de) | Demodulationssystem für eine mehrphasig und mehrstufig fiberlagerungsmodulierte Trägerwelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OB | Request for examination as to novelty | ||
| 8110 | Request for examination paragraph 44 | ||
| 8105 | Search report available | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: VOSSIUS, V., DIPL.-CHEM. DR.RER.NAT. TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D., DIPL.-PHYS. DR.RER.NAT. RAUH, P., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN |
|
| 8328 | Change in the person/name/address of the agent |
Free format text: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D., DIPL.-PHYS. DR.RER.NAT. RAUH, P., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN |