DE19954255A1 - Phase Lock Loop und diesbezügliches Verfahren - Google Patents
Phase Lock Loop und diesbezügliches VerfahrenInfo
- Publication number
- DE19954255A1 DE19954255A1 DE19954255A DE19954255A DE19954255A1 DE 19954255 A1 DE19954255 A1 DE 19954255A1 DE 19954255 A DE19954255 A DE 19954255A DE 19954255 A DE19954255 A DE 19954255A DE 19954255 A1 DE19954255 A1 DE 19954255A1
- Authority
- DE
- Germany
- Prior art keywords
- pll
- modulation
- tuning circuit
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000004044 response Effects 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000001514 detection method Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Eine Phase Lock Loop (PLL) zur direkten Modulation enthält einen spannungsgesteuerten Oszillator (VCO) (114). Ein Teiler (438) hat einen ersten Teilereingang, der mit dem VCO gekoppelt ist, und einen zweiten Teilereingang, um eine Divisorsequenz zu empfangen, welche eine Modulation bewirkt. Ein Phasendetektor (102) hat einen ersten Detektoreingang, welcher mit dem Teiler gekoppelt ist, um die Ausgabe desselben zu empfangen, sowie einen zweiten Detektoreingang, um eine Referenzeingabe zu empfangen. Eine Abstimmschaltung (406) ist mit dem Phasendetektor und dem VCO gekoppelt, wobei die Abstimmschaltung auf ein variables DC-Referenzpotential anspricht, so daß die Abstimmschaltung ein Frequenzansprechverhalten aufweist, welches über die Modulationsbandbreite konstant ist, wobei die PLL eine PLL vom Typ I mit geringer Modulationsstörung ist.
Description
Die vorliegende Erfindung betrifft Phase Lock Loops (PLLs) und
insbesondere Phase Lock Loops mit geringer Störung und schnel
ler Abstimmung bei direkter digitaler Modulation.
PLLs (Phasenregelkreise) werden allgemein bei Funksystemen ver
wendet, um die Ausgangsphase eines spannungsgesteuerten Oszil
lators ("voltage controlled oscillator" (VCO)) zu stabilisie
ren. PLLs umfassen im allgemeinen einen VCO, welcher in einer
Steuerschleife enthalten ist. Die Steuerschleife umfaßt einen
Frequenzteiler zum Teilen der Frequenz des VCO durch einen Di
visor, einen Phasendetektor und eine stabile Frequenzreferenz
zum Erzeugen einer Spannung oder eines Stroms, wobei diese der
Phasendifferenz zwischen dem geteilten VCO-Signal und der sta
bilen Frequenz analog sind, und einen Schleifenfilter zum Er
zeugen einer VCO-Steuerspannung aus dem Phasendetektorausgang.
Eine direkte digital modulierende PLL bewirkt eine Modulation
der VCO-Ausgangsphase durch Veränderung des Divisors des Fre
quenzteilers.
Bei einem Standard eines globalen Systems für mobile Kommunika
tion ("Global System for Mobile communication (GSM) standard")
muß der Sende-VCO in der Lage sein, eine 100 MHz-Stufe mit ei
ner höheren Genauigkeit als 90 Hz in weniger als 200 Mikrose
kunden zu verriegeln, d. h. einen eingerasteten Zustand einzu
nehmen. Der Grund hierfür besteht in dem Erfordernis, den
Stromverbrauch durch das Ausschalten (OFF) des Sendeuntersy
stems zu minimieren, wenn es nicht benötigt wird, und es
schnell wieder zu starten, wenn es eingeschaltet (ON) wird. Es
ist weiterhin wichtig, daß diese Spezifikation über einen be
trächtlichen Temperaturbereich und bei Varianzen der Bauteile
erfüllt wird.
Eine digitale Modulation ist sehr erwünscht, jedoch in einer
derartigen Umgebung nur schwerlich einzurichten. Das Vermeiden
einer Störung der Modulation ist möglicherweise die schwierig
ste Herausforderung. Bei GSM-Systemen ist ein Maß der Modulati
onsstörung der globale Phasenfehlerstandard ("global phase er
ror standard"), durch welchen ein Modulationsphasenstörungsli
mit von 5 Grad rms ("root mean square", mittlerer quadratischer
Fehler) auferlegt wird.
Um eine geringe Störung der Modulationsphase zu erreichen, muß
der PLL-Schleifenfilter sorgfältig im Hinblick auf Phasenlinea
rität als auch für die üblichen Gestaltungskriterien wie Stabi
lität, Verriegelungszeit und PLL-Bandbreite gestaltet sein.
Modulierte Signale haben ein Spektrum, welches durch eine Modu
lationsbandbreite gekennzeichnet ist. Die Modulationsbandbreite
ist der Frequenzbereich mit einem Offset von der Kanalmitte, in
welchem die Spektralleistung der Modulation vorliegt. Bei GSM-
Systemen beträgt die Modulationsbandbreite etwa 100 kHz. Direk
te digitale Modulation erfordert eine PLL-Bandbreite, welche
größer ist als die Modulationsbandbreite, um eine Dämpfung des
Modulationsgehaltes bei Frequenzen mit einem größeren Offset zu
vermeiden.
Eine weitere Herausforderung bezüglich einer erfolgreichen Ver
vollständigung einer direkten digital modulierenden PLL ist das
Erfordernis, unerwünschte störende Emissionen zu vermeiden. Bei
GSM-Systemen muß das Ausgangsradiofrequenzspektrum ("output ra
dio frequency (RF) spectrum") aufgrund des Modulators um 30 dBC
bei einem Offset bezüglich des Trägers von 200 kHz unterdrückt
werden, und um 60 dBC bei einem Offset von 400 kHz bezüglich
des Trägers. Die GSM-Spezifikation erfordert weiterhin, daß
störende Emissionen bei einem Frequenzoffset von mehr als 1,8 MHz
von der Kanalmitte ein Leistungsniveau von weniger als 30 dBm
aufweisen. Diese Einschränkungen bezüglich störender Emis
sionen bedeuten, daß obere Begrenzungen bezüglich der PLL-
Bandbreite erzeugt werden.
Wenn eine Phase Lock Loop (PLL) eine rasche Abstimmung über ei
nen großen Frequenzbereich zur Verfügung stellen muß, geringe
Modulationsstörungen aufweisen soll, was eine große PLL-
Bandbreite erforderlich macht, und nur geringe störende Emis
sionen erzeugen soll, was eine hohe Selektivität erforderlich
macht, so kann eine herkömmliche Schleifenfilterkonfiguration
unangemessen sein. Eine herkömmliche PLL vom Typ II kann eine
rasche Abstimmung über einen breiten Bereich zur Verfügung
stellen, jedoch führt eine gute Selektivität im allgemeinen zu
einem Kompromiß bezüglich der Modulationstreue.
Es ist daher erwünscht, eine verbesserte PLL zur Verfügung zu
stellen.
Die vorliegende Erfindung wird nun mit Bezug auf die begleiten
den Zeichnungen anhand bevorzugter Ausführungsformen beispiel
haft beschrieben.
Fig. 1 ist ein Schaltungsschema, welches eine PLL vom Typ II
des Standes der Technik teilweise in Form eines Block
diagrammes veranschaulicht.
Fig. 2 ist ein Schaltungsschema in Form eines Blockdiagrammes,
welches eine verbesserte PLL veranschaulicht.
Fig. 3 ist ein Schaltungsschema in Form eines Blockdiagrammes,
welches eine andere Ausführungsform einer verbesserten
PLL veranschaulicht.
Fig. 4 ist ein Schaltungsschema in Form eines Blockdiagrammes,
welches eine weitere Ausführungsform einer verbesserten
PLL veranschaulicht.
Eine verbesserte direkt modulierende Phase Lock Loop (PLL) um
faßt einen VCO. Ein Teiler hat einen ersten Teilereingang, wel
cher mit dem VCO gekoppelt ist, sowie einen zweiten Teilerein
gang, um eine modulationsauslösende Divisorsequenz zu empfan
gen. Ein Phasendetektor hat einen ersten Detektoreingang, wel
cher mit dem Teiler gekoppelt ist, um von diesem eine Ausgabe
zu empfangen, sowie einen zweiten Detektoreingang, um eine Re
ferenzeingabe zu empfangen. Eine Abstimmschaltung ist mit dem
Phasendetektor und dem VCO gekoppelt, wobei die Abstimmschal
tung auf ein variables DC-Referenzpotential anspricht, so daß
die Abstimmschaltung ein Frequenzansprechverhalten aufweist,
welches über die Modulationsbandbreite konstant ist die PLL
ist vom Typ I mit geringer Modulationsstörung.
Die verbesserten PLLs gestatten eine sehr geringe Modulations
störung und geringe störende Spektralemissionen. Bei speziellen
vorteilhaften Ausführungsformen können die verbesserten PLLs
bei beliebigen Anwendungen eingesetzt werden, welche einen gro
ßen Abstimmbereich und eine rasche Erfassung erfordern, wie et
wa bei einem direkten Modulationssynthesizer, welcher eine ra
sche Abstimmung und einen breiten Abstimmbereich fordert.
Ein vorteilhafter GSM-Sender basiert auf einem Mehrfach-
Akkumulator-PLL-Synthesizer ("multiple accumulator PLL synthe
sizer"), welcher die erforderliche Gaussian-Minimum-Shift-
Keying-Modulation (GMSK) für GSM-basierende Funktelefone er
zeugt. Bei einem solchen Sender ändert der Modulationsprozeß
den Divisor des Teilers, wobei die variable Divisorsequenz in
einem Mehrfach-Akkumulator-Sequenz-Generator erzeugt wird. Die
PLL muß ein gut gedämpftes Ansprechverhalten mit einer Band
breite in der Größenordnung der Modulationsbandbreite haben,
welche bei einer Implementierung in einem Funktelefon bei
spielsweise 100 kHz betragen kann, um die erwünschte Modulation
mit einer minimalen Störung zu vollziehen. Die PLL muß eben
falls, beim Beispiel eines Funktelefons, eine Unterdrückung von
etwa 20 dB bei einem Offset von 400 kHz aufweisen, um das Rau
schen des Senderbandes zu unterdrücken, wobei weiterhin das
-60 dBC-Dämpfungserfordernis der GSM-Spezifikation für den Ausgang
des RF-Spektrums aufgrund der Modulation erfüllt werden muß.
Eine PLL 100 (Fig. 1) vom Typ II gemäß dem Stand der Technik,
welche in einem GSM-Sender verwendet werden könnte, umfaßt ei
nen Phasendetektor 102, welcher eine Referenzphase am Eingang
104 und ein Rückkopplungssignal am Eingang 107 empfängt. Der
Phasendetektor erzeugt ein Ausgangssignal, welches ein der Pha
sendifferenz des Referenzeingangs 104 und des Rückkopplungsein
gangs 107 analoger Strom ist. Der Ausgang des Phasendetektors
102 ist mit einer Abstimmschaltung 106 verbunden.
Die Abstimmschaltung 106 enthält einen Widerstand 108 und einen
Kondensator 110. Für Fachleute ist klar, daß eine PLL vom Typ
II zwei Integratoren in der Schleife aufweist. Der Kondensator
110 ist ein Generator in der Schleife, wenn er von dem Phasen
detektorausgangsstrom über den Widerstand 108 getrieben wird.
Die Abstimmschaltung 106 ist so dargestellt, daß sie mit einem
Filter 112 verbunden ist. Tatsächlich enthält der Filter die
Abstimmschaltung 106 sowie Schaltungen um eine zusätzliche Fil
terung zu bewirken, wenn dies erwünscht ist. Der Ausgang des
Tiefpaßfilters ist mit einem VCO 114 verbunden, welcher ein Si
gnal mit einer Frequenz ausgibt, die proportional zu seinem
Steuerungseingang ist. Der VCO 114 wirkt als zweiter Integrator
in der Schleife.
Der Ausgang 116 des VCO ist das phasenverriegelte Signal
("phase locked signal"). Das phasenverriegelte Signal wird ei
nem Teiler 118 eingegeben. Der Teiler führt die Signalfrequenz
stufenweise nach unten und gibt dieses Signal einem Phasende
tektor ein, welcher das Referenzphasensignal mit dem Rückkopp
lungssignal des Teilers 118 vergleicht. Eine variable Divisor
sequenz wird dem Eingang 120 eingegeben, woraufhin der Teiler
118 ein moduliertes Signal erzeugt.
Die PLL 100 vom Typ II hat eine offene Übertragungsfunktion
zweiter Ordnung bei niedrigen Frequenzen, was durch das Ampli
tuden-"roll-off" (Amplitudendämpfung) und das Phasenansprech
verhalten gekennzeichnet ist. Beispielsweise kann die PLL mit
einer "roll-off"-Rate von 12 dB pro Frequenzoktave und mit ei
nem Phasenansprechverhalten von -180 Grad versehen sein. Wenn
die Frequenz ansteigt und sich der Einheitsverstärkungsfrequenz
nähert, welche etwa gleich der Schleifenbandbreite ist, so
kommt es zu einer Übertragung von Null beim Frequenzansprech
verhalten der offenen Schleife. Die Frequenz der Übertragung
Null beeinflußt den Stabilitätsspielraum, den Dämpfungsfaktor
und die Selektivität des Ansprechverhaltens der geschlossenen
Schleife der PLL 100, und die Anwendungen können begrenzt sein,
bei welchen die PLL 100 verwendet werden kann. Wenn die PLL
beispielsweise in einem Sender verwendet wird, so erzeugt die
Übertragung von Null eine signifikante Phasenstörung der Sen
dermodulation, wenn der Schleifenfilter im Sinne einer guten
Selektivität und einer raschen Abstimmung ausgelegt ist. Die
Störung kann durch ein Erhöhen der Frequenz mit der Übertragung
von Null über die Modulationsbandbreite hinaus eliminiert wer
den. Diese Maßnahme zu ergreifen und die Stabilität aufrechtzu
erhalten, erfordert jedoch ein Erhöhen der Einheitsverstär
kungsbandbreite der Frequenz mit der Übertragung Null. Bei
praktischen Senderanwendungen führt dies jedoch zu einer unzu
reichenden Unterdrückung des breitbandigen Senderrauschens.
Stellt man die erforderliche Schleifenbandbreite zur Verfügung,
könnte die Störung ebenfalls vermindert werden, indem die Fre
quenz mit der Übertragung Null in den Bereich des Gleichstroms
(DC) verringert wird. Jedoch erfordert dies einen unpraktikabel
großen Wert des Kondensators 110. Der Wert des Kondensators 110
ist hauptsächlich durch die Anforderung begrenzt, daß eine ra
sche Abstimmung stattfinden soll, jedoch auch durch sekundäre
Faktoren, wie die physikalische Größe und die dielektrische Ab
sorption. Im allgemeinen führt eine größere Kapazität zu lang
sameren Erfassungszeiten der PLL, einem Kondensator mit großen
physikalischen Abmessungen und einer höheren dielektrischen Ab
sorption. Bei Sendern für Systeme in der Art eines GSM-Systems
schließt die Anforderung einer schnellen Erfassung die Verwen
dung eines großen Kondensators aus.
Die Abstimmgeschwindigkeit ist in etwa die Zeit, welche benö
tigt wird, um den Kondensator 110 auf die erforderliche Ab
stimmspannung ausgehend von seiner Ausgangsspannung bei gegebe
nem Strom, der von dem Phasendetektor in dem Erfassungsmodus
zur Verfügung gestellt wird, zu laden:
Ttune = (ΔV.C)/Icp
wobei:
Ttune = erforderliche Zeit zum Erreichen der erwünschten Fre quenz;
ΔV = erforderliche Spannungsänderung;
C = Kapazität des Kondensators; und
Icp = der während der Erfassung verfügbare Phasendetektor strom.
Ttune = (ΔV.C)/Icp
wobei:
Ttune = erforderliche Zeit zum Erreichen der erwünschten Fre quenz;
ΔV = erforderliche Spannungsänderung;
C = Kapazität des Kondensators; und
Icp = der während der Erfassung verfügbare Phasendetektor strom.
Ein Vorteil der PLL vom Typ II besteht darin, daß der Kondensa
tor ein Verfahren zur Verfügung stellt, bei dem ein willkürlich
großer Abstimmbereich bei einer gegebenen angemessenen Zeit er
reicht wird, wobei der Kondensator auf eine willkürliche Span
nung mit einem willkürlichen Phasendetektorstrom geladen wird.
Eine PLL 200 (Fig. 2) vom Typ I enthält eine Abstimmschaltung
206. Die Abstimmschaltung 206 umfaßt einen Widerstand 208. Die
PLL 100 hat in der Abstimmschaltung keinen Integrator, und es
befindet sich nur ein einzelner Integrator in der Schleife. Der
einzelne Integrator ist durch den VCO 114 verwirklicht. Da in
der Abstimmschaltung kein Kondensator enthalten ist, ist das
Frequenzansprechverhalten der Abstimmschaltung zwischen DC bis
zu einer Frequenz außerhalb der PLL-Bandbreite konstant.
Die PLL 200 enthält keine Übertragung von Null, da sie keinen
Kondensator enthält, wodurch es nicht zu der Störung kommt, die
von der PLL 100 vom Typ II erzeugt wird. Die PLL 200 mit nur
einem einzelnen Integrator ist inhärent stabil, wobei es mög
lich ist, die PLL-Bandbreite willkürlich zu erniedrigen, ohne
daß eine Instabilität verursacht wird, die in Schleifen höherer
Ordnung auftritt. Daher kann eine PLL 200 so gestaltet werden,
daß die Bandbreite gleich der Modulationsbandbreite oder etwas
größer ist, jedoch niedrig genug, um eine ausreichend breitban
dige Rauschunterdrückung zu erreichen, ohne daß eine Schleifen
instabilität bewirkt würde. Dies ist bei einigen Anwendungen
die komplette Lösung des Problems der Modulationsstörung und
des breitbandigen Rauschens bei einer modulierenden PLL.
Jedoch ist bei einer PLL vom Typ I, da kein Kondensator vorge
sehen ist, der Abstimmbereich begrenzt auf:
Δf = Fn.ϕmax.N
wobei:
Δf = einseitige Abweichung von der Mittenfrequenz am VCO-
Ausgang;
Fn = natürliche Frequenz der PLL bei Verwendung einer Leer laufverstärkung ("open-loop gain magnitude");
ϕmax = einseitiger maximaler Bereich des Phasendetektors;
N = Rückkopplungsteilerverhältnis fin/fout.
Fn = natürliche Frequenz der PLL bei Verwendung einer Leer laufverstärkung ("open-loop gain magnitude");
ϕmax = einseitiger maximaler Bereich des Phasendetektors;
N = Rückkopplungsteilerverhältnis fin/fout.
Dieses Abstimmbereichlimit kann bewirken, daß einige Verwendun
gen bei der erforderlichen PLL-Bandbreite, der Referenzfrequenz
und dem Abstimmbereich ausscheiden, wie etwa die direkte GSM-
Modulation.
Eine verbesserte PLL 300 ist in Fig. 3 dargestellt. Die PLL 300
umfaßt eine variable Referenzabstimmschaltung 306. Die Abstimm
schaltung 306 enthält einen Digital-Analog-Converter (DAC) 312,
welcher mit einem Eingang 311 verbunden ist. Ein Controller 316
erzeugt ein digitales Frequenzsteuerungssignal mit offener
Schleife (Leerlauf-Frequenzsteuerungssignal, "open loop fre
quency control signal"). Der Ausgang des DAC 312 ist mit dem
Anschluß 314 verbunden, an welchem die DC-Abstimmspannung
liegt. Der DAC 312 erzeugt unter der Kontrolle des digitalen
Frequenzsteuerungssignals mit offener Schleife am Eingang 311
ein variables DC-Referenzpotential am Anschluß 314. Die Ab
stimmspannung am Anschluß 314 ist die Abstimmspannung für die
erwartete Frequenz, auf welcher die PLL verriegelt.
Der Controller 316, welcher eine programmierbare Logikeinheit,
ein Mikroprozessor oder dergleichen sein kann, enthält Spei
cherwerte, welche für jeden der Frequenzbereiche vorbestimmt
ist, in denen die PLL erwartungsgemäß arbeitet. Diese Signale
werden dem DAC zur Verfügung gestellt, wenn die PLL in einem
bestimmten erwarteten Frequenzbereich arbeitet. Indem ein nicht
geerdetes Referenzpotential beim Anschluß 314 zur Verfügung ge
stellt wird, welches mit der Frequenz der PLL in Verbindung
steht, wird die Erfassungszeit der PLL verringert.
Die PLL 300 vermeidet eine Begrenzung des Frequenzbereiches der
PLL 100 indem eine variable DC-Abstimmschaltung 306 verwendet
wird, die mit dem Referenzpotential am Anschluß 314 der Ab
stimmschaltung 306 verbunden ist. Da der DAC 312 eine Gleich
strom-Spannungsquelle (DC) ist, bleibt ihr Wechselstrompotenti
al (AC) auf Erdpotential, wobei alle Aspekte der PLL-Dynamik,
wie etwa die Bandbreite und die Rauschunterdrückung, dieselben
sind, wie bei der PLL 200 mit einer Abstimmung auf Erdreferenz.
Dieser Typ einer PLL löst die Probleme der Modulationsstörung
und des breitbandigen Rauschens in einer PLL, wobei die Fähig
keiten im Hinblick auf den Abstimmbereich im Vergleich zu der
PLL nach Fig. 2 verbessert wurden. Jedoch verbleiben uner
wünschte Aspekte beim Betrieb der PLL 300 aufgrund der erfor
derlichen Kenntnis der Abstimmspannung an dem Anschluß 314 in
nerhalb +/- ΔV, um eine Verriegelung der PLL zu erreichen. Es
besteht das Erfordernis der Alterungsstabilität und der Tempe
raturstabilität des VCO sowie der Eichung und der Speicherung
des Frequenzsteuerungssignals der offenen Schleife am Eingang
311 in dem Controller 316. Die PLL 300 ist bei jenen Anwendun
gen am nützlichsten, welche eine VCO-Abstimmspannung von 0 Volt
+/- ΔV erfordern, wodurch der Frequenzbereich dieser PLL stark
begrenzt ist.
Eine drahtlose Kommunikationsvorrichtung 401 mit einer verbes
serten PLL 400 zur direkten Modulation ist in Fig. 4 darge
stellt. Wie bei der PLL 300 ist die verbesserte PLL 400 vom Typ
I mit einem DC-Bezugspotential am Anschluß 409. Jedoch erzeugt
die Abstimmschaltung 406 das DC-Referenzpotential 409 automa
tisch, indem die PLL mit einer Schleife vom Typ II vor dem Be
trieb in einem Modus vom Typ I abgestimmt wird. Dies beseitigt
das Erfordernis, die Abstimmspannung innerhalb von +/- ΔV zu
kennen, die Temperatur- und Alterungsstabilitätsanforderungen
des VCO werden geringer, und es wird das Erfordernis beseitigt,
daß eine Eichung und eine Speicherung des Frequenzsteuerungs
signals der offenen Schleife, welches am Eingang 311 zur Verfü
gung gestellt wird, für die PLL 300 aus Fig. 3 vorliegt.
Die drahtlose Kommunikationsvorrichtung 401 (Fig. 4) kann ein
Funktelefon, ein Zweiweg-Funkgerät ("two-way radio"), ein Modem
oder eine andere Kommunikationsvorrichtung sein. Die Kommunika
tionsvorrichtung 401 umfaßt eine direkte Modulation am Teiler
438, welcher zu sendende Daten am Eingang 412 empfängt. Die mo
dulierten Daten werden am Ausgang 116 ausgegeben. Die modulier
ten Daten werden im Verstärker 408 zum Aussenden über die An
tenne 410 verstärkt.
Bei der Kommunikationsvorrichtung werden Signale, die von dem
Mikrofon 440 nachgewiesen werden, in digitale Signale im Con
troller 442 und Synthesizer 444 konvertiert, bevor sie in den
Frequenzteiler 438 eingegeben werden. Über die Antenne 410 emp
fangene Signale werden in dem Empfänger 448 demoduliert und dem
Controller 442 eingegeben. Diese Signale können Steuerungs
signale enthalten, die in dem Controller 442 in einer herkömm
lichen Weise verarbeitet werden, wobei Stimmsignale durch den
Lautsprecher 446 ausgegeben werden.
Die Abstimmschaltung 406 ist eine geschaltete Abstimmschaltung,
da sie Schalter 414 und 416 enthält. Diese Schalter 414 und 416
sind so verbunden, daß sie Steuerungssignale an den Eingängen
418 bzw. 420 empfangen. Die Steuerungssignale werden von dem
Controller 442 erzeugt, wobei sie anzeigen, ob die Kommunikati
onsvorrichtung auf ein Signal verriegelt wird oder ob bereits
eine Phasenverriegelung erreicht wurde. Die Schalter können un
ter Verwendung von Transistoren implementiert werden, wie etwa
von Feldeffekttransistoren oder Anordnungen mit bipolaren Tran
sistoren. Der Schalter 414 wird mit der Erdung über einen Wi
derstand 422 und einem Kondensator 424 verbunden. Die Verbin
dung 409 des Widerstandes 422 und des Kondensators 424 ist mit
dem Schalter 416 über einen Pufferverstärker 426 und einem Wi
derstand 428 verbunden.
Der Phasendetektor ist als Stromquellenphasendetektor veran
schaulicht, wobei er jedoch ebenfalls als Spannungsquellenpha
sendetektor implementiert sein kann. Der Tiefpaßfilter 112 ist
ein optionales Element, und er wird nur vorgesehen, wenn zu
sätzliche Filterung zu derjenigen, welche von den Abstimmschal
tungen 106, 206, 306 und 406 für die PLL erforderlich ist. Der
VCO ist ein konventioneller VCO. Der Frequenzteiler 438 ist ein
variabler Teiler, welcher am VCO-Ausgang 116 arbeitet, wobei er
auf den Divisor am Eingang 120 anspricht. Der Divisor wird vor
zugsweise unter Verwendung eines Mehrfach-Akkumulator-
Generators erzeugt. Operationen des Mehrfach-Akkumulator-
Sequenzgenerators bestehen darin, daß die Sequenz am Eingang
120 die erwünschte Modulation am VCO-Ausgang 116 erzeugt. Ande
re Typen von Sequenzgeneratoren können verwendet werden. Die
modulierten Daten können alternativ am Phasendetektorrefe
renzeingang 104 eingegeben werden, oder die Daten können durch
eine Kombination des Eingangs 120 und des Eingangs 104 eingege
ben werden.
Beim Betrieb während der Frequenzerfassung ist die Schaltung in
einem Zustand vom Typ II, wobei der Schalter 414 in der einge
schalteten (ON) (geschlossenen) Position und S2 in der ausge
schalteten (OFF) (offenen) Position ist. Der Widerstand 428 und
der Ausgang des Verstärkers 426 sind gegen den Rest der Schal
tung isoliert. Der Verstärker 426 hat eine sehr hohe Ein
gangsimpedanz, wodurch er die Schaltung bei offenem Schalter
416 nicht signifikant beeinflußt. Hierdurch ist die Schleife
als PLL vom Typ II konfiguriert. Während der Erfassung ist die
Modulationsstörung vom Typ II nicht relevant, wobei ihr will
kürlicher Abstimmbereich erforderlich ist, um eine rasche Ver
riegelung zu erreichen. Der Phasendetektor stellt dem Kondensa
tor 424 Strom zur Verfügung, bis er die erforderliche Abstimm
spannung erreicht. Die Schleife beginnt dann den Verriegelungs
prozeß. In dieser Konfiguration wird der Widerstand 422 so ge
wählt, so die Anforderungen an den Stabilitätsspielraum und das
Verriegelungsverhalten der PLL erfüllt werden. Der Kondensator
424 wird so ausgewählt, daß die erforderliche Erfassungszeit
erreicht wird; folglich hat er eine geringe Kapazität, um die
rasche Erfassung zu gestatten.
Sobald die Frequenz erfaßt ist, was in einer geeignaten her
kömmlichen Art und Weise festgestellt wird, wird die Schleife
in einem Zustand vom Typ I neu konfiguriert, indem der Schalter
414 auf Aus geschaltet wird (OFF) (offen) und der Schalter 416
eingeschaltet wird (ON) (geschlossen). Wenn der Schalter 414
auf OFF steht, so ist der Widerstand 422 aus der Schaltung ent
fernt, und der Kondensator 424 ist isoliert, wobei er auf die
erforderliche Abstimmspannung geladen ist. Der Kondensator 424
wird diese Spannung über einen von Leckeffekten abhängigen
Zeitbereich aufrechterhalten. Diese Spannung wird ebenfalls am
Ausgang des Verstärkers 426 aufrechterhalten, einem Einheits
verstärkungsspannungsverstärker oder Puffer. Der Verstärker 426
und der Kondensator 424 verhalten sich als Spannungsquellen mit
geringer Impedanz bei der Kondensatorspannung. Mit dem Schalter
416 auf ON wird die nominale Abstimmspannung dem Widerstand 428
als Offset zugeführt, statt diesen zu erden.
Bei der Ausführungsform nach Fig. 4 ist der Anschluß am Ausgang
des Phasendetektors 102 mit einer Referenz verbunden, welche
die nominale Abstimmspannung ist. Entsprechend ist es nicht er
forderlich, daß der Phasendetektor 102 eine beliebige Gleich
stromeingabe (DC) zur Aufrechterhaltung der Frequenz zur Verfü
gung stellt. Statt dessen ist es nur erforderlich, die DC-
Offsets und das Driften des Kondensators zu kompensieren. Eben
falls wird ein kleiner Wechselstrom (AC) injiziert, um dynami
sche Phasenverschiebungen zu verfolgen, wie etwa die erwünschte
Modulation von Daten. Da die Ausgangsimpedanz des Verstärkers
426 gering ist, wirkt der Verstärker für AC-Signale als Verbin
dung zur Erdung, wodurch er im dynamischen Sinne äquivalent zu
einer Schleife vom Typ I wird. Diese dynamische Äquivalenz be
deutet, daß die Modulationsstörung so gering ist, wie bei einer
herkömmlichen auf Erde bezogenen Schleife vom Typ I.
Bei der Konfiguration vom Typ I wird sich der Kondensator 424,
auch wenn er durch den Verstärker 426 isoliert ist, langsam
aufgrund von Effekten wie Eigenleckstrom, endlichem Widerstand
der Schaltungsverbindungen, wie des Schalters 414, und Vorspan
nungsströmen, welche für den Eingang des Verstärkers 426 erfor
derlich sind, entladen. Eine Änderung der Spannung beim Konden
sator 424 wird eine entsprechende Änderung am Ausgang des Ver
stärkers 426 erzeugen. Die PLL 400 wird die Phase des VCO ein
stellen und somit den Ausgangsstrom des Phasendetektors 102, um
eine konstante Abstimmspannung aufrechtzuerhalten. Da die Span
nung über dem Widerstand 422 die Differenz zwischen dieser kon
stanten Abstimmspannung und dem Ausgang des Verstärkers 426
ist, entsprechen Änderungen dieser Verstärkerausgangsstärke Än
derungen der Phase. Die Beziehung zwischen den Kondensatorspan
nungsänderungen und der VCO-Ausgangsphase kann folgendermaßen
ausgedrückt werden:
δϕ(t) = -N.(I/Kϕ).(δVc(t)/R1)
wobei:
δϕ(t) = Änderung der VCO-Ausgangsphase in Radiant;
δVc(t) = Änderung der Spannung des Kondensators C1; und
Kϕ = Phasendetektorverstärkung in Ampere pro Radiant.
δϕ(t) = Änderung der VCO-Ausgangsphase in Radiant;
δVc(t) = Änderung der Spannung des Kondensators C1; und
Kϕ = Phasendetektorverstärkung in Ampere pro Radiant.
Die Entladung ist typischerweise linear, da sie durch einen
konstanten Leckstrom aus dem Kondensator verursacht wird. Die
Spannungsdrift ist daher:
dVc(t) = -(Ileak/C).t
wobei:
Ileak l = den Kondensator verlassender Leckstrom.
Ileak l = den Kondensator verlassender Leckstrom.
Setzt man dies in die obige Gleichung ein, so ergibt sich:
δϕ(t) = N.(I/Kϕ).(Ileak/R1.C).t.
Die Ableitung dieser Phasendrift ist eine konstante Frequenz
verschiebung:
δω = N.(I/Kϕ).(Ileak/R1.C).
Der Leckstrom muß daher gesteuert werden, um die Frequenzfeh
leranforderungen zu erfüllen.
Das Rauschen am Ausgang des Verstärkers 426 wird direkt in ein
Phasenrauschen übersetzt, wobei dieselbe Gleichung wie für die
obige Kondensatordrift gilt:
ϕn(t) = -N.(I/Kϕ).(Vn(t)/R1).
Ein verwendeter Operationsverstärker muß eine sorgfältig spezi
fizierte Rauschfunktion über kritische Frequenzbereiche aufwei
sen, um die spektralen Reinheitsanforderungen am Ausgang zu er
füllen.
Die Aspekte der PLL 400 bezüglich einer Modulation mit hoher
Wiedergabetreue sind potentiell bei einem beliebigen frequenz
synthetisierten Untersystem anwendbar, welches direkte Modula
tionstechniken verwendet, einschließlich aller analoger und di
gitaler drahtloser Untersysteme. Die Gesichtspunkte der schnel
len Abstimmung haben eine zusätzliche Anwendung bei beliebigen
Untersystemen, welche direkte Modulationstechniken verwenden
und für die eine schnelle Abstimmung erforderlich ist, wie
Mehrfachzugriff im Zeitmultiplex ("Time Division Multiple Ac
cess" (TDMA)) und Kanalsprung- oder Frequenzsprung-
Streuspektrum ("Frequency Hopping Spectrum").
Eine Folge-Halte-Schaltung ("track and hold circuit") wird
durch den Kondensator 424, den Verstärker 426 und die Schalter
414 und 416 zur Verfügung gestellt. Die Folge-Halte-Schaltung
stellt einen sanften Übergang von einem PLL-Filter vom Typ II
zu einem PLL-Filter vom Typ I zur Verfügung. Der PLL-Filter vom
Typ II wird während der Frequenzerfassung wegen seiner Fähig
keiten bezüglich des Abstimmbereiches verwendet. Der Filter vom
Typ I wird während des Folgemodus verwendet, um eine gute Wi
dergabetreue aufrechtzuerhalten. In einem GSM-TDMA-System, bei
dem die Datenbündel relativ kurz sind, wobei der Transceiver
die Frequenz am Anfang von jedem Bündel erfaßt, um ein Herun
terfahren der Leistung zwischen den Datenbündeln zu gestatten,
ist der Kondensator klein (z. B. 0,01 µF), um eine rasche Erfas
sung zu erleichtern und die Halteperiode von etwa 1 Millisekun
de bereitzustellen.
Ein vorteilhafter GSM-Sender kann daher erstellt werden, wel
cher einen Mehrfach-Akkumulator-PLL-Synthesizer enthält, der
die erforderliche Gaussian-Minimum-Shift-Keying-Modulation
(GMSK) für GSM-basierende Funktelefone erzeugt. Die PLL hat ein
gut gedämpftes Ansprechverhalten mit einer Bandbreite im Be
reich der Modulationsbandbreite, um die erwünschte Modulation
mit minimaler Störung durchzuführen. Die PLL stellt ebenfalls
die erwünschte Unterdrückung bei einem Offset von 400 kHz zur
Verfügung, um das Rauschen in dem Senderband zu unterdrücken,
wobei die Dämpfungsanforderung von -60 dBC der GSM-
Spezifikation für die Ausgabe eines RF-Spektrums aufgrund der
Modulation erfüllt wird.
Daher ist zu erkennen, daß eine verbesserte PLL zur Verfügung
gestellt wird. Die PLL verwendet einen kleinen Kondensator, um
einen Signalkanal rasch zu erfassen. Das Potential des Konden
sators wird nach der Erfassung gehalten, wobei ein erwünschtes
globales Rauschverhalten bereitgestellt wird.
Die in der vorstehenden Beschreibung, in der Zeichnung sowie in
den Ansprüchen offenbarten Merkmale der Erfindung können sowohl
einzeln als auch in beliebiger Kombination für die Verwirkli
chung der Erfindung wesentlich sein.
Claims (10)
1. Phase Lock Loop (PLL) zur direkten Modulation mit einer Mo
dulationsbandbreite,
gekennzeichnet durch:
gekennzeichnet durch:
- - einen spannungsgesteuerten Oszillator (VCO) (114);
- - einen Teiler (118) mit einem ersten Teilereingang, der mit dem VCO gekoppelt ist, und einem zweiten Teilerein gang um eine Divisorsequenz zu empfangen, die eine Modu lation bewirkt;
- - einen Phasendetektor (102) mit einem ersten Detektorein gang, der mit dem Teiler gekoppelt ist, um eine Ausgabe desselben zu empfangen, und einem zweiten Detektorein gang, um eine Referenzeingabe zu empfangen; und
- - eine Abstimmschaltung (106, 206, 306, 406), die mit dem Phasendetektor und dem VCO gekoppelt ist, wobei die Ab stimmschaltung auf ein variables DC-Referenzpotential an spricht, so daß die Abstimmschaltung ein Frequenzan sprechverhalten hat, das über die Modulationsbandbreite konstant ist, wobei die PLL eine PLL vom Typ I mit gerin ger Modulationsstörung ist.
2. PLL zur direkten Modulation nach Anspruch 1,
dadurch gekennzeichnet,
daß sie einen Tiefpaßfilter (112) aufweist, der mit der Ab
stimmschaltung gekoppelt ist und einen Ausgang aufweist,
welcher mit einem Eingang des VCO verbunden ist.
3. PLL zur direkten Modulation nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Abstimmschaltung mit einer Schaltung zur Erzeugung
eines DC-Referenzpotentials gekoppelt ist, welche ein va
riables DC-Potential erzeugt, das mit einer Abstimmfrequenz
der PLL assoziiert ist.
4. PLL zur direkten Modulation nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet,
daß das variable DC-Referenzpotential durch das Abtasten
eines Ausgangs des Phasendetektors während der Erfassung
durch die PLL und durch das Halten eines abgetasteten Wer
tes nach der Erfassung erzeugt wird.
5. PLL zur direkten Modulation nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet,
daß die Abstimmschaltung ein erstes Schaltelement (414)
aufweist, welches über einen Widerstand und einen Kondensa
tor mit Erde verbunden ist, sowie ein zweites Schaltelement
(416), welches mit einer Verbindung des Widerstandes und
des Kondensators über einen Verstärker (426) verbunden ist.
6. Verfahren zum Bereitstellen einer PLL zur direkten digita
len Modulation mit einem Phasendetektor (102), einer Ab
stimmschaltung (106, 206, 306, 406), einem spannungsgesteu
erten Oszillator und einem Frequenzteiler, wobei die direk
te digitale Modulation an dem Frequenzteiler stattfindet,
gekennzeichnet durch die Schritte:
- - Betreiben der PLL als Filter vom Typ II während der Fre quenzerfassung; und
- - Betreiben der PLL als Filter vom Typ I während des Folge modus, um eine gute Modulations-Wiedergabetreue aufrecht zuerhalten.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß der Schritt des Betreibens der PLL als Filter vom Typ
II das Verbinden eines Kondensators zum Abtasten eines Aus
gangs des Phasendetektors während der Erfassung enthält.
8. Verfahren nach Anspruch 6 oder 7,
dadurch gekennzeichnet,
daß der Schritt des Betreibens der PLL als Filter vom Typ I
das Halten einer Spannung an dem Kondensator während des
Folgemodus enthält.
9. PLL mit:
- - einem Phasendetektor (102);
- - einer geschalteten Abstimmschaltung (406) mit einem Steuerungseingang zum Empfang eines Steuerungssignals;
- - einem Tiefpaßfilter (112), der mit der geschalteten Ab stimmschaltung gekoppelt ist;
- - einem spannungsgesteuerten Oszillator (114), der mit dem Tiefpaßfilter gekoppelt ist; und
- - einem Frequenzteiler (438), der zwischen den spannungsge steuerten Oszillator und den Phasendetektor geschaltet ist;
- - wobei die geschaltete Abstimmschaltung eine Reihenschal tung eines Widerstandes und eines Kondensators während des Erfassens sowie eine Halteschaltung zum Halten des Erfassungspotentials während des Folgemodus aufweist.
10. PLL nach Anspruch 9,
dadurch gekennzeichnet,
daß die geschaltete Abstimmschaltung einen ersten Wider
stand (422), einen zweiten Widerstand (428), einen Konden
sator (424) und einen Verstärker (426) aufweist, wobei der
Verstärker an einer Verbindung zwischen dem ersten Wider
stand und dem Kondensator angeschlossen ist und einen Aus
gang aufweist, der mit dem zweiten Widerstand verbunden
ist, wobei der erste Widerstand und der zweite Widerstand
selektiv mit dem Phasendetektor über jeweilige Schalter
verbindbar sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/197,986 US6157271A (en) | 1998-11-23 | 1998-11-23 | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor |
US09/197,986 | 1998-11-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19954255A1 true DE19954255A1 (de) | 2000-06-08 |
DE19954255B4 DE19954255B4 (de) | 2004-09-30 |
Family
ID=22731539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19954255A Expired - Fee Related DE19954255B4 (de) | 1998-11-23 | 1999-11-11 | Phase Lock Loop und diesbezügliches Verfahren |
Country Status (7)
Country | Link |
---|---|
US (1) | US6157271A (de) |
JP (1) | JP2000165459A (de) |
KR (1) | KR20000035604A (de) |
CN (1) | CN1255782A (de) |
BR (1) | BR9905641A (de) |
DE (1) | DE19954255B4 (de) |
GB (1) | GB2344006B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10242364A1 (de) * | 2002-09-12 | 2004-03-25 | Infineon Technologies Ag | Phasenregelkreis |
DE10255863A1 (de) * | 2002-11-29 | 2004-06-24 | Infineon Technologies Ag | Phasenregelschleife |
DE102008035456A1 (de) * | 2008-07-30 | 2010-02-04 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Erzeugung eines Signals mit im Wesentlichen konstantem Signalpegel |
US8674754B2 (en) | 2007-02-09 | 2014-03-18 | Intel Mobile Communications GmbH | Loop filter and phase-locked loop |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3839117B2 (ja) * | 1997-01-30 | 2006-11-01 | 株式会社ルネサステクノロジ | Pll回路およびそれを用いた無線通信端末機器 |
JP4089003B2 (ja) * | 1998-04-01 | 2008-05-21 | ソニー株式会社 | 受信機及び受信方法 |
US6418174B1 (en) * | 1999-02-19 | 2002-07-09 | Rf Micro Devices, Inc. | Frequency shift key modulator |
JP4206558B2 (ja) * | 1999-04-26 | 2009-01-14 | 横河電機株式会社 | 位相変動発生回路、及び位相変動発生方法 |
US6515526B2 (en) | 1999-04-26 | 2003-02-04 | Ando Electric Co., Ltd. | Phase fluctuation generation |
US7236541B1 (en) * | 1999-06-03 | 2007-06-26 | Analog Devices, Inc. | Translation loop modulator |
US6631169B1 (en) * | 1999-12-27 | 2003-10-07 | Syncomm Technology Corporation | Apparatus and method for GMSK baseband modulation based on a reference phase to be simplified |
US20020025791A1 (en) * | 2000-03-20 | 2002-02-28 | Englert John W. | Handheld two-way radio with digital selective calling |
US6339368B1 (en) * | 2000-03-31 | 2002-01-15 | Zilog, Inc. | Circuit for automatically driving mechanical device at its resonance frequency |
US6396355B1 (en) * | 2000-04-12 | 2002-05-28 | Rockwell Collins, Inc. | Signal generator having fine resolution and low phase noise |
US6664826B1 (en) * | 2000-07-20 | 2003-12-16 | Motorola, Inc. | Loop filter and amplifier for improved phase margin and decreased phase noise with VCOs |
US6851493B2 (en) * | 2000-12-01 | 2005-02-08 | Texas Instruments Incorporated | Digital PLL with gear shift |
WO2002067413A2 (en) | 2001-02-16 | 2002-08-29 | Analog Devices, Inc. | Transmitter and receiver circuit for radio frequency |
DE10108636A1 (de) | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
GB0104535D0 (en) * | 2001-02-23 | 2001-04-11 | Univ Bristol | Digital cartesian loop |
GB0121713D0 (en) * | 2001-09-07 | 2001-10-31 | Nokia Corp | Accumulator based phase locked loop |
US6680654B2 (en) * | 2001-10-24 | 2004-01-20 | Northrop Grumman Corporation | Phase locked loop with offset cancellation |
US6717475B2 (en) * | 2001-11-01 | 2004-04-06 | Skyworks Solutions, Inc. | Fast-acquisition phase-locked loop |
US6728651B1 (en) * | 2002-03-13 | 2004-04-27 | Ltx Corporation | Methods and apparatuses for digitally tuning a phased-lock loop circuit |
US7236756B2 (en) * | 2002-12-13 | 2007-06-26 | Freescale Semiconductors, Inc. | Tuning signal generator and method thereof |
US8412116B1 (en) * | 2002-12-20 | 2013-04-02 | Qualcomm Incorporated | Wireless transceiver |
CN1799195B (zh) * | 2003-06-03 | 2010-06-02 | Nxp股份有限公司 | 低通滤波器和电子器件 |
US7095992B2 (en) * | 2003-12-19 | 2006-08-22 | Broadcom Corporation | Phase locked loop calibration |
JP4063779B2 (ja) * | 2004-02-27 | 2008-03-19 | 三洋電機株式会社 | Pll回路 |
DE102004014204B4 (de) * | 2004-03-23 | 2006-11-09 | Infineon Technologies Ag | Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators |
JP4815572B2 (ja) * | 2004-09-13 | 2011-11-16 | エスティー‐エリクソン、ソシエテ、アノニム | 補償された高速pll回路 |
DE102004046404B4 (de) * | 2004-09-24 | 2006-07-20 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis |
EP1830533A1 (de) * | 2004-12-24 | 2007-09-05 | Matsushita Electric Industrial Co., Ltd. | Phasenmodulationsvorrichtung, kommunikationsvorrichtung, drahtlose mobile einheit und phasenmodulationsverfahren |
US7283001B2 (en) * | 2005-05-12 | 2007-10-16 | Cirrus Logic, Inc. | Noise-shaping amplifier with waveform lock |
US7412215B1 (en) * | 2005-06-03 | 2008-08-12 | Rf Micro Devices, Inc. | System and method for transitioning from one PLL feedback source to another |
US7755437B2 (en) * | 2005-08-24 | 2010-07-13 | Qualcomm Incorporated | Phase locked loop system having locking and tracking modes of operation |
US7436228B1 (en) * | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
EP2003783A4 (de) * | 2006-03-31 | 2011-03-09 | Nihon Dempa Kogyo Co | Digitales verarbeitungsgerät |
WO2008107736A1 (en) * | 2007-03-02 | 2008-09-12 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor |
US8050634B2 (en) * | 2008-04-18 | 2011-11-01 | Telefonaktiebolaget L M Ericsson (Publ) | Transceiver with isolated receiver |
JP2010135956A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Electronics Corp | Pll回路およびその制御方法 |
US8446193B2 (en) * | 2011-05-02 | 2013-05-21 | National Semiconductor Corporation | Apparatus and method to hold PLL output frequency when input clock is lost |
CN112636747A (zh) * | 2020-12-22 | 2021-04-09 | 成都华微电子科技有限公司 | 锁相环参考杂散快速仿真方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3831195A (en) * | 1973-07-27 | 1974-08-20 | Burroughs Corp | Multi-mode clock recovery circuit for self-clocking encoded data |
JPS59133738A (ja) * | 1983-01-20 | 1984-08-01 | Yaesu Musen Co Ltd | Pllシンセサイザ方式 |
US5111162A (en) * | 1991-05-03 | 1992-05-05 | Motorola, Inc. | Digital frequency synthesizer having AFC and modulation applied to frequency divider |
US5168245A (en) * | 1991-10-30 | 1992-12-01 | International Business Machines Corporation | Monolithic digital phaselock loop circuit having an expanded pull-in range |
DE4201415A1 (de) * | 1992-01-21 | 1993-07-22 | Telefunken Microelectron | Kombiniertes funksende- und -empfangsgeraet mit einer pll-schaltung |
US5424688A (en) * | 1993-07-02 | 1995-06-13 | Rockwell International Corp. | Frequency synthesizer apparatus incorporating phase modulation tracking means |
US5802450A (en) * | 1996-04-19 | 1998-09-01 | Ericsson Inc. | Transmit sequencing |
GB2317279B (en) * | 1996-09-11 | 2001-01-24 | Nec Technologies | Frequency synthesisers |
US5900785A (en) * | 1996-11-13 | 1999-05-04 | Ericsson Inc. | System and method for offsetting load switching transients in a frequency synthesizer |
US5933058A (en) * | 1996-11-22 | 1999-08-03 | Zoran Corporation | Self-tuning clock recovery phase-locked loop circuit |
US5936445A (en) * | 1997-03-21 | 1999-08-10 | Plato Labs, Inc. | PLL-based differential tuner circuit |
-
1998
- 1998-11-23 US US09/197,986 patent/US6157271A/en not_active Expired - Lifetime
-
1999
- 1999-11-03 GB GB9926094A patent/GB2344006B/en not_active Expired - Fee Related
- 1999-11-11 DE DE19954255A patent/DE19954255B4/de not_active Expired - Fee Related
- 1999-11-17 JP JP11326427A patent/JP2000165459A/ja active Pending
- 1999-11-18 BR BR9905641-0A patent/BR9905641A/pt not_active IP Right Cessation
- 1999-11-22 KR KR1019990051817A patent/KR20000035604A/ko not_active Application Discontinuation
- 1999-11-22 CN CN99124482A patent/CN1255782A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10242364A1 (de) * | 2002-09-12 | 2004-03-25 | Infineon Technologies Ag | Phasenregelkreis |
US7106141B2 (en) | 2002-09-12 | 2006-09-12 | Infineon Technologies Ag | Phase locked loop |
DE10255863A1 (de) * | 2002-11-29 | 2004-06-24 | Infineon Technologies Ag | Phasenregelschleife |
US7205849B2 (en) | 2002-11-29 | 2007-04-17 | Infineon Technologies Ag | Phase locked loop including an integrator-free loop filter |
DE10255863B4 (de) * | 2002-11-29 | 2008-07-31 | Infineon Technologies Ag | Phasenregelschleife |
US8674754B2 (en) | 2007-02-09 | 2014-03-18 | Intel Mobile Communications GmbH | Loop filter and phase-locked loop |
DE102008035456A1 (de) * | 2008-07-30 | 2010-02-04 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Erzeugung eines Signals mit im Wesentlichen konstantem Signalpegel |
DE102008035456B4 (de) * | 2008-07-30 | 2012-09-06 | Lantiq Deutschland Gmbh | Schaltungsanordnung und Verfahren zur Erzeugung eines Signals mit im Wesentlichen konstantem Signalpegel |
Also Published As
Publication number | Publication date |
---|---|
CN1255782A (zh) | 2000-06-07 |
GB2344006B (en) | 2001-01-17 |
DE19954255B4 (de) | 2004-09-30 |
JP2000165459A (ja) | 2000-06-16 |
BR9905641A (pt) | 2000-10-03 |
GB9926094D0 (en) | 2000-01-12 |
GB2344006A (en) | 2000-05-24 |
KR20000035604A (ko) | 2000-06-26 |
US6157271A (en) | 2000-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19954255B4 (de) | Phase Lock Loop und diesbezügliches Verfahren | |
EP1362413B1 (de) | Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation | |
EP1433249B1 (de) | Abgleichverfahren für eine nach der zwei-punkt-modulation arbeitende schaltung und pll-schaltung mit einer ablgleichvorrichtung | |
DE4193233C2 (de) | Einrichtung und Verfahren zur Gleichstromversatz-Korrektur für einen Empfänger | |
DE4498749C2 (de) | Phasensynchronisationsschaltung und entsprechendes Verfahren für einen phasenverriegelten Kreis | |
DE10257185B3 (de) | Phasenregelschleife mit Sigma-Delta-Modulator | |
US6140882A (en) | Phase lock loop enabling smooth loop bandwidth switching | |
DE2364043A1 (de) | Anlage zur uebertragung hochfrequenter nachrichten ueber leitungen | |
DE102013111250A1 (de) | Schaltung, Verfahren und Mobilkommunikationsvorrichtung | |
DE102008045042B4 (de) | Regelschleifensystem | |
DE102004021224B4 (de) | Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen | |
US4546329A (en) | Frequency synthesizers adaptive loop filter with compensation for transients | |
DE60114438T2 (de) | Kalibrierung der bandbreite einer frequenzregelschleife | |
DE4424364C2 (de) | Referenzoszillator mit geringem Phasenrauschen | |
DE3046540A1 (de) | Phasenregelkreis | |
EP0889595B1 (de) | Hochfrequenz-Signalgenerator | |
DE60206105T2 (de) | Verfahren und Anordnung zur Verbesserung des Einrastens eines Frequenzsynthetisierers durch Reduzierung von Zyklussprüngen | |
DE4220296B4 (de) | Schaltungsanordnung zur Unterdrückung schmalbandiger Störsignale | |
DE3931513A1 (de) | Phasenregelschleife fuer die direktmodulation | |
DE60133282T2 (de) | Frequenzmodulator unter verwendung eines phasenregelkreises | |
EP0893011B1 (de) | Phasenregelschleife mit umschaltbarer schleifenbandbreite | |
DE69827922T2 (de) | Filter für ein Mobilfunktelefon | |
DE2604640C2 (de) | Funk-Sende/Empfangsgerät | |
WO1995006359A1 (de) | Pll-system | |
DE4143537C2 (de) | Einrichtung und Verfahren zur Gleichstromversatz-Korrektur für einen Empfänger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 8033 |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: MOTOROLA MOBILITY, INC. ( N.D. GES. D. STAATES, US |
|
R081 | Change of applicant/patentee |
Owner name: MOTOROLA MOBILITY, INC. ( N.D. GES. D. STAATES, US Free format text: FORMER OWNER: MOTOROLA, INC., SCHAUMBURG, ILL., US Effective date: 20110324 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |