JP2014045503A - 電流制御用半導体素子およびそれを用いた制御装置 - Google Patents

Abstract

【課題】ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】
同一半導体チップ上に、トランジスタ４と、電流−電圧変換回路２２とＡＤコンバータ２３とを有する。参照電流生成回路６，６’は、負荷２の電流に電流パルスＩｃを重畳して、ＡＤコンバータが出力する電圧デジタル値を変動させる。ゲインオフセット補正部８は、参照電流生成回路６，６’による電圧デジタル値の変動を信号処理して、ＡＤコンバータ２３が出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインａ，ａ’及びオフセットｂ，ｂ’を動的に取得する。電流デジタル値演算部１２は、ゲインオフセット補正部８により取得されたゲイン及びオフセットを用いて、ＡＤコンバータが出力する電圧値を補正する。
【選択図】図１

Description

本発明は、電流制御用半導体素子、およびそれを用いた制御装置に係り、特に、電流検出回路をＩＣチップ内に内蔵したものに好適な電流制御用半導体素子、およびそれを用いた制御装置に関する。

各種制御対象が電子制御されるに従って、電気信号を機械的運動や油圧に変換するためにモータやソレノイドなどの電動アクチュエーターが広く用いられるようになっている。これらの電動アクチュエーターの高度化には、高精度な電流制御が必須である。近年では高精度な電流制御のために、デジタルフィードバック制御が用いられることが一般的である。

電流のデジタルフィードバック制御のためには、制御対象である負荷電流値Ｉoutのデジタル値ｉoutdを取得する必要がある。このために、まず、電流−電圧変換回路の出力ＶoutをＡＤコンバータによりデジタル変換し、ＡＤコンバータの参照電圧Ｖrefとの相対デジタル値Ｖoutd（＝Ｖout／Ｖref）を得る。次に、ＡＤコンバータの出力Ｖｏｕｔｄに対し、電流−電圧変換回路とＡＤコンバータを含む電流検出回路の入出力特性に対応した補正を行い、電流のデジタル値Ｉoutdを得る。

電流検出回路は様々な構成が考えられるが、制御アルゴリズム簡素化の観点から、電流検出回路の入出力特性はリニアとすることが望ましく、この場合、電流デジタル値Ｉoutdは、ゲインａ、およびオフセットｂを用い、式（１）の通りに求められる。

Ｉoutd＝ａ・Ｖoutd＋ｂ …（１）

式（１）に従い電流値を測定する場合、ゲインａ、および、オフセットｂを、実際の電流検出回路の特性といかに精度良く一致させるかが、電流測定精度を向上させる上で重要となる。

また、高精度な電流制御に加えて、制御装置の小型化、低価格化のニーズも高く、電流検出回路をＩＣチップ内に内蔵することによって、これに対応している。電流検出回路をＩＣチップ内に内蔵するために、ＩＣチップ内に電流検出用抵抗を内蔵するものが知られている（例えば、特許文献１，特許文献２参照）。

特開２００３−２０３８０５号公報 特開２００６−１６５１００号公報

電流検出用抵抗をＩＣチップ内に内蔵することは、電流検出のための外付け部品を削減でき、装置の小型化、低価格化に関して優れた方法である。

しかしながら、ＩＣチップ内形成される抵抗の値は温度により数十％変動し、これがそのまま式（１）のゲインａの変動となって現れる。また、検出した電流値のデジタル変換に用いられるＡＤコンバータの参照電圧Ｖｒｅｆの変動も、ゲインａを数％変動させる要因となる。さらに、電流検出回路で用いられるオペアンプの入力オフセットにより、式（１）のオフセットｂも数％変動する。

このように、電流検出回路をＩＣチップに内蔵する場合、式（１）におけるゲインａ、およびオフセットｂが設計値と比較して大きく変動し、電流検出誤差が増大するという問題がある。

本発明の目的では、ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。

（１）上記目的を達成するために、本発明は、同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流−電圧変換回路と、該電流−電圧変換回路の出力電圧をデジタル値に変換するＡＤコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ＡＤコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ＡＤコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えるようにしたものである。
かかる構成により、ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能となる。

（２）上記（１）において、好ましくは、外部から高精度に測定した前記電流パルスの電流値を保持する補正用測定値保持部を備え、前記ゲインオフセット補正部は、該補正用測定値保持部に保持された前記電流パルスの電流値と、前記電圧デジタル値の信号処理結果を用いて、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得するようにしたものである。

（３）上記（２）において、好ましくは、前記電流パルスの電流は、抵抗と参照電圧を用いて生成されるものである。

（４）上記（２）において、好ましくは、前期電流パルスの周期は、前記ＡＤコンバータのサンプリング周期の整数倍である。

（５）上記（２）において、好ましくは、電流をＰＷＭで制御する場合、前期電流パルスの周期は、ＰＷＭ周期の整数倍である。

（６）また、上記目的を達成するために、本発明は、電流制御用半導体素子と、該電流制御用半導体素子を制御するマイクロコントローラとを有する制御装置であって、前記電流制御用半導体素子は、同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流−電圧変換回路と、該電流−電圧変換回路の出力電圧をデジタル値に変換するＡＤコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ＡＤコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ＡＤコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えるようにしたものである。
かかる構成により、ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能となり、制御装置の制御精度を向上できるものとなる。

本発明によれば、ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能となる。

本発明の一実施形態による電流制御用半導体素子の構成を示すブロック図である。 本発明の一実施形態による電流制御用半導体素子に用いる電流検出回路の構成を示すブロック図である。 本発明の一実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。 本発明の一実施形態による電流制御用半導体素子におけるゲインおよびオフセットの補正方法の説明図である。 本発明の一実施形態による電流制御用半導体素子におけるゲインおよびオフセットの他の補正方法の説明図である。 本発明の他の実施形態による電流制御用半導体素子の構成を示すブロック図である。 本発明の他の実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。 本発明の各実施形態による電流制御用半導体素子を用いた自動変速機制御装置の構成を示すブロック図である。 本発明の各実施形態による電流制御用半導体素子を用いたブレーキ制御装置の構成を示すブロック図である。 本発明の各実施形態による電流制御用半導体素子を用いたブラシレスモータ制御装置の構成を示すブロック図である。

以下、図１〜図５を用いて、本発明の一実施形態による電流制御用半導体素子の構成及び動作について説明する。
最初に、図１を用いて、本実施形態による電流制御用半導体素子の構成について説明する。
図１は、本発明の一実施形態による電流制御用半導体素子の構成を示すブロック図である。

電流制御用半導体素子１は、ハイサイドＭＯＳＦＥＴ４と、ローサイドＭＯＳＦＥＴ５と、参照電流生成回路６，６’と、電流検出回路７と、ゲイン・オフセット補正部８と、補正用測定値保持レジスタ９と、ＩＦ回路１０と、テストモード制御部１１とから構成される。

電流制御用半導体素子１は、ソレノイド２、およびソレノイド２に電圧を供給するバッテリー３に接続され、ＰＷＭ（Pulse Width Modulation）により、ソレノイド２に印加する電圧をオン・オフし、ソレノイド２に流れる電流を制御して、ソレノイド５を駆動する。

ハイサイドＭＯＳＦＥＴ４は、ソレノイド２とバッテリー３との間のスイッチで、ハイサイドＭＯＳＦＥＴ４のゲート信号Ｖｇがハイレベル時にオンで、ローレベル時にオフとなる。ハイサイドＭＯＳＦＥＴ４がオン時でローサイドＭＯＦＥＴ５がオフの時、ソレノイド２に流れる電流が上昇し、オフ時は減少する。

ローサイドＭＯＦＥＴ５は、ハイサイドＭＯＳＦＥＴ４がオフの期間、ローサイドＭＯＦＥＴ５はオンとなり、ハイサイドＭＯＳＦＥＴ４がオフの時、ソレノイド２に流れる電流を還流させる経路として使用する。

電流検出回路７は、ハイサイドＭＯＳＦＥＴ４に並列接続され、ハイサイドＭＯＳＦＥＴ４に流れる電流、すなわちソレノイド２に流れる電流を電圧に変換し、そのデジタル値Ｖｏｕｔｄを出力する。参照電流生成回路６は、ソレノイド２に流れる電流デジタル値と電流検出回路７が出力する電圧デジタル値の関係を表す式１のゲインａ、およびオフセットｂを補正するための参照電流を発生するものである。

電流検出回路７’は、ローサイドＭＯＳＦＥＴ５に並列接続され、ローサイドＭＯＳＦＥＴ５に流れる電流、すなわちハイサイドＭＯＳＦＥＴ４がオフ時の帰還電流を電圧に変換し、そのデジタル値Ｖｏｕｔｄ’を出力する。

参照電流生成回路６は、ソレノイド２に流れる電流デジタル値と電流検出回路７が出力する電圧デジタル値の関係を表す前述の式（１）のゲインａ、およびオフセットｂを補正するための参照電流を発生するものである。

参照電流生成回路６’は、電流帰還時に流れる電流デジタル値と電流検出回路７’が出力する電圧デジタル値の関係を表す式１のゲインａ、およびオフセットｂを補正するための参照電流を発生するものである。ここで、電流検出回路７の出力により決定されるゲインａ、およびオフセットｂと区別するため、それぞれゲインａ’、およびオフセットｂ’とする。

ハイサイドＭＯＳＦＥＴ４がオンの時には下段の参照電流生成回路６を駆動し、ローサイドＭＯＳＦＥＴ５がオンの時には上段の参照電流生成回路６’を駆動する。

補正用測定値保持レジスタ９は、ゲイン・オフセット補正部８のゲインａ，ａ’、およびオフセットｂ，ｂ’補正用に、参照電流生成回路６が発生する電流パルスの電流値Ｉｃ，Ｉｃ’を保持する。

ゲイン・オフセット補正部８は、電流検出回路７の出力Ｖｏｕｔｄ、および補正用測定値保持レジスタ９の保持する電流値から、ゲインａ、およびオフセットｂを補正し、その値を電流デジタル値演算部１２に出力する。

電流デジタル値演算部１２は、電流検出回路７から入力されるＶｏｕｔｄ、および、ゲイン・オフセット補正部８から入力されるゲインａ，ａ’、およびオフセットｂ，ｂ’より、式（１）に従い、電流のデジタル値Ｉｏｕｔｄを出力する。

ＩＦ回路１０は、電力制御用半導体素子１の外部から、補正用測定値保持レジスタ９が保持する値Ｉｃをリード、ライトするインターフェース機能を提供する。

テストモード制御部１１は、端子１４を介して外部から起動される。テストモード制御部１１の起動時は、制御信号Ｃａｌ＿ｏｎを用いて参照電流生成回路６を制御して参照電流生成回路６に流れる電流を端子１３に出力し、外部から参照電流生成回路６に流れる電流値を測定可能とする。測定された電流値Ｉｃは、ＩＦ回路１０を介して、補正用測定値保持レジスタ９に保持される。端子１４を介しての外部から起動は、電流制御用半導体素子１を工場出荷する前になどに行われる。

また、テストモード制御部１１は、電流制御用半導体素子１の内部の温度Ｔの情報に基づいて、補正指令Ｃを出力し、ゲイン・オフセット補正部８を起動する。そして、ゲイン・オフセット補正部８は、電流検出回路７の出力Ｖｏｕｔｄ、および補正用測定値保持レジスタ９の保持する電流値から、ゲインａ，ａ’、およびオフセットｂ，ｂ’を補正し、その値を電流デジタル値演算部１２に出力する。すなわち、前回ゲインａ，ａ’、およびオフセットｂ，ｂ’を補正した時の温度に対して、現在の温度が所定温度以上変化したとき、テストモード制御部１１は、ゲイン・オフセット補正部８を起動して、ゲインａ，ａ’、およびオフセットｂ，ｂ’を補正し、その値を電流デジタル値演算部１２に出力する。電流制御用半導体素子１の内部の温度Ｔは、電流制御用半導体素子１の内部に形成された抵抗値の温度依存性を用いて計測される。

次に、図２を用いて、本実施形態による電流制御用半導体素子に用いる電流検出回路７の構成について説明する。
図２は、本発明の一実施形態による電流制御用半導体素子に用いる電流検出回路の構成を示すブロック図である。

図２（Ａ）に示す電流検出回路７は、センスＭＯＳＦＥＴ２１を備え、ゲート信号Ｖｇがハイレベル時、すなわち、ハイサイドＭＯＳＦＥＴ４が通電している間オンとなり、ハイサイドＭＯＳＦＥＴ４とセンスＭＯＳＦＥＴ２１のオン抵抗比で定まる分流比によって分流した電流をセンス抵抗Ｒｓｎｓ２０に通電する。差動アンプ２２は、センス抵抗Ｒｓｎｓ２０の両端の電位差を増幅し、電圧値Ｖｏｕｔを出力する。ＡＤコンバータ２３は、差動アンプ２２の出力電圧値Ｖｏｕｔをサンプリング周期Ｔｓでデジタル変換し、参照電圧Ｖｒｅｆとの相対デジタル値Ｖｏｕｔｄ＝Ｖｏｕｔ／Ｖｒｅｆを出力する。

以上説明した電流検出回路７の特性はリニアであるため、電流のデジタル値Ｉｏｕｔｄと電流検出回路７の出力Ｖｏｕｔｄとの関係は、ゲインａ、およびオフセットｂを用い、式（１）で表すことができる。

図２（Ｂ）に示す電流検出回路７’は、センスＭＯＳＦＥＴ２１’を備え、ゲート信号Ｖｇがハイレベル時、すなわち、ローサイドＭＯＳＦＥＴ５が通電している間オンとなり、ローサイドＭＯＳＦＥＴ５とセンスＭＯＳＦＥＴ２１’のオン抵抗比で定まる分流比によって分流した電流をセンス抵抗Ｒｓｎｓ２０’に通電する。差動アンプ２２’は、センス抵抗Ｒｓｎｓ２０’の両端の電位差を増幅し、電圧値Ｖｏｕｔ’を出力する。ＡＤコンバータ２３’は、差動アンプ２２’の出力電圧値Ｖｏｕｔ’をサンプリング周期Ｔｓでデジタル変換し、参照電圧Ｖｒｅｆ’との相対デジタル値Ｖｏｕｔｄ’＝Ｖｏｕｔ’／Ｖｒｅｆ’を出力する。

以上説明した電流検出回路７’の特性はリニアであるため、電流のデジタル値Ｉｏｕｔｄと電流検出回路７の出力Ｖｏｕｔｄ’との関係は、ゲインａ’、およびオフセットｂ’を用い、式（１）で表すことができる。

次に、図３を用いて、本実施形態による電流制御用半導体素子に用いる参照電流生成回路６の構成について説明する。
図３は、本発明の一実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。

図３（Ａ）に示す参照電流生成回路６は、ＭＯＳＦＥＴ３０を備え、ゲート信号Ｃａｌ＿ｏｎがハイレベル時、電流値Ｉｃの定電流源３１の電流を通電する。

図３（Ｂ）に示す参照電流生成回路６’は、ＭＯＳＦＥＴ３０’を備え、ゲート信号Ｃａｌ＿ｏｎがハイレベル時、電流値Ｉｃの定電流源３１’の電流を通電する。

次に、図４を用いて、本実施形態による電流制御用半導体素子におけるゲインａ、およびオフセットｂの補正方法について説明する。
図４は、本発明の一実施形態による電流制御用半導体素子におけるゲインおよびオフセットの補正方法の説明図である。

ゲインａの補正を行うため、参照電流生成回路６は、振幅がＩｃで、ＡＤコンバータ２３のサンプリング周期の二倍の周期２・Ｔｓの電流パルスをソレノイド電流に重畳し、差動アンプ２２の出力Ｖｏｕｔを変動させる。

図４（Ａ）で示す例では、ＡＤコンバータ２３が出力する相対デジタル値Ｖｏｕｔｄ系列は、電圧Ｖｓ１，Ｖｓ２，…，Ｖｓ９であり、その中で添え字が偶数の電圧Ｖｓ２，Ｖｓ４，…，Ｖｓ８が、参照電流生成回路６による振幅Ｉｃの電流パルスが印加された時にサンプリングされたデジタル値である。

ここで、添え字が奇数Ｖｏｕｔｄ系列より、中点電圧Ｖｉ２＝Ｖｓ１＋Ｖｓ３／２，Ｖｉ４＝Ｖｓ３＋Ｖｓ５／２，…，Ｖｉ８＝Ｖｓ７＋Ｖｓ９／２をそれぞれ演算し、さらに、対応する添え字が偶数の電圧Ｖｓ２，Ｖｓ４，…，Ｖｓ８との差をそれぞれ演算することで、差電圧ΔＶ２，ΔＶ４，…，ΔＶ８を取得する。このようにして演算された差電圧ΔＶ２，ΔＶ４，…，ΔＶ８は、参照電流生成回路６が振幅Ｉｃの電流パルスをソレノイド電流に印加したことによって生じたＶｏｕｔ変動のデジタル値である。

参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路６が発生する電流パルスの振幅Ｉｃはソレノイド電流値と比べて小さく制限される。その結果、各差電圧ΔＶ２，ΔＶ４，…，ΔＶ８値の量子化誤差が大きくなるが、平均値ａｖｅΔＶを演算することにより量子化誤差を削減することができる。

さらに、ハイサイドＭＯＳＦＥＴ４がオフ時、すなわちローサイドＭＯＳＦＥＴ５がオンの時の電流検出回路７’の出力は、参照電流生成回路６’を用いて同様に演算できる。この時、図４（Ｂ）のように印加するパルス電流Ｉｃ’がマイナス側に重畳されることになるが、平均値ａｖｅ（ΔＶ）の求め方は同様に下記の手順で求まる。

図４（Ｂ）を用いて、ゲイン、オフセット補正部８によるゲインａ’、およびオフセットｂ’の補正方法を説明する。

ゲインａ’の補正を行うため、参照電流生成回路６’は、振幅がＩｃ’で、ＡＤコンバータ２３’のサンプリング周期の二倍の周期の電流パルスをソレノイド電流に重畳し、差動アンプ２２’の出力Ｖｏｕｔ’を変動させる。図４（Ｂ）で示す例では、ＡＤコンバータ２３’が出力するＶｏｕｔｄ’系列は、Ｖｓ１’，Ｖｓ２’，…，Ｖｓ９’であり、その中で添え字が偶数のＶｓ２’，Ｖｓ４’，… ，Ｖｓ８’が、参照電流生成回路６’による振幅Ｉｃ’の電流パルスが印加された時にサンプリングされたデジタル値である。

ここで、添え字が奇数Ｖｏｕｔｄ’系列より、中点Ｖｉ２’＝（Ｖｓ１’＋Ｖｓ３’）／２，Ｖｉ４’＝（Ｖｓ３’＋Ｖｓ５’）／２，…，Ｖｉ８’＝（Ｖｓ７’＋Ｖｓ９’）／２をそれぞれ演算し、さらに、対応する添え字が偶数のＶｓ２’，Ｖｓ４’，…，Ｖｓ８’との差をそれぞれ演算することで、ΔＶ２’，ΔＶ４’，…，ΔＶ８’を取得する。このようにして演算されたΔＶ２’，ΔＶ４’，…，ΔＶ８’は、参照電流生成回路６’が振幅Ｉｃ’の電流パルスをソレノイド電流に印加したことによって生じたＶｏｕｔ’変動のデジタル値である。

参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路６’が発生する電流パルスの振幅Ｉｃ’はソレノイド電流値と比べて小さく制限される。その結果、各ΔＶ２’，ΔＶ４’，…，ΔＶ８’値の量子化誤差が大きくなるが、平均値ａｖｅ（ΔＶ’）を演算することにより量子化誤差を削減することができる。

このようにして得られたａｖｅ（ΔＶ）とａｖｅ（ΔＶ’）、印加したパルス電流Ｉｃ，Ｉｃ’を使い、式（１）のゲインａ，ａ’は、式（２）を用いて、

ａ＝Ｉｃ／ａｖｅ（ΔＶ）、 ａ’＝Ｉｃ’／ａｖｅ（ΔＶ） …（２）

として高精度に演算できる。

また、式（１），式（２）より、オフセットｂ，ｂ’は、式（３）を用いて、

ｂ＝−ａ・Ｖｏｕｔｄ＿ｏｆｆ，ｂ’＝−ａ’・Ｖｏｕｔｄ’＿ｏｆｆ …（３）

として演算できる。

ここで、定電流源３１の電流値Ｉｃ（Ｉｃ’）は、テストモード制御部１１を用いて外部から高精度に測定し、予め不揮発性メモリ等に値を保存しておく。電流制御用半導体素子１の起動時には、ＩＦ回路１０を介して電流測定補正用測定値保持レジスタ９にＩｃ（Ｉｃ’）の値を転送しておく。

これにより、ゲイン、オフセット補正部８は補正が必要となる任意のタイミングで、Ｖｏｕｔｄ（Ｖｏｕｔｄ’）変動を測定し、電流測定補正用測定値保持レジスタ９に格納されたＩｃ（Ｉｃ’）の値を用いて、式（２），式（３）によりゲインａ（ａ’）、およびオフセットｂ（ｂ’）を求めることができる。

以上説明した、ゲイン、オフセット補正部８によるゲインａ（ａ’）、およびオフセットｂ（ｂ’）の補正誤差は、定電流源３１（３１’）の電流値Ｉｃ（Ｉｃ’）の絶対誤差に依存するが、定電流源の電流値は電源や温度に依存ぜず原理的に変動を０に近づけることができるため、高い精度でゲインａ（ａ’）、およびオフセットｂ（ｂ’）を補正することができる。

よって、本実施例により、高精度でゲインａ，ａ’およびオフセットｂ，ｂ’を補正し、高精度な電流測定が可能となる。

なお、以上の説明では、参照電流生成回路６は、ＡＤコンバータ２３のサンプリング周期の二倍の周期２・Ｔｓの電流パルスをソレノイド電流に重畳するものとしているが、ＡＤコンバータ２３のサンプリング周期の他の整数倍の周期，三倍，四倍の周期の電流パルスをソレノイド電流に重畳するようにしてもよいものである。例えば、ＡＤコンバータ２３のサンプリング周期のＴｓは１０μｓ程度である。一方、重畳する参照電流Ｉｃの立ち上がりが早い場合には、図４にて説明した原理により、ΔＶを求めることで、参照電流Ｉｃによる増加分を正確に検出することができる。但し、重畳する参照電流Ｉｃの立ち上がりが遅い場合には、ΔＶが参照電流Ｉｃによる増加分を正確に示さない場合がある。このようなときは、ＡＤコンバータ２３のサンプリング周期の他の整数倍の周期，三倍，四倍の周期の電流パルスをソレノイド電流に重畳することで、より正確に参照電流Ｉｃによる増加分を検出することができる。

次に、図５を用いて、本実施形態による電流制御用半導体素子におけるゲインａ，ａ’、およびオフセットｂ，ｂ’の他の補正方法について説明する。
図５は、本発明の一実施形態による電流制御用半導体素子におけるゲインａ，ａ’、およびオフセットｂ，ｂ’の他の補正方法の説明図である。

ここでは、図２に示したＡＤコンバータ２３として、ΔΣ変調方式のものとしている。

ゲインａの補正を行うため、参照電流生成回路６は、振幅がＩｃで、ＰＷＭ周期の二倍の周期の電流パルスをソレノイド電流に重畳し、差動アンプ２２の出力ＶｏｕｔをＰＷＭ１周期毎に変動させる。図５で示す例では、ＯＮ区間２，ＯＮ区間４において、参照電流生成回路６が振幅Ｉｃの電流パルスを印加している。

ΔΣ変調方式のＡＤコンバータより、ＰＷＭ・ＯＮ期間のＶｏｕｔｄ平均値系列、Ｖｓａｖｅ１，Ｖｓａｖｅ２，…，Ｖｓａｖｅ５を取得するが、この中で、Ｖｓａｖｅ２，Ｖｓａｖｅ４が、参照電流生成回路６による振幅Ｉｃの電流パルスが印加されたＰＷＭ・ＯＮ期間における、Ｖｏｕｔｄの平均値である。

ここで、添え字が奇数のＶｏｕｔｄ平均値系列より、中点Ｖｉａｖｅ２＝（Ｖｓａｖｅ１＋Ｖｓａｖｅ３）／２，Ｖｉａｖｅ４＝（Ｖｓａｖｅ３＋Ｖｓａｖｅ５）／２をそれぞれ演算し、さらに、対応する添え字が偶数のＶｓａｖｅ２，Ｖｓａｖｅ４との差ΔＶａｖｅ２＝Ｖｓａｖｅ２−Ｖｉａｖｅ２，ΔＶａｖｅ４＝Ｖｓａｖｅ４−Ｖｉａｖｅ４をそれぞれ取得する。このようにして演算されたΔＶａｖｅ２，ΔＶａｖｅ４は、参照電流生成回路６が振幅Ｉｃの電流パルスをソレノイド電流に加算したことによって生じたＶｏｕｔｄ変動の平均値である。

参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路６が発生する電流パルスの振幅Ｉｃはソレノイド電流値と比べて小さく制限される。その結果、各ΔＶａｖｅ２，ΔＶａｖｅ４の量子化誤差が大きくなるが、さらに平均値ａｖｅ（ΔＶａｖｅ）を、ａｖｅ（ΔＶ）＝（ΔＶａｖｅ２ ＋ ΔＶａｖｅ４ ＋ …）／ｎとして演算することにより、量子化誤差を削減することができる。

図１〜図４の例と同様に、ハイサイドＭＯＳＦＥＴ４がオフ時、すなわちローサイドＭＯＳＦＥＴ５がオンの時の電流検出回路７’の出力は、参照電流生成回路６’を用いて同様に演算できる。図５で示す例では、ＯＦＦ区間２，ＯＦＦ区間４において、参照電流生成回路６’が振幅Ｉｃ’の電流パルスを印加している。この時、電流はマイナス側に重畳されることになるが、平均値ａｖｅ（ΔＶ）’の求め方は、ハイサイドＭＯＳＦＥＴ４オン時と同様である。

添え字が奇数のＶｏｕｔｄ’平均値系列より、中点Ｖｉａｖｅ２’＝（Ｖｓａｖｅ１’＋Ｖｓａｖｅ３’）／２，Ｖｉａｖｅ４’＝（Ｖｓａｖｅ３’＋Ｖｓａｖｅ５’）／２をそれぞれ演算し、さらに、対応する添え字が偶数のＶｓａｖｅ２’，Ｖｓａｖｅ４’との差ΔＶａｖｅ２’＝Ｖｉａｖｅ２’−Ｖｓａｖｅ２’，ΔＶａｖｅ４’＝Ｖｉａｖｅ４’−Ｖｓａｖｅ４’をそれぞれ取得する。このようにして演算されたΔＶａｖｅ２’，ΔＶａｖｅ４’は、参照電流生成回路６’が振幅Ｉｃ’の電流パルスをソレノイド電流に加算したことによって生じたＶｏｕｔｄ’変動の平均値ａｖｅ（ΔＶ）’を、ａｖｅ（ΔＶ）’＝（ΔＶａｖｅ２’＋ ΔＶａｖｅ４’＋…）／ｎとして、演算する。

このようにして得られたａｖｅ（ΔＶａｖｅ）とＩｃ，Ｉｃ’を使い、式（１）の真のゲインａは、以下の式（４）として、

ａ＝Ｉｃ／ａｖｅ（ΔＶ），ａ’＝Ｉｃ’／ａｖｅ（ΔＶ） …（４）

を用いて高精度に演算できる。

さらに、図１〜図４の実施例と同様、ハイサイドＭＯＳＦＥＴ４がオフ時の電流検出回路７の出力Ｖｏｕｔｄ＿ｏｆｆにより、式（１）と、以下の式（５）を用いて、

ｂ＝−ａ・Ｖｏｕｔｄ＿ｏｆｆ、ｂ’＝−ａ’・Ｖｏｕｔｄ’＿ｏｆｆ …（５）

として、オフセットｂ，ｂ’を求めることができる。

以上の方法により、原理的にピーク値のサンプリングが困難であるΔΣ変調方式のＡＤコンバータを用いた場合でも、ゲインａ、およびオフセットｂの高精度な演算が可能となる。ΔΣ変調方式のＡＤコンバータは回路を小型化することができるため、本実施例により電流制御用半導体素子のコストを下げることができる。

以上説明したように、本実施形態によれば、負荷の電流に電流パルスを重畳することによって、ＡＤコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ＡＤコンバータが出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することができる。そして、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、電流検出精度を向上することができる。

次に、図６及び図７を用いて、本発明の他の実施形態による電流制御用半導体素子の構成及び動作について説明する。
図６は、本発明の他の実施形態による電流制御用半導体素子の構成を示すブロック図である。なお、図１と同一符号は同一部分を示している。図７は、本発明の他の実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。

図６において、本実施形態では、図１及び図３にて説明した参照電流生成回路６を、参照電流生成回路６Ａと、抵抗値Ｒｒｅｆの高精度な外付け抵抗６０を使って実装したものである。

図７に示すように、参照電流生成回路６Ａは、ＭＯＳＦＥＴ３０を備え、ゲート信号Ｃａｌ＿ｏｎがハイレベル時、ＭＯＳＦＥＴ３０がＯＮとなり、オペアンプ７０は、ＧＮＤ２端子電圧がオペアンプの＋端子に入力された参照電圧Ｖｂｇｒと等しくなるように、ＭＯＳＦＥＴ７１のゲート電圧を制御し、その結果Ｉｃ＝Ｖｂｇｒ／Ｒｒｅｆの電流が流れる。

本例では、参照電流Ｉｃの取得の際、ＧＮＤ２端子に流れる微小な電流値ではなく、参照電圧Ｖｂｇｒの電圧値、具体的に参照電圧Ｖｂｇｒをバンドギャップレギュレータで生成した場合は１．２Ｖ程度の電圧値を測定すればよいので、参照電流Ｉｃ取得に必要な測定器を簡素化し、さらに測定精度を向上することができる。

以上説明したように、本実施形態によれば、負荷の電流に電流パルスを重畳することによって、ＡＤコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ＡＤコンバータが出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することができる。そして、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、電流検出精度を向上することができる。

また、定電流源の電流値は、予め外部から高精度に測定した値を利用して補正を行うことから、補正精度を向上させることができる。

次に、図８を用いて、本発明の各実施形態による電流制御用半導体素子を用いた自動変速機制御装置の構成及び動作について説明する。
図８は、本発明の各実施形態による電流制御用半導体素子を用いた自動変速機制御装置の構成を示すブロック図である。なお、図８において、図１と同一符号は同一部分を示している。

自動変速機制御装置ＡＴＣＵは、図１に示した上位の制御装置であるマイクロコントローラＣＵと、電流制御用半導体素子１に相当する複数の電流制御用半導体素子１ａ，…，１ｅとから構成される。

マイクロコントローラ１は、エンジン回転数センサ５２、シフトレバー位置センサ５３、アクセルペダル位置センサ５４からセンサ値を入力し、入力されたセンサ値から、最適な変速比を演算し、その変速比を実現するための、変速機５１が備える複数のクラッチ（図示せず）の油圧指令値と、その油圧に対応したソレノイド２０ａ，…，２０ｅの電流値指令値を演算し、その電流値指令値Ｉａ＊，…，Ｉｅ＊を電流制御用半導体素子１ａ，…，１ｅに出力する。

前述の各実施形態における説明の通り、電流制御用半導体素子１ａ，…，１ｅにより電流検出精度を向上できるため、滑らかな変速が可能となり、自動車の乗り心地が向上する。

なお、図８ではマイクロコントローラＣＵがエンジン回転数センサ５２、シフトレバー位置センサ５３、アクセルペダル位置センサ５４の３つのセンサからセンサ値を入力しているが、変速制御方式に対応して、入力するセンサの数や種類を変えても良い。また、図８ではマイクロコントローラＣＵがセンサからセンサ値を直接入力しているが、他のマイクロコントローラやＩＣを経由して入力しても良い。また、図８では自動変速機５１が５つのクラッチを備える例を示しているが、変速機構に対応して、クラッチの数、およびそれに対応したソレノイド電流制御装置の数を変えても良い。

次に、図９を用いて、本発明の各実施形態による電流制御用半導体素子を用いたブレーキ制御装置の構成及び動作について説明する。
図９は、本発明の各実施形態による電流制御用半導体素子を用いたブレーキ制御装置の構成を示すブロック図である。なお、図９において、図１と同一符号は同一部分を示している。

ブレーキ制御装置ＢＣＵは、図１に示したマイクロコントローラＣＵと電流制御用半導体素子１とから構成される。

マイクロコントローラＣＵは、ブレーキペダル位置センサ６３、車速センサ６４からセンサ値を入力し、入力されたセンサ値から、最適なブレーキの制動力を演算し、その制動力を実現するための、油圧ブレーキ６１の油圧指令値と、その油圧に対応したソレノイド２０の電流値指令値を演算し、その電流値指令値Ｉ＊を電流制御用半導体素子１に出力する。

前述の各実施形態における説明の通り、電流制御用半導体素子１は電流検出精度を向上できるため、滑らかなブレーキが可能となり、自動車の乗り心地が向上する。

なお、図９ではマイクロコントローラＣＵがブレーキペダル位置センサ６３、車速センサ６４の２つのセンサからセンサ値を入力しているが、制動方式に対応して、入力するセンサの数や種類を変えても良い。また、図９ではマイクロコントローラＣＵがセンサからセンサ値を直接入力しているが、他のマイクロコントローラやＩＣを経由して入力しても良い。

次に、図１０を用いて、本発明の各実施形態による電流制御用半導体素子を用いたブラシレスモータ制御装置の構成及び動作について説明する。
図１０は、本発明の各実施形態による電流制御用半導体素子を用いたブラシレスモータ制御装置の構成を示すブロック図である。なお、図９において、図１と同一符号は同一部分を示している。

ブラシレスモータ制御装置ＭＣＵは、図１に示したマイクロコントローラＣＵと電流制御用半導体素子１とから構成される。

マイクロコントローラＣＵは、モータの目標回転数、およびトルクを実現するためのモータ７１の３相コイルＣｕ，Ｃｖ，Ｃｗに対する３相電流指令値を演算し、その電流値指令値Ｉｕ＊，Ｉｖ＊，Ｉｗ＊を電流制御用半導体素子１ａ，…，１ｃに出力する。

前述の各実施形態における説明の通り、電流制御用半導体素子１ａ，…，１ｃは電流検出精度を向上できるため、滑らかなモータ制御が可能となる。

以上説明したように、本実施形態では、負荷の電流に電流パルスを重畳することによって、ＡＤコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得している。そのため、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、高精度な電流検出をできる。すなわち、ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能となる。

また、定電流源の電流値は、予め外部から高精度に測定した値を利用して補正を行うことから、補正精度を向上させることができる。

１…電流制御用半導体素子
２…ソレノイド
３…バッテリー
４…ハイサイドＭＯＳＦＥＴ
５…ローサイドＭＯＳＦＥＴ
６，６’，６Ａ…参照電流生成回路
７，７’…電流検出回路
８…ゲインオフセット補正部
９…補正用測定値保持レジスタ
１０…ＩＦ回路
１１…テストモード制御部
１２…電流デジタル値演算部

Claims (6)

1. 同一半導体チップ上に、
   負荷を駆動するトランジスタと、
   前記負荷の電流を電圧に変換する電流−電圧変換回路と、
   該電流−電圧変換回路の出力電圧をデジタル値に変換するＡＤコンバータとを有する電流制御用半導体素子であって、
   前記負荷の電流に電流パルスを重畳して、前記ＡＤコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、
   該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、
   該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ＡＤコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えることを特徴とする電流制御用半導体素子。
2. 請求項１記載の電流制御用半導体素子であって、
   外部から高精度に測定した前記電流パルスの電流値を保持する補正用測定値保持部を備え、
   前記ゲインオフセット補正部は、該補正用測定値保持部に保持された前記電流パルスの電流値と、前記電圧デジタル値の信号処理結果を用いて、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することを特徴とする電流制御用半導体素子。
3. 請求項２記載の電流制御用半導体素子であって、
   前記電流パルスの電流は、抵抗と参照電圧を用いて生成されることを特徴とする電流制御用半導体素子。
4. 請求項２記載の電流制御用半導体素子であって、
   前期電流パルスの周期は、前記ＡＤコンバータのサンプリング周期の整数倍であることを特徴とする電流制御用半導体素子。
5. 請求項２記載の電流制御用半導体であって、
   電流をＰＷＭで制御する場合、前期電流パルスの周期は、ＰＷＭ周期の整数倍であることを特徴とする電流制御用半導体素子。
6. 電流制御用半導体素子と、該電流制御用半導体素子を制御するマイクロコントローラとを有する制御装置であって、
   前記電流制御用半導体素子は、
   同一半導体チップ上に、
   負荷を駆動するトランジスタと、
   前記負荷の電流を電圧に変換する電流−電圧変換回路と、
   該電流−電圧変換回路の出力電圧をデジタル値に変換するＡＤコンバータとを有する電流制御用半導体素子であって、
   前記負荷の電流に電流パルスを重畳して、前記ＡＤコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、
   該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ＡＤコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、
   該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ＡＤコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えることを特徴とする制御装置。

Images