JP2019132618A - 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法 - Google Patents

Abstract

【課題】インダクタ電流を高精度に検出することが可能な半導体装置を提供する。【解決手段】一つの半導体チップにおいて、ドライバ領域ＡＲ１には、駆動用トランジスタ（ＱＨ，ＱＬ）と、電流センサＩＳＥＮ（ｈ／ｌ）と、ドライバ領域ＡＲ１の温度を検出する温度センサＴＳＥＮｄ（ｈ／ｌ）とが配置される。周辺回路領域ＡＲ２には、電流検出回路ＣＳと、アナログディジタル変換器ＡＤＣｃと、周辺回路領域ＡＲ２の温度を検出する温度センサＴＳＥＮｃとが配置される。補正回路部ＣＡＬＵは、温度センサＴＳＥＮｄ（ｈ／ｌ）の検出結果と、温度センサＴＳＥＮｃの検出結果とに基づいて、アナログディジタル変換器ＡＤＣｃからのディジタル検出電圧ＤＶＩＳを補正する。【選択図】図３

Description

本発明は、半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法に関し、例えば、負荷となるインダクタに流れるインダクタ電流をＰＷＭ（Pulse Width Modulation）で制御する技術に関する。

特許文献１には、ソレノイドバルブの電流を検出する検出抵抗と、その検出電圧を増幅する増幅部と、その出力をディジタル変換することで検出電流値を出力するＡＤコンバータと、補正部とを有する電流検出回路が示される。補正部は、ＡＤコンバータの基準電流（基準電圧）の温度特性に起因して生じる検出電流値の温度特性の情報を記憶する記憶部と、温度センサとを備え、温度センサの検知結果と記憶部の情報とに基づきＡＤコンバータからの検出電流値を補正する。

特許文献２には、メイントランジスタ、センストランジスタおよび温度検出ダイオードを備えるセンス機能付きパワー半導体デバイスと、センストランジスタの電流を電圧変換する電流−電圧変換回路と、電流−電圧変換回路からのセンス電圧を調整する可変電圧源と、補正演算部とを備えた構成が示される。補正演算部は、温度検出ダイオードからの温度情報と、予めメモリに保存された設定値との演算結果によって可変電圧源を制御することで、温度による電流センス比の変動を補正する。

特許文献３には、ソレノイドに接続されるハイサイドＭＯＳＦＥＴと、その電流をセンスＭＯＳＦＥＴおよびセンス抵抗を介して検出する電流−電圧変換回路と、当該変換された電圧をディジタル変換するＡＤコンバータと、参照電流生成回路と、補正値算出回路と、温度センサとを備えた電流制御用半導体素子が示される。補正値算出回路は、温度センサにより検出された温度が所定温度以上変化した場合に、センス抵抗の温度変化の影響等を補正するための補正値算出動作を起動する。補正値算出動作では、参照電流生成回路からの定電流を電流−電圧変換回路を介してＡＤコンバータに測定させることで、ＡＤコンバータからのディジタル値を補正するための補正値が算出される。

特開２０１７−１２９５２８号公報 特許第５５９０２４０号公報 特開２０１１−９７４３４号公報

一般的に、パワーエレクトロニクス分野では、スイッチング素子をＰＷＭ制御することでインダクタに流れるインダクタ電流をフィードバック制御するようなシステムが広く用いられる。このようなシステムでは、特許文献１のシャント抵抗や特許文献２，３のセンス用トランジスタを代表とする電流センサを用いてインダクタ電流を検出する必要がある。この際に、システムにより高精度な制御を行わせるためには、インダクタ電流を高精度に検出することが望まれる。

一方、負荷駆動用のトランジスタを含むドライバ部と、電流センサと、電流センサの検出値を処理する処理部（ＡＤコンバータ等）とを１個の半導体チップに搭載する場合、電流センサ周辺と、処理部周辺とでは温度差が生じ得る。その結果、特許文献１のように、温度センサを用いてＡＤコンバータの特性を補正する方式や、特許文献２のように、温度検出ダイオードを用いて電流センス比の変動を補正する方式では、補正精度、ひいては、インダクタ電流の検出精度が不十分となる恐れがある。

後述する実施の形態は、このようなことに鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態による半導体装置は、一つの半導体チップで構成され、第１の領域、第２の領域および補正回路部を備える。第１の領域には、インダクタ電流の電流経路を形成する駆動用トランジスタと、インダクタ電流を検出する電流センサと、第１の領域の温度を検出し、当該温度を表す第１の温度信号を出力する第１の温度センサとが配置される。第２の領域には、電流検出回路と、アナログディジタル変換器と、第２の温度センサとが配置される。電流検出回路は、電流センサの検出値が入力され、それに応じた検出電圧を出力する。アナログディジタル変換器は、検出電圧が入力され、印加された基準値を目盛りとして当該検出電圧をディジタル変換することでディジタル検出電圧を出力する。第２の温度センサは、第２の領域の温度を検出し、当該温度を表す第２の温度信号を出力する。補正回路部は、第１および第２の温度信号に基づいてディジタル検出電圧を補正する。

前記一実施の形態によれば、インダクタ電流を高精度に検出することが可能になる。

本発明の実施の形態１による負荷駆動システムの主要部の構成例を示す回路ブロック図である。 図１の負荷駆動システムにおける模式的なＰＷＭ動作例を示すタイミングチャートである。 本発明の一実施の形態による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。 本発明の実施の形態１による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。 図４の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。 図４における温度センサの構成例を示す回路図である。 図４におけるハイサイドドライバの構成例を示す模式図である。 図４における電流検出回路の構成例を示す回路図である。 （ａ）、（ｂ）および（ｃ）は、図４における補正回路部の動作原理の一例を説明する図である。 図４の補正回路部が保持する各補正係数の決定方法の一例を示すフロー図である。 本発明の実施の形態２による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。 図１１の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。 本発明の実施の形態３による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。 図１３の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。 本発明の実施の形態３による負荷駆動システムを適用した自動車の構成例を示す概略図である。 図１５における電子制御装置の構成例を示す概略図である。 図１６におけるＤＣ／ＤＣコンバータの構成例を示す概略図である。 本発明の比較例として検討した負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。 本発明の比較例として検討した負荷駆動システムにおいて、図１８とは異なる電流検出パスの構成例を示す回路ブロック図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《負荷駆動システム（実施の形態１）の概略》
図１は、本発明の実施の形態１による負荷駆動システムの主要部の構成例を示す回路ブロック図である。図１に示す負荷駆動システムは、例えば、一つの半導体チップで構成される半導体装置ＤＥＶと、当該半導体装置ＤＥＶによって駆動され負荷となるインダクタＬと、バッテリ電源電位ＶＢＡＴを生成するバッテリ電源と、チップ用の電源電位ＶＣＣを生成するチップ用電源とを備える。バッテリ電源電位ＶＢＡＴは、例えば、５Ｖ〜４５Ｖ等であり、代表的には１３Ｖ等である。チップ用の電源電位ＶＣＣは、例えば、数Ｖ程度であり、代表的には３．３Ｖ等である。

半導体装置ＤＥＶは、外部端子となる電源端子ＰＮｖｂ，ＰＮｖｃ，ＰＮｇおよび出力端子ＰＮｏと、ドライバ部ＤＶＵと、プリドライバ部ＰＤＶＵと、電流検出回路ＣＳと、温度センサＴＳＥＮと、アナログディジタル変換器ＡＤＣｃと、制御回路部ＣＴＬＵとを備える。制御回路部ＣＴＬＵは、アナログディジタル変換器ＡＤＣｔと、補正回路部ＣＡＬＵと、ＰＷＭ信号生成回路ＰＷＭＧと、補償器ＰＩＣと、誤差検出器ＳＵＢとを備える。電源端子ＰＮｖｂにはバッテリ電源電位ＶＢＡＴが供給され、電源端子ＰＮｖｃにはチップ用の電源電位ＶＣＣが供給され、電源端子ＰＮｇには、接地電源電位ＧＮＤが供給される。出力端子ＰＮｏには、負荷となるインダクタＬが結合される。

ドライバ部ＤＶＵは、ハイサイドトランジスタＱＨおよび還流ダイオードＤＨを含むハイサイドドライバＨＳＤと、ロウサイドトランジスタＱＬおよび還流ダイオードＤＬを含むロウサイドドライバＬＳＤと、電流センサＩＳＥＮとを備える。ハイサイドトランジスタＱＨおよびロウサイドトランジスタＱＬは、この例では、ｎチャネル型のＭＯＳＦＥＴである。

ハイサイドトランジスタＱＨおよび還流ダイオードＤＨは、ハイサイド電源電位ＶＩＮと出力端子ＰＮｏとの間に並列に結合される。ハイサイド電源電位ＶＩＮは、例えば、バッテリ電源電位ＶＢＡＴを電源レギュレータで安定化した電位であり、バッテリ電源電位ＶＢＡＴとほぼ同電位となる。ロウサイドトランジスタＱＬおよび還流ダイオードＤＬは、出力端子ＰＮｏと接地電源電位ＧＮＤとの間に並列に結合される。電流センサＩＳＥＮは、例えば、センス用トランジスタやセンス抵抗素子等であり、インダクタ電流ＩＬを検出する。

ハイサイドトランジスタＱＨおよびロウサイドトランジスタＱＬは、オンに制御された際に、インダクタＬに流れるインダクタ電流ＩＬの電流経路を形成する駆動用トランジスタとして機能する。ハイサイドトランジスタＱＨは、ＰＷＭ信号によって制御され、オンに制御された際に電流経路ＳＰＨを介してインダクタＬに電力を蓄積する。一方、ロウサイドドライバＬＳＤは、ハイサイドトランジスタＱＨとは相補的にオン・オフが制御され、オンに制御された際に電流経路ＲＰＨを介してインダクタ電流ＩＬを還流させる。明細書では、電流経路ＳＰＨを流れるインダクタ電流ＩＬを駆動電流と呼び、電流経路ＲＰＨを流れるインダクタ電流ＩＬを還流電流と呼ぶ。ロウサイドトランジスタＱＬは、オンに制御された際に同期整流を行い、還流ダイオードＤＬに替わって還流電流を流す。

電流検出回路ＣＳは、電流センサＩＳＥＮの検出値が入力され、当該検出値に応じた検出電圧ＶＩＳを出力する。アナログディジタル変換器ＡＤＣｃは、検出電圧ＶＩＳが入力され、印加された基準値（例えば基準電圧Ｖｒｅｆ）を目盛りとして検出電圧ＶＩＳをディジタル変換することでディジタル検出電圧ＤＶＩＳを出力する。温度センサＴＳＥＮは、詳細は後述するが、所定の領域の温度を検出し、当該温度を表す温度信号ＴＭを出力する。アナログディジタル変換器ＡＤＣｔは、当該温度信号ＴＭをディジタル変換することでディジタル温度信号ＴＭＤを出力する。補正回路部ＣＡＬＵは、詳細は後述するが、ディジタル温度信号ＴＭＤに基づいてディジタル検出電圧ＤＶＩＳを補正することで、補正後ディジタル検出電圧ＤＶＩＳＣを出力する。

誤差検出器ＳＵＢは、補正後ディジタル検出電圧ＤＶＩＳＣと、予め定めた目標電流に対応する目標電圧ＴＧＴとの誤差を検出する。補償器ＰＩＣは、例えば、補正後ディジタル検出電圧ＤＶＩＳＣ（すなわちインダクタ電流ＩＬ）の平均値と目標電圧ＴＧＴ（すなわち目標電流）との誤差をゼロに近づけるように、Ｐ（比例）、積分（Ｉ）制御等を用いてＰＷＭデューティ比を定める。ＰＷＭ信号生成回路ＰＷＭＧは、当該ＰＷＭデューティ比を反映して、ハイサイドトランジスタＱＨのオン・オフを制御するためのＰＷＭ信号となるハイサイドスイッチング信号ＨＳと、その相補信号（詳細には、デッドタイム期間を含む）となるロウサイドスイッチング信号ＬＳとを生成する。

プリドライバ部ＰＤＶＵは、プリドライバＰＤＶｈ，ＰＤＶｌを備える。プリドライバＰＤＶｈは、出力端子ＰＮｏに生成される出力電位ＶＯを基準とした電源電位ＶＣＣ（すなわち、ハイサイド用駆動電位“ＶＯ＋ＶＣＣ”）で動作する。プリドライバＰＤＶｈは、ハイサイドスイッチング信号ＨＳを受けて、ハイサイドトランジスタＱＨのゲート（制御入力ノード）に制御入力電位となるゲート電位ＶＧＨを印加する。言い換えれば、プリドライバＰＤＶｈは、ハイサイドトランジスタＱＨのゲート・ソース間にオン・オフ制御電圧となるゲート・ソース間電圧ＶＧＳＨ（＝ＶＧＨ−ＶＯ）を印加する。

プリドライバＰＤＶｌは、接地電源電位ＧＮＤを基準として電源電位ＶＣＣで動作する。プリドライバＰＤＶｌは、ロウサイドスイッチング信号ＬＳを受けて、ロウサイドトランジスタＱＬのゲートにゲート電位ＶＧＬを印加する。言い換えれば、プリドライバＰＤＶｌは、ロウサイドトランジスタＱＬのゲート・ソース間にゲート・ソース間電圧（オン・オフ制御電圧）ＶＧＳＬ（＝ＶＧＬ）を印加する。

図２は、図１の負荷駆動システムにおける模式的なＰＷＭ動作例を示すタイミングチャートである。時刻ｔ１０において、ハイサイドスイッチング信号ＨＳが‘Ｌ’レベル（オフレベル）から‘Ｈ’レベル（オンレベル）に遷移すると、ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨは、ゼロレベルから電源電位ＶＣＣレベルに立ち上がる。これに応じて、図１の電流経路ＳＰＨで駆動電流が流れ、出力電位ＶＯは、略接地電源電位ＧＮＤレベルからハイサイド電源電位ＶＩＮレベルに立ち上がる。

次いで、時刻ｔ１１において、ハイサイドスイッチング信号ＨＳがオンレベルからオフレベルに遷移すると、ゲート・ソース間電圧ＶＧＳＨは、電源電位ＶＣＣレベルからゼロレベルに立ち下がる。これに応じて、出力電位ＶＯは、接地電源電位ＧＮＤレベルよりも低いレベルに向けて立ち下がる。出力電位ＶＯが接地電源電位ＧＮＤレベルを基準に順方向電圧ＶＦ分だけ低下した値に達すると、ロウサイドの還流ダイオードＤＬは、オンとなり、電流経路ＳＰＨに替わって電流経路ＲＰＨで還流電流を流す。

続いて、時刻ｔ１２において、ロウサイドスイッチング信号ＬＳがオフレベルからオンレベルに遷移すると、ロウサイドトランジスタＱＬのゲート・ソース間電圧ＶＧＳＬは、ゼロレベルから電源電位ＶＣＣレベルに立ち上がる。これに応じて、ロウサイドトランジスタＱＬは、還流ダイオードＤＬに替わって還流電流を流す。また、これに伴い、出力電位ＶＯは、接地電源電位ＧＮＤレベルとなる。

次いで、時刻ｔ１３において、ロウサイドスイッチング信号ＬＳがオンレベルからオフレベルに遷移すると、ロウサイドトランジスタＱＬのゲート・ソース間電圧ＶＧＳＬは、電源電位ＶＣＣレベルからゼロレベルに立ち下がる。これに応じて、出力電位ＶＯが順方向電圧ＶＦ分だけ低下すると、ロウサイドの還流ダイオードＤＬは、ロウサイドトランジスタＱＬに替わって還流電流を流す。その後、時刻ｔ１４において、時刻ｔ１０の場合と同様の動作が行われる。

時刻ｔ１０〜時刻ｔ１４の期間は、ＰＷＭ周期Ｔｐｗｍとなる。電流検出回路ＣＳの検出電圧ＶＩＳ（すなわち、インダクタ電流ＩＬ）は、出力電位ＶＯがハイサイド電源電位ＶＩＮレベルとなる期間（時刻ｔ１０〜ｔ１１）では所定の傾きで上昇し、接地電源電位ＧＮＤレベルとなる期間（時刻ｔ１２〜ｔ１３）では所定の傾きで低下する。アナログディジタル変換器ＡＤＣｃは、当該検出電圧ＶＩＳをＰＷＭ周期Ｔｐｗｍよりも十分に短いサンプリング周期でディジタル変換することで、ディジタル検出電圧ＤＶＩＳを出力する。

《電流検出方式（比較例）の概略および問題点》
図１８は、本発明の比較例として検討した負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。図１８の例では、一つの半導体チップ内に１個の温度センサＴＳＥＮｃが設けられる。温度センサＴＳＥＮｃは、例えば、基準電圧Ｖｒｅｆを生成する基準値生成回路ＶＲＧの温度を検出するために設けられる。アナログディジタル変換器ＡＤＣｃは、電流検出回路ＣＳ’からの検出電圧ＶＩＳを、基準電圧Ｖｒｅｆを目盛りとしてディジタル変換することでディジタル検出電圧ＤＶＩＳを出力する。基準値生成回路ＶＲＧは、定電流源ＩＳと、定電流源ＩＳからの定電流を基準電圧Ｖｒｅｆに変換する基準抵抗Ｒｒｅｆとを備える。定電流源ＩＳは、例えば、図示しない基準電流生成回路からの基準電流をカレントミラーする１個のトランジスタ等によって構成される。

ここで、定電流源ＩＳや基準抵抗Ｒｒｅｆの電気的特性は、温度依存性を有する場合がある。この場合、基準電圧Ｖｒｅｆに温度依存性が生じるため、アナログディジタル変換器ＡＤＣｃからのディジタル検出電圧ＤＶＩＳにも温度依存性が生じ得る。そこで、補正回路部ＣＡＬＵａ’は、アナログディジタル変換器ＡＤＣｔからのディジタル温度信号ＴＭＤｃ（温度センサＴＳＥＮｃからの温度信号ＴＭｃ）に基づいてディジタル検出電圧ＤＶＩＳを補正することで、補正後ディジタル検出電圧ＤＶＩＳＣａ’を出力する。

図１９は、本発明の比較例として検討した負荷駆動システムにおいて、図１８とは異なる電流検出パスの構成例を示す回路ブロック図である。図１９の例では、図１８の場合と異なり、１個の温度センサＴＳＥＮｄが半導体チップ内のドライバ部ＤＶＵに設けられる。例えば、電流センサＩＳＥＮをセンス用トランジスタとした場合、駆動用トランジスタ（ＱＨ，ＱＬ）とセンス用トランジスタとの電流センス比に温度依存性が生じる場合がある。そこで、補正回路部ＣＡＬＵｂ’は、アナログディジタル変換器ＡＤＣｔからのディジタル温度信号ＴＭＤｄ（温度センサＴＳＥＮｄからの温度信号ＴＭｄ）に基づいてディジタル検出電圧ＤＶＩＳを補正することで、補正後ディジタル検出電圧ＤＶＩＳＣｂ’を出力する。

ここで、図１８の電流検出方式を用いた場合、図１９に示したような電流センス比に伴う誤差が残存し、図１９の電流検出方式を用いた場合、図１８に示したようなアナログディジタル変換器ＡＤＣｃに伴う誤差が残存する。そこで、例えば、一つの半導体チップ内に搭載した１個の温度センサからの温度信号に基づいて、図１８に示したような補正と、図１９の示したような補正の両方を行うことが考えられる。

しかし、図１に示したように、ドライバ部ＤＶＵと電流検出パス（ＣＳ’，ＡＤＣｃ等）とを一つの半導体チップに搭載する場合、ドライバ部ＤＶＵ周辺と電流検出パス周辺とでは、温度差が生じ得る。具体的には、ドライバ部ＤＶＵ周辺は、大きなインダクタ電流ＩＬを流すことに伴い発熱源となるのに対して、電流検出パス周辺は、ドライバ部ＤＶＵ周辺との間のチップ上の距離等（熱伝達率）に応じて、さほど高温状態とならない場合がある。したがって、このような方式では、当該温度差に起因して補正精度が不十分となり、インダクタ電流を高精度に検出できない恐れがある。

また、このような一つの半導体チップを用いずに、例えば、ドライバ部ＤＶＵおよび電流検出回路ＣＳ’と、アナログディジタル変換器ＡＤＣｃ等とをそれぞれ別の半導体チップに搭載し、各半導体チップにそれぞれ温度センサを搭載するような方式も考えられる。しかし、当該方式では、高速なＰＷＭ制御を実現することが困難となる恐れがある。すなわち、検出電圧ＶＩＳを半導体チップ外にアナログ出力する必要があるため、その出力経路の寄生容量等によってセトリング特性が悪化し、応答速度の低下を招き得る。

また、図１に示した補償器ＰＩＣは、例えば、補正後ディジタル検出電圧ＤＶＩＳＣの平均値と目標電圧ＴＧＴとの誤差をゼロに近づけるようにＰＷＭデューティ比を定める。このため、前述したように補正精度が不十分となる場合、補正後ディジタル検出電圧ＤＶＩＳＣの平均値に含まれる誤差が大きくなり、インダクタ電流ＩＬが目標電圧ＴＧＴ（すなわちインダクタ電流ＩＬの目標電流）からズレた値に制御され得る。その結果、インダクタ電流ＩＬを目標電流に対して高精度に制御することが困難となる恐れがある。そこで、後述する実施の形態の方式を用いることが有益となる。

《電流検出方式（一実施の形態）の概略》
図３は、本発明の一実施の形態による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。図３には、図１に示した半導体装置（半導体チップ）ＤＥＶ内の一部の構成が抽出して示される。図１の半導体装置ＤＥＶは、図３に示されるように、ドライバ領域ＡＲ１と、ドライバ領域ＡＲ１を除く領域となる周辺回路領域ＡＲ２とを備える。

ドライバ領域ＡＲ１には、駆動用トランジスタ（ハイサイドトランジスタＱＨおよびロウサイドトランジスタＱＬ）、電流センサＩＳＥＮｈ，ＩＳＥＮｌおよび温度センサＴＳＥＮｄｈ，ＴＳＥＮｄｌを含むドライバ部ＤＶＵが配置される。電流センサＩＳＥＮｈは、ハイサイドトランジスタＱＨに流れる駆動電流（インダクタ電流ＩＬ）を検出し、電流センサＩＳＥＮｌは、ロウサイドトランジスタＱＬに流れる還流電流（インダクタ電流ＩＬ）を検出する。温度センサＴＳＥＮｄｈ，ＴＳＥＮｄｌは、ドライバ領域ＡＲ１の温度を検出する。具体的には、温度センサＴＳＥＮｄｈは、電流センサＩＳＥＮｈの温度を検出し、当該温度を表す温度信号ＴＭｄｈを出力する。温度センサＴＳＥＮｄｌは、電流センサＩＳＥＮｌの温度を検出し、当該温度を表す温度信号ＴＭｄｌを出力する。

周辺回路領域ＡＲ２には、電流検出回路ＣＳ、基準値生成回路ＶＲＧ、アナログディジタル変換器ＡＤＣｃ，ＡＤＣｔ、選択回路ＭＵＸａ、温度センサＴＳＥＮｃおよび補正回路部ＣＡＬＵが配置される。電流検出回路ＣＳは、ハイサイド電流検出回路ＣＳＨおよびロウサイド電流検出回路ＣＳＬを備える。ハイサイド電流検出回路ＣＳＨは、電流センサＩＳＥＮｈの検出値が入力され、当該検出値に応じた検出電圧を出力し、ロウサイド電流検出回路ＣＳＬは、電流センサＩＳＥＮｌの検出値が入力され、当該検出値に応じた検出電圧を出力する。電流検出回路ＣＳは、当該ハイサイド電流検出回路ＣＳＨおよびロウサイド電流検出回路ＣＳＬからの各検出電圧の加算値を検出電圧ＶＩＳとして出力する。

アナログディジタル変換器ＡＤＣｃは、図１８で説明したような基準値生成回路ＶＲＧからの基準値（例えば基準電圧Ｖｒｅｆ）を目盛りとして検出電圧ＶＩＳをディジタル変換することでディジタル検出電圧ＤＶＩＳを出力する。温度センサＴＳＥＮｃは、周辺回路領域ＡＲ２の温度を検出し、当該温度を表す温度信号ＴＭｃを出力する。具体的には、温度センサＴＳＥＮｃは、主に、電流検出回路ＣＳ、基準値生成回路ＶＲＧおよびアナログディジタル変換器ＡＤＣｃの温度を検出する。このため、温度センサＴＳＥＮｃの検出対象となる周辺回路領域ＡＲ２には、少なくとも、電流検出回路ＣＳ、基準値生成回路ＶＲＧおよびアナログディジタル変換器ＡＤＣｃが含まれていればよい。

選択回路ＭＵＸａは、温度センサＴＳＥＮｄｈ，ＴＳＥＮｄｌからの温度信号ＴＭｄｈ，ＴＭｄｌか、温度センサＴＳＥＮｃからの温度信号ＴＭｃかを選択する。アナログディジタル変換器ＡＤＣｔは、選択回路ＭＵＸａからの温度信号をディジタル変換することで、温度信号ＴＭｄｈ，ＴＭｄｌに対応するディジタル温度信号ＴＭＤｄｈ，ＴＭＤｄｌと、温度信号ＴＭｃに対応するディジタル温度信号ＴＭＤｃとを出力する。このような選択回路ＭＵＸａを設けることで、複数の温度信号を１個のアナログディジタル変換器ＡＤＣｔでディジタル変換することができ、回路面積の低減等が図れる。

補正回路部ＣＡＬＵは、アナログディジタル変換器ＡＤＣｔからの複数のディジタル温度信号ＴＭＤｄｈ，ＴＭＤｄｌ，ＴＭＤｃに基づいてディジタル検出電圧ＤＶＩＳを補正することで、補正後ディジタル検出電圧ＤＶＩＳＣを出力する。具体的には、補正回路部ＣＡＬＵは、オフセット補正回路ＯＦＣＡＬと、ゲイン補正回路［１］ＧＡＣＡＬと、ゲイン補正回路［２］ＧＳＣＡＬと、記憶回路ＭＥＭとを備える。記憶回路ＭＥＭは、不揮発性メモリ等である。

詳細は後述するが、記憶回路ＭＥＭは、予め、オフセット補正情報と、ＡＤＣゲイン補正情報と、センスゲイン補正情報とを保持する。オフセット補正情報は、主に、電流検出回路ＣＳおよび／またはアナログディジタル変換器ＡＤＣｃで生じるオフセット電圧の温度依存性を表す。ＡＤＣゲイン補正情報は、主に、アナログディジタル変換器ＡＤＣｃの入出力ゲインの温度依存性を表す。センスゲイン補正情報は、主に、電流センサＩＳＥＮｈ，ＩＳＥＮｌの検出値の温度依存性を表す。

オフセット補正回路ＯＦＣＡＬは、電流検出回路ＣＳやアナログディジタル変換器ＡＤＣｃの温度を表すディジタル温度信号ＴＭＤｃと、記憶回路ＭＥＭ内のオフセット補正情報とに基づいてディジタル検出電圧ＤＶＩＳを補正する。ゲイン補正回路［１］ＧＡＣＡＬは、アナログディジタル変換器ＡＤＣｃ（および基準値生成回路ＶＲＧ）の温度を表すディジタル温度信号ＴＭＤｃと、記憶回路ＭＥＭ内のＡＤＣゲイン補正情報とに基づいてディジタル検出電圧ＤＶＩＳを補正する。一方、ゲイン補正回路［２］ＧＳＣＡＬは、電流センサＩＳＥＮｈ，ＩＳＥＮｌの温度を表すディジタル温度信号ＴＭＤｄｈ，ＴＭＤｄｌと、記憶回路ＭＥＭ内のセンスゲイン補正情報とに基づいてディジタル検出電圧ＤＶＩＳを補正する。

ここで、選択回路ＭＵＸａは、例えば、ディジタル温度信号ＴＭＤｄｈ，ＴＭＤｄｌ，ＴＭＤｃのそれぞれが定期的に更新されるように選択動作を行う。例えば、選択回路ＭＵＸａは、３回の制御周期で３個の温度信号ＴＭｄｈ，ＴＭｄｌ，ＴＭｃをそれぞれ選択し、これに応じて、オフセット補正回路ＯＦＣＡＬ、ゲイン補正回路［１］ＧＡＣＡＬおよびゲイン補正回路［２］ＧＳＣＡＬは、自身で必要とされるディジタル温度信号をラッチする。このような処理を繰り返すことで、補正回路部ＣＡＬＵによってラッチされる各ディジタル温度信号は、３回の制御周期毎に更新される。この際には、例えば、制御周期の長さを調整したり、または、ダミーの制御周期を設けること等で、更新間隔を適切に設定することが可能である。

以上のように、ドライバ領域ＡＲ１および周辺回路領域ＡＲ２にそれぞれ温度センサＴＳＥＮｄｈ，ＴＳＥＮｄｌおよび温度センサＴＳＥＮｃを設け、その各温度検出結果に基づいてディジタル検出電圧ＤＶＩＳを補正することで、インダクタ電流ＩＬを高精度に検出することが可能になる。すなわち、図１８および図１９で述べたようなドライバ領域ＡＲ１と周辺回路領域ＡＲ２との温度差を反映して補正を行えるため、補正精度を高めることができる。その結果、インダクタ電流ＩＬを目標電流に対して高精度に制御することが可能になる。なお、ここでは、ドライバ領域ＡＲ１内に２個の温度センサＴＳＥＮｄｈ，ＴＳＥＮｄｌを設けたが、ドライバ領域ＡＲ１内の温度分布によって、共通化された１個の温度センサを設けることも可能である。

《電流検出方式（実施の形態１）の構成》
図４は、本発明の実施の形態１による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。図４では、図３と比較して、電流センサＩＳＥＮｈ，ＩＳＥＮｌおよび補正回路部ＣＡＬＵの詳細構成例が示される。電流センサＩＳＥＮｈは、ハイサイドトランジスタＱＨに対して所定のサイズ比（例えば、数百分の１から数千分の１等）を備え、ハイサイドトランジスタＱＨと共通にオン・オフが制御されるハイサイドセンス用トランジスタＱＳＨで構成される。同様に、電流センサＩＳＥＮｌは、ロウサイドトランジスタＱＬに対して所定のサイズ比を備え、ロウサイドトランジスタＱＬと共通にオン・オフが制御されるロウサイドセンス用トランジスタＱＳＬで構成される。

補正回路部ＣＡＬＵ内の記憶回路ＭＥＭは、補正係数ΔＯＦｋ１，ΔＯＦｋ２を含むオフセット補正情報と、補正係数ΔＧＡｋ１，ΔＧＡｋ２を含むＡＤＣゲイン補正情報と、補正係数ΔＧＳｋ１，ΔＧＳｋ２を含むセンスゲイン補正情報とを保持する。オフセット補正回路ＯＦＣＡＬは、オフセット補正情報内の補正係数を用いて“ΔＯＦｋ１×ＴＭＤｃ＋ΔＯＦｋ２”を演算し、加算器ＡＤＤを用いて、ディジタル検出電圧ＤＶＩＳから当該演算結果を減算する。

ゲイン補正回路［１］ＧＡＣＡＬは、ＡＤＣゲイン補正情報内の補正係数を用いて“ΔＧＡｋ１×ＴＭＤｃ＋ΔＧＡｋ２”を演算し、除算器ＤＩＶ１を用いて、ディジタル検出電圧ＤＶＩＳから当該演算結果を除算する。ゲイン補正回路［２］ＧＳＣＡＬは、センスゲイン補正情報内の補正係数を用いて“ΔＧＳｋ１×ＴＭＤｄ＋ΔＧＳｋ２”を演算し、除算器ＤＩＶ２を用いて、ディジタル検出電圧ＤＶＩＳから当該演算結果を除算する。

なお、より詳細には、センスゲイン補正情報（ΔＧＳｋ１，ΔＧＳｋ２）には、ハイサイドセンス用トランジスタＱＳＨに対応する補正係数と、ロウサイドセンス用トランジスタＱＳＬに対応する補正係数とが含まれる。ゲイン補正回路［２］ＧＳＣＡＬは、ハイサイドトランジスタＱＨが駆動電流を流している期間（図２の時刻ｔ１０〜ｔ１１）では、ハイサイドセンス用トランジスタＱＳＨに対応する補正係数と、ディジタル温度信号ＴＭＤｄｈとを用いて補正を行う。一方、ゲイン補正回路［２］ＧＳＣＡＬは、ロウサイドトランジスタＱＬが還流電流を流している期間（図２の時刻ｔ１２〜ｔ１３）では、ロウサイドセンス用トランジスタＱＳＬに対応する補正係数と、ディジタル温度信号ＴＭＤｄｌとを用いて補正を行う。

図５は、図４の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。図５に示す半導体装置（半導体チップ）ＤＥＶａでは、Ｘ方向に沿って順に、ドライバ部ＤＶＵ、プリドライバ部ＰＤＶＵ、電流検出回路ＣＳ、アナログディジタル変換器ＡＤＣｃ（および基準値生成回路ＶＲＧ）、制御回路部ＣＴＬＵが配置される。出力端子ＰＮｏは、ドライバ部ＤＶＵに近接して配置される。ドライバ部ＤＶＵ、プリドライバ部ＰＤＶＵ、電流検出回路ＣＳ、基準値生成回路ＶＲＧおよびアナログディジタル変換器ＡＤＣｃは、１個の出力端子ＰＮｏに対する電流（電力）の供給と検出を担うチャネル部ＣＨＵを構成する。

ここで、ドライバ部ＤＶＵ（ドライバ領域ＡＲ１）において、温度センサＴＳＥＮｄｈは、ハイサイドドライバＨＳＤに近接して配置され、温度センサＴＳＥＮｄｌは、ロウサイドドライバＬＳＤに近接して配置される。ハイサイドドライバＨＳＤには、ハイサイドトランジスタＱＨと、ハイサイドセンス用トランジスタＱＳＨとが含まれる。ロウサイドドライバＬＳＤには、ロウサイドトランジスタＱＬと、ロウサイドセンス用トランジスタＱＳＬとが含まれる。また、周辺回路領域ＡＲ２において、温度センサＴＳＥＮｃは、電流検出回路ＣＳ、基準値生成回路ＶＲＧおよびアナログディジタル変換器ＡＤＣｃに近接して配置される。

《各部の詳細構成》
図６は、図４における温度センサの構成例を示す回路図である。図６に示す温度センサＴＳＥＮは、例えば、温度検出用のダイオードＤｓと、当該ダイオードＤｓに定電流を供給する定電流源ＩＳ２と、ダイオードＤｓの順方向電圧を検出および増幅し、温度信号ＴＭを出力するアンプ回路ＡＭＰｔとを備える。ダイオードＤｓの順方向電圧は、負の温度特性を有するため、この特性を利用することで温度を検出することができる。

図７は、図４におけるハイサイドドライバの構成例を示す模式図である。図７に示すハイサイドドライバＨＳＤは、同一構造となり、並んで配置された複数（例えば数百〜数千個）の単位トランジスタＵＴを備える。ハイサイドセンス用トランジスタＱＳＨは、その内の数個（例えば１個）の単位トランジスタＵＴによって構成される。残りの単位トランジスタは、各ノード（ゲート、ソース、ドレイン）が並列に結合されることでハイサイドトランジスタＱＨを構成する。

ハイサイドセンス用トランジスタＱＳＨのゲートおよびソースは、ハイサイドトランジスタＱＨのゲートおよびソースに結合される。この例では、ハイサイドトランジスタＱＨの平均的な特性を反映させるため、中心部付近に配置された単位トランジスタＵＴがハイサイドセンス用トランジスタＱＳＨに定められる。なお、ロウサイドドライバＬＳＤの構成に関しても、当該ハイサイドドライバＨＳＤの場合と同様である。

図８は、図４における電流検出回路の構成例を示す回路図である。図８において、ハイサイド電流検出回路ＣＳＨは、電源レギュレータＶＲＥＧと、アンプ回路ＡＭＰｈと、高耐圧仕様のトランジスタＭＮＨ１，ＭＰＨ１，ＭＰＨ２と、低耐圧仕様のトランジスタＭＮ１，ＭＰ１，ＭＰ２とを備える。トランジスタＭＮＨ１，ＭＮ１は、ｎチャネル型のＭＯＳＦＥＴであり、トランジスタＭＰＨ１，ＭＰＨ２，ＭＰ１，ＭＰ２は、ｐチャネル型のＭＯＳＦＥＴである。

電源レギュレータＶＲＥＧは、バッテリ電源電位ＶＢＡＴを受けて、ハイサイド電源電位ＶＩＮと、それに電源電位ＶＣＣを加算した電位“ＶＩＮ＋ＶＣＣ”とを生成する。トランジスタＭＮ１は、ハイサイドセンス用トランジスタＱＳＨに直列に結合される。アンプ回路ＡＭＰｈは、ハイサイドトランジスタＱＨのドレイン電位と、ハイサイドセンス用トランジスタＱＳＨのドレイン電位とが同電位となるように、トランジスタＭＮ１のゲート電位を帰還制御する。これにより、ハイサイドトランジスタＱＨにインダクタ電流（駆動電流）ＩＬｈが流れた場合、ハイサイドセンス用トランジスタＱＳＨには、サイズ比に基づき当該駆動電流に比例するハイサイドセンス電流ＩＬＳｈが流れる。

トランジスタＭＰ１，ＭＰ２は、カレントミラー回路（例えば電流比は１対１）を構成し、ハイサイドセンス電流ＩＬＳｈをトランジスタＭＰ１を介してトランジスタＭＰ２に転写する。トランジスタＭＮＨ１およびトランジスタＭＰＨ１は、トランジスタＭＮ１とトランジスタＭＰ１の間に直列に結合され、トランジスタＭＮ１とトランジスタＭＰ１のソース・ドレイン間耐圧を保護する役目を担う。トランジスタＭＮＨ１のゲートには、電源レギュレータＶＲＥＧからの電位“ＶＩＮ＋ＶＣＣ”が印加される。トランジスタＭＰＨ１は、トランジスタＭＰＨ２とカレントミラー回路を構成する。トランジスタＭＰＨ２は、トランジスタＭＰ２と直列に結合され、トランジスタＭＰ２のソース・ドレイン間耐圧を保護する役目を担う。このような構成により、ハイサイド電流検出回路ＣＳＨは、トランジスタＭＰ２，ＭＰＨ２を介してハイサイドセンス電流ＩＬＳｈを出力する。

ロウサイド電流検出回路ＣＳＬは、アンプ回路ＡＭＰｌと、低耐圧仕様のトランジスタＭＮ２，ＭＰ３〜ＭＰ６とを備える。トランジスタＭＮ２は、ｎチャネル型のＭＯＳＦＥＴであり、トランジスタＭＰ３〜ＭＰ６は、ｐチャネル型のＭＯＳＦＥＴである。トランジスタＭＮ２は、ロウサイドセンス用トランジスタＱＳＬに直列に結合される。アンプ回路ＡＭＰｌは、ロウサイドトランジスタＱＬのソース電位と、ロウサイドセンス用トランジスタＱＳＬのソース電位とが同電位となるように、トランジスタＭＮ２のゲート電位を帰還制御する。これにより、ロウサイドトランジスタＱＬにインダクタ電流（還流電流）ＩＬｌが流れた場合、ロウサイドセンス用トランジスタＱＳＬには、サイズ比に基づき当該還流電流に比例するロウサイドセンス電流ＩＬＳｌが流れる。

トランジスタＭＰ３，ＭＰ５は、トランジスタＭＰ４，ＭＰ６と２段積みのカレントミラー回路（例えば電流比は１対１）を構成する。トランジスタＭＰ５，ＭＰ６のゲートには、所定のバイアス電圧ＶＢＳが印加され、トランジスタＭＰ３，ＭＰ４のゲートには、トランジスタＭＰ５のドレイン電位が印加される。トランジスタＭＰ３，ＭＰ５は、ロウサイドセンス電流ＩＬＳｌをトランジスタＭＰ４，ＭＰ６に転写する。このような構成により、ロウサイド電流検出回路ＣＳＬは、トランジスタＭＰ４，ＭＰ６を介してロウサイドセンス電流ＩＬＳｌを出力する。ハイサイド電流検出回路ＣＳＨからのハイサイドセンス電流ＩＬＳｈと、ロウサイド電流検出回路ＣＳＬからのロウサイドセンス電流ＩＬＳｌは、スイッチング動作に伴い互いに重複しない期間で生成され、電圧変換用の抵抗素子Ｒｃを介して検出電圧ＶＩＳに変換される。

《補正回路部の動作原理》
図９（ａ）、図９（ｂ）および図９（ｃ）は、図４における補正回路部の動作原理の一例を説明する図である。図９（ａ）に示されるように、温度Ｔに依存する誤差成分ΔＥＲは、係数ｋ１を比例係数とし、係数ｋ２をオフセット係数とする一次関数“ｋ１×Ｔ＋ｋ２”に近似することができる。ここで、オフセット補正回路ＯＦＣＡＬに関し、電流検出回路ＣＳやアナログディジタル変換器ＡＤＣでは、その周辺温度（Ｔｃ）に応じて図９（ａ）に示されるような特性のオフセット電圧ΔＯＦが生じ得る。当該オフセット電圧ΔＯＦは、主に、図８の電流検出回路ＣＳ内のアンプ回路ＡＭＰｈ，ＡＭＰｌや、アナログディジタル変換器ＡＤＣｃ内のアンプ回路（図示せず）等によって生じる。

このようなオフセット電圧ΔＯＦが存在すると、ディジタル検出電圧ＤＶＩＳは、真の検出電圧に対してオフセット電圧ΔＯＦが加算された値となる。そこで、オフセット補正回路ＯＦＣＡＬは、ディジタル検出電圧ＤＶＩＳから当該オフセット電圧ΔＯＦ（＝ΔＯＦｋ１×Ｔｃ＋ΔＯＦｋ２）を減算することで、真の検出電圧に補正する。

次いで、ゲイン補正回路［２］ＧＳＣＡＬに関し、駆動用トランジスタ（ＱＨ，ＱＬ）とセンス用トランジスタ（ＱＳＨ，ＱＳＬ）の電流センス比は、その周辺温度（Ｔｄ）に応じた温度依存性を有する場合がある。この場合、図９（ｂ）に示されるように、インダクタ電流ＩＬに対する検出電圧ＶＩＳのゲインが温度（Ｔｄ）に応じて変動するため、実測ゲインＧＳ’は、真のゲインＧＳに対してゲイン誤差成分ΔＧＳが乗算された値となる。ゲイン誤差成分ΔＧＳは、温度（Ｔｄ）に対して図９（ａ）に示されるような特性を持つ。そこで、ゲイン補正回路［２］ＧＳＣＡＬは、ディジタル検出電圧ＤＶＩＳから当該ゲイン誤差成分ΔＧＳ（＝ΔＧＳｋ１×Ｔｄ＋ΔＧＳｋ２）を除算することで、真のゲインＧＳに補正する。

続いて、ゲイン補正回路［１］ＧＡＣＡＬに関し、アナログディジタル変換器ＡＤＣｃの基準電圧Ｖｒｅｆは、その周辺温度（Ｔｃ）に応じた温度依存性を有する場合がある。この場合、図９（ｃ）に示されるように、アナログ入力Ａｉｎ（すなわち検出電圧ＶＩＳ）に対するディジタル出力Ｄｏｕｔ（すなわちディジタル検出電圧ＤＶＩＳ）のゲインが温度（Ｔｃ）に応じて変動するため、実測ゲインＧＡ’は、真のゲインＧＡに対してゲイン誤差成分ΔＧＡが乗算された値となる。ゲイン誤差成分ΔＧＡは、温度（Ｔｃ）に対して図９（ａ）に示されるような特性を持つ。そこで、ゲイン補正回路［１］ＧＡＣＡＬは、ディジタル検出電圧ＤＶＩＳから当該ゲイン誤差成分ΔＧＡ（＝ΔＧＡｋ１×Ｔｃ＋ΔＧＡｋ２）を除算することで、真のゲインＧＡに補正する。

なお、図９（ｃ）に示すグラフで、符号Ｄｒｅｆは、アナログディジタル変換器ＡＤＣｃに基準電圧Ｖｒｅｆを入力した時の理想のディジタル出力値である。符号Ｖｒｅｆ’は、実際の半導体装置のアナログディジタル変換器ＡＤＣｃが理想のディジタル出力値（Ｄｒｅｆ）を出力するための基準電圧の実測値である。図９（ｃ）は、基準電圧の実測値（Ｖｒｅｆ’）が基準電圧Ｖｒｅｆに対して誤差を有することを示す。

《補正係数の決定方法》
図１０は、図４の補正回路部が保持する各補正係数の決定方法の一例を示すフロー図である。図１０において、所定のテスト装置は、アナログディジタル変換器ＡＤＣｃに印加される基準値（基準値生成回路ＶＲＧからの基準電圧Ｖｒｅｆ）を温度を変えながら観測することで、アナログディジタル変換器ＡＤＣｃの入出力ゲイン（図９（ｃ）のゲインＧＡ’）の温度依存性を観測する（ステップＳ１０１）。この際には、予め、半導体装置ＤＥＶ内に、基準電圧Ｖｒｅｆを外部出力するようなテスト用回路が設けられる。次いで、テスト装置は、ステップＳ１０１の観測結果に基づき、ＡＤＣゲイン補正情報（すなわち、ゲイン補正回路［１］ＧＡＣＡＬの補正係数（ΔＧＡｋ１，ΔＧＡｋ２））を定め（ステップＳ１０２）、それを記憶回路ＭＥＭに格納する（ステップＳ１０３）。

続いて、テスト装置は、ゲイン補正回路［１］ＧＡＣＡＬを有効化した状態で、温度および出力端子ＰＮｏに印加するテスト用負荷電流をそれぞれ変えながら、ディジタル検出電圧ＤＶＩＳＣを観測する（ステップＳ１０４）。そして、テスト装置は、ステップＳ１０４の観測結果に基づき、オフセット補正情報（すなわち、オフセット補正回路ＯＦＣＡＬの補正係数（ΔＯＦｋ１，ΔＯＦｋ２））と、センスゲイン補正情報（すなわち、ゲイン補正回路［２］ＧＳＣＡＬの補正係数（ΔＧＳｋ１，ΔＧＳｋ２））とを定める（ステップＳ１０５）。テスト装置は、当該定めた各補正係数（ΔＯＦｋ１，ΔＯＦｋ２，ΔＧＳｋ１，ΔＧＳｋ２）を記憶回路ＭＥＭに格納する（ステップＳ１０６）。

ステップＳ１０４，Ｓ１０５において、具体的には、テスト装置は、テスト用負荷電流をゼロに定めた状態で、温度を変えながらディジタル検出電圧ＤＶＩＳを観測する。その結果、主に、電流検出回路ＣＳおよびアナログディジタル変換器ＡＤＣｃで生じるオフセット電圧の温度依存性が観測される。テスト装置は、当該観測結果に基づいてオフセット補正情報を定める。

さらに、テスト装置は、テスト用負荷電流の変化に対するディジタル検出電圧ＤＶＩＳの傾きを、温度を変えながら計測する。その結果、主に、駆動用トランジスタ（ＱＨ，ＱＬ）とセンス用トランジスタ（ＱＳＨ，ＱＳＬ）の電流センス比（ひいては、図９（ｂ）のゲインＧＳ’）の温度依存性が観測される。すなわち、ステップＳ１０３等に伴いアナログディジタル変換器ＡＤＣｃに伴うゲイン誤差成分（ΔＧＡ）は既に補正されているため、ここでは、センス用トランジスタ（ＱＳＨ，ＱＳＬ）に伴うゲイン誤差成分（ΔＧＳ）が観測されることになる。テスト装置は、当該観測結果に基づいてセンスゲイン補正情報を定める。

《実施の形態１の主要な効果》
以上、実施の形態１の方式を用いることで、代表的には、インダクタ電流を高精度に検出することが可能になる。その結果、インダクタ電流を高精度に制御することが可能になる。

（実施の形態２）
《電流検出方式（実施の形態２）の構成》
図１１は、本発明の実施の形態２による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。図１１は、図４と比較して次の点が異なっている。１つ目の相違点として、ドライバ部ＤＶＵ内の電流センサＩＳＥＮは、インダクタＬに直列に結合されるセンス抵抗素子Ｒｓで構成される。これに応じて、ドライバ部ＤＶＵ内には、当該センス抵抗素子Ｒｓの温度を検出し、当該温度を表す温度信号ＴＭｄを出力する１個の温度センサＴＳＥＮｄが設けられる。

２つ目の相違点として、電流検出回路ＣＳは、センス抵抗素子Ｒｓの両端電圧を増幅するアンプ回路ＡＭＰｃｓを備える。３つ目の相違点として、選択回路ＭＵＸｂは、温度センサＴＳＥＮｄからの温度信号ＴＭｄか、温度センサＴＳＥＮｃからの温度信号ＴＭｃかを選択し、これに応じて、ゲイン補正回路［２］ＧＳＣＡＬは、温度信号ＴＭｄに対応するディジタル温度信号ＴＭＤｄをラッチする。

センス抵抗素子Ｒｓの抵抗値は、温度依存性を有する場合がある。この場合、実施の形態１の場合と同様に、図９（ｂ）に示したゲイン誤差成分（ΔＧＳ）が生じる。そこで、ゲイン補正回路［２］ＧＳＣＡＬは、温度信号ＴＭｄと、記憶回路ＭＥＭ内に予め保持したセンスゲイン補正情報とに基づいて、当該ゲイン誤差成分（ΔＧＳ）を取り除く。

図１２は、図１１の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。図１２に示す半導体装置（半導体チップ）ＤＥＶｂでは、図５の構成例と比較して、ドライバ領域ＡＲ１において、センス用トランジスタ（ＱＳＨ，ＱＳＬ）が設けられない点と、出力端子ＰＮｏの近辺に、センス抵抗素子Ｒｓおよび温度センサＴＳＥＮｄが設けられる点とが異なっている。

《実施の形態２の主要な効果》
以上、実施の形態２の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。

（実施の形態３）
《電流検出方式（実施の形態３）の構成》
図１３は、本発明の実施の形態３による負荷駆動システムにおいて、電流検出パスの構成例を示す回路ブロック図である。図１４は、図１３の電流検出パスを備えた半導体装置において、各回路の配置構成例を示す模式図である。図１４に示す半導体装置（半導体チップ）ＤＥＶｃは、図５に示したチャネル部ＣＨＵを、Ｙ方向に沿って複数（ＣＨＵ［１］〜ＣＨＵ［ｎ］）配置したような構成となっている。これに伴い、複数のインダクタＬ［１］〜Ｌ［ｎ］にそれぞれ結合される複数の出力端子ＰＮｏ［１］〜ＰＮｏ［ｎ］が設けられる。

また、複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］内のドライバ部ＤＶＵ［１］〜ＤＶＵ［ｎ］（ドライバ領域ＡＲ１［１］〜ＡＲ１［ｎ］）は、それぞれ、温度センサＴＳＥＮｄ［１］〜ＴＳＥＮｄ［ｎ］を備える。すなわち、ここでは、図５の場合と異なり、ドライバ領域ＡＲ１［１］〜ＡＲ１［ｎ］のそれぞれは、共通化された１個の温度センサを備える。

制御回路部ＣＴＬＵ（周辺回路領域ＡＲ２）には、複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］に対応して複数の補正回路部ＣＡＬＵ［１］〜ＣＡＬＵ［ｎ］が配置される。さらに、制御回路部ＣＴＬＵ（周辺回路領域ＡＲ２）には、複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］で共通化された１個の温度センサＴＳＥＮｃおよびアナログディジタル変換器ＡＤＣｔが配置される。図１３に示されるように、複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］が備える選択回路ＭＵＸｂ［１］〜ＭＵＸｂ［ｎ］には、当該１個の温度センサＴＳＥＮｃからの温度信号ＴＭｃが共通に入力される。なお、ここでは、温度センサＴＳＥＮｃを１個設けたが、周辺回路領域ＡＲ２内の温度分布によっては複数設けてもよい。

このように、半導体装置（半導体チップ）ＤＥＶｃ内に複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］を搭載する場合、各ドライバ領域ＡＲ１［１］〜ＡＲ１［ｎ］の温度は、対応するインダクタＬ［１］〜Ｌ［ｎ］の駆動状態に応じて個々に変わり得る。このため、温度センサＴＳＥＮｄ［１］〜ＴＳＥＮｄ［ｎ］は、ドライバ領域ＡＲ１［１］〜ＡＲ１［ｎ］毎に設けられる。一方、ドライバ領域ＡＲ１［１］〜ＡＲ１［ｎ］を除く領域（周辺回路領域ＡＲ２）では、温度がほぼ一様となる場合がある。このため、温度センサＴＳＥＮｃは、少なくとも１個設けられる。このようにして、必要最小限の温度センサを設けることで、面積オーバヘッドの増大を抑制することが可能になる。

また、図１３に示されるように、チャネル部ＣＨＵ［１］を除いたチャネル部（ＣＨＵ［２］（図示せず）〜ＣＨＵ［ｎ］）に対応する補正回路部（例えば、ＣＡＬＵ［ｎ］）は、加算器ＡＤＤ２を備える。例えば、補正回路部ＣＡＬＵ［ｎ］内の記憶回路ＭＥＭ［ｎ］は、補正回路部ＣＡＬＵ［１］内の記憶回路ＭＥＭ［１］に保持される各補正情報（オフセット補正情報、ＡＤＣゲイン補正情報、センスゲイン補正情報）を基準とした差分の補正情報を保持する。補正回路部ＣＡＬＵ［ｎ］は、加算器ＡＤＤ２を用いて、記憶回路ＭＥＭ［１］からの各補正情報に、記憶回路ＭＥＭ［ｎ］の各補正情報をそれぞれ加算することで正しい補正情報を復元する。

各補正情報を保持するためには、ある程度の記憶容量が必要とされる。通常、チャネル部の数（ｎ）が増大すると、記憶回路ＭＥＭの回路面積もｎ倍で増大するため、面積オーバヘッドの増大が問題となり得る。一方、各補正情報における複数のチャネル部ＣＨＵ［１］〜ＣＨＵ［ｎ］間での差異は、通常、小さくなる。そこで、図１３に示されるように、一つの記憶回路ＭＥＭ［１］を除く各記憶回路（ＭＥＭ［２］〜ＭＥＭ［ｎ］）が差分情報を保持することで、面積オーバヘッドの増大を抑制することが可能になる。例えば、記憶回路ＭＥＭ［１］の補正係数が“９９”であり、記憶回路ＭＥＭ［ｎ］の正しい補正係数が“１００”の場合、記憶回路ＭＥＭ［ｎ］は差分値“１”を保持すればよく、この差分値を表せる程度の記憶容量を備えればよい。

《負荷駆動システムの適用例》
図１５は、本発明の実施の形態３による負荷駆動システムを適用した自動車の構成例を示す概略図である。図１５に示す自動車は、タイヤＴＲ、ディファレンシャルギアＤＧ、トランスミッションＴＭＳ、クラッチＣＬ、エンジンＥＧ、ソレノイドバルブＳＢ、電子制御装置ＥＣＵ等を備える。ソレノイドバルブＳＢは、インダクタＬを含み、インダクタＬに流れるインダクタ電流に応じてクラッチＣＬの油圧を制御する。

図１６は、図１５における電子制御装置の構成例を示す概略図である。図１６に示す電子制御装置ＥＣＵは、例えば、ＤＣ／ＤＣコンバータＤＣＣや半導体装置ＤＥＶｃ等が実装された配線基板等によって構成される。ＤＣ／ＤＣコンバータＤＣＣは、外部コネクタＣＮｖｂからのバッテリ電源電位ＶＢＡＴ（例えば１３Ｖ等）を受けて、電源電位ＶＣＣ（例えば３．３Ｖ等）を生成する。

半導体装置ＤＥＶｃは、図１３および図１４に示したような構成を備え、バッテリ電源電位ＶＢＡＴおよび電源電位ＶＣＣを受けて動作する。半導体装置ＤＥＶｃは、補正回路部ＣＡＬＵ［１］からの補正後ディジタル検出電圧（すなわちソレノイドバルブＳＢ［１］の電流）が目標電圧（目標電流）に一致するように外部コネクタＣＮｏ［１］を介してソレノイドバルブＳＢ［１］の電流を制御する。同様に、半導体装置ＤＥＶｃは、補正回路部ＣＡＬＵ［ｎ］からの補正後ディジタル検出電圧（すなわちソレノイドバルブＳＢ［ｎ］の電流）が目標電圧（目標電流）に一致するように外部コネクタＣＮｏ［ｎ］を介してソレノイドバルブＳＢ［ｎ］の電流を制御する。

図１７は、図１６におけるＤＣ／ＤＣコンバータの構成例を示す概略図である。図１７に示すＤＣ／ＤＣコンバータＤＣＣは、半導体装置ＤＥＶａとＬＣ回路部ＬＣＵとを備える。ＬＣ回路部ＬＣＵは、インダクタＬおよび平滑化コンデンサＣを備え、電源電位ＶＣＣを出力する。半導体装置ＤＥＶａは、概略的には、図１、図４および図５に示したような構成を備え、バッテリ電源電位ＶＢＡＴを受けて動作する。ただし、半導体装置ＤＥＶａは、図１の場合とは異なり、最終的に、インダクタ電流ＩＬではなく電源電位ＶＣＣを制御する。

半導体装置ＤＥＶａは、この例では、図１等に示した電源電位ＶＣＣに相当する内部電源電位ＶＣＣ２を生成するための内部電源レギュレータ（シリーズレギュレータ）ＬＤＯを備える。また、半導体装置ＤＥＶａ内の制御回路部ＣＴＬＵには、アナログディジタル変換器ＡＤＣｃからのディジタル検出電圧ＤＶＩＳに加えて電源電位ＶＣＣがフィードバックされる。制御回路部ＣＴＬＵは、電圧制御ループと、その内側に設けられる電流制御ループとを備え、電圧制御ループで電源電位ＶＣＣと予め定めた目標電圧との誤差を検出し、その検出結果と、補正回路部ＣＡＬＵからの補正後ディジタル検出電圧とを電流制御ループに入力することでＰＷＭ信号を生成する。

ここで、図１５において、例えば、オートマチック（ＡＴ）車等では、スムーズな変速が行うため、クラッチＣＬの油圧を高精度に制御することが望まれる。そのためには、図１６において、ソレノイドバルブＳＢ［１］〜ＳＢ［ｎ］の電流を高精度に制御することが求められ、ひいては、電流検出精度の高精度化が求められる。実施の形態３の負荷駆動システムを用いると、このような要求を満たすことができ、自動車の高性能化が図れる。

また、図１７に示したように、実施の形態１の負荷駆動システムをＤＣ／ＤＣコンバータに適用することで、高精度なフィードバック電流を用いてフィードバック制御を行うことが可能になる。その結果、例えば、制御帯域の拡大等が図れる。また、当該フィードバック電流を過電流検知等に用いることで、きめ細かな保護を行うこと等が可能になる。なお、ここでは、ソレノイドバルブやＤＣ／ＤＣコンバータへの適用例を示したが、勿論、これに限定されず、例えばモータシステム等を代表に、インダクタを負荷とする各種システムに対して広く適用可能である。

《実施の形態３の主要な効果》
以上、実施の形態３の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。また、制御対象が増加した場合に、面積オーバヘッドの増大を抑制しながら、所望の効果を得ることができる。さらに、実施の形態３の方式を、特に、ソレノイドバルブの電流制御に適用することで、自動車の高性能化が図れる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

ＡＤＣ アナログディジタル変換器
ＡＲ１ ドライバ領域
ＡＲ２ 周辺回路領域
ＣＡＬＵ 補正回路部
ＣＨＵ チャネル部
ＣＳ 電流検出回路
ＣＴＬＵ 制御回路部
ＤＣＣ ＤＣ／ＤＣコンバータ
ＤＥＶ 半導体装置
ＤＶＩＳ ディジタル検出電圧
ＤＶＩＳＣ 補正後ディジタル検出電圧
ＤＶＵ ドライバ部
ＥＣＵ 電子制御装置
ＧＡＣＡＬ ゲイン補正回路［１］
ＧＮＤ 接地電源電位
ＧＳＣＡＬ ゲイン補正回路［２］
ＩＬ インダクタ電流
ＩＳＥＮ 電流センサ
Ｌ インダクタ
ＭＥＭ 記憶回路
ＭＵＸ 選択回路
ＯＦＣＡＬ オフセット補正回路
ＰＤＶＵ プリドライバ部
ＰＩＣ 補償器
ＰＮｏ 出力端子
ＰＷＭＧ ＰＷＭ信号生成回路
ＱＨ ハイサイドトランジスタ
ＱＬ ロウサイドトランジスタ
ＱＳＨ ハイサイドセンス用トランジスタ
ＱＳＬ ロウサイドセンス用トランジスタ
Ｒｓ センス抵抗素子
ＳＢ ソレノイドバルブ
ＳＵＢ 誤差検出器
ＴＧＴ 目標電圧
ＴＭ 温度信号
ＴＳＥＮ 温度センサ
ＶＢＡＴ バッテリ電源電位
ＶＩＳ 検出電圧
ＶＩＮ ハイサイド電源電位
ＶＲＧ 基準値生成回路
Ｖｒｅｆ 基準電圧

Claims (20)

1. 一つの半導体チップで構成され、第１の領域、第２の領域および補正回路部を備える半導体装置であって、
   前記第１の領域には、
   インダクタに結合される出力端子と電源電位との間に結合され、オンに制御された際に、前記インダクタに流れるインダクタ電流の電流経路を形成する駆動用トランジスタと、
   前記インダクタ電流を検出する電流センサと、
   前記第１の領域の温度を検出し、当該温度を表す第１の温度信号を出力する第１の温度センサと、
   が配置され、
   前記第２の領域には、
   前記電流センサの検出値が入力され、前記検出値に応じた検出電圧を出力する電流検出回路と、
   前記検出電圧が入力され、印加された基準値を目盛りとして前記検出電圧をディジタル変換することでディジタル検出電圧を出力する第１のアナログディジタル変換器と、
   前記第２の領域の温度を検出し、当該温度を表す第２の温度信号を出力する第２の温度センサと、
   が配置され、
   前記補正回路部は、前記第１の温度信号と前記第２の温度信号とに基づいて前記ディジタル検出電圧を補正する、
   半導体装置。
2. 請求項１記載の半導体装置において、
   前記補正回路部は、
   前記電流センサの検出値の温度依存性を表す第１の情報と、前記第１のアナログディジタル変換器の入出力ゲインの温度依存性を表す第２の情報とを予め保持する記憶回路と、
   前記第１の温度信号と前記第１の情報とに基づいて前記ディジタル検出電圧を補正する第１の補正回路と、
   前記第２の温度信号と前記第２の情報とに基づいて前記ディジタル検出電圧を補正する第２の補正回路と、
   を有する、
   半導体装置。
3. 請求項２記載の半導体装置において、
   前記電流センサは、前記インダクタに直列に結合されるセンス抵抗素子で構成される、
   半導体装置。
4. 請求項２記載の半導体装置において、
   前記電流センサは、前記駆動用トランジスタに対して所定のサイズ比を備え、前記駆動用トランジスタと共通にオン・オフが制御されるセンス用トランジスタで構成される、
   半導体装置。
5. 請求項４記載の半導体装置において、
   前記第１の領域には、
   前記駆動用トランジスタの一つとなり、前記出力端子と高電位側電源電位との間に結合されるハイサイドトランジスタと、
   前記駆動用トランジスタの他の一つとなり、前記出力端子と低電位側電源電位との間に結合されるロウサイドトランジスタと、
   前記センス用トランジスタの一つとなり、前記ハイサイドトランジスタに対応して設けられるハイサイドセンス用トランジスタと、
   前記センス用トランジスタの他の一つとなり、前記ロウサイドトランジスタに対応して設けられるロウサイドセンス用トランジスタと、
   ２個の第１の温度センサと、
   が配置され、
   前記２個の第１の温度センサの一方は、前記ハイサイドセンス用トランジスタの温度を検出し、他方は、前記ロウサイドセンス用トランジスタの温度を検出する、
   半導体装置。
6. 請求項２記載の半導体装置において、
   前記記憶回路は、さらに、前記電流検出回路または前記第１のアナログディジタル変換器のオフセット電圧の温度依存性を表す第３の情報を予め保持し、
   前記補正回路部は、さらに、前記第２の温度信号と前記第３の情報とに基づいて前記ディジタル検出電圧を補正する第３の補正回路を有する、
   半導体装置。
7. 請求項１記載の半導体装置において、さらに、
   前記第１の温度信号か前記第２の温度信号かを選択する選択回路と、
   前記選択回路からの温度信号をディジタル変換する第２のアナログディジタル変換器と、
   を有する、
   半導体装置。
8. 請求項２記載の半導体装置において、
   前記駆動用トランジスタ、前記電流センサおよび前記第１の温度センサが配置される前記第１の領域をｎ個（ｎは２以上の整数）備え、
   前記第２の領域には、前記電流検出回路および前記第１のアナログディジタル変換器がｎ個配置され、前記第２の温度センサが少なくとも１個配置され、
   前記補正回路部は、ｎ個設けられる、
   半導体装置。
9. 請求項８記載の半導体装置において、
   ｎ個目の前記補正回路部内の前記記憶回路は、１個目の前記補正回路部内の前記記憶回路に保持される前記第１の情報および前記第２の情報を基準とした差分の情報を保持する、
   半導体装置。
10. 出力端子に結合され、負荷となるインダクタと、
    一つの半導体チップで構成され、第１の領域、第２の領域および補正回路部を備える半導体装置と、
    を有する負荷駆動システムであって、
    前記第１の領域には、
    前記出力端子と電源電位との間に結合され、オンに制御された際に、前記インダクタに流れるインダクタ電流の電流経路を形成する駆動用トランジスタと、
    前記インダクタ電流を検出する電流センサと、
    前記第１の領域の温度を検出し、当該温度を表す第１の温度信号を出力する第１の温度センサと、
    が配置され、
    前記第２の領域には、
    前記電流センサの検出値が入力され、前記検出値に応じた検出電圧を出力する電流検出回路と、
    前記検出電圧が入力され、印加された基準値を目盛りとして前記検出電圧をディジタル変換することでディジタル検出電圧を出力する第１のアナログディジタル変換器と、
    前記第２の領域の温度を検出し、当該温度を表す第２の温度信号を出力する第２の温度センサと、
    が配置され、
    前記補正回路部は、前記第１の温度信号と前記第２の温度信号とに基づいて前記ディジタル検出電圧を補正する、
    負荷駆動システム。
11. 請求項１０記載の負荷駆動システムにおいて、
    前記補正回路部は、
    前記電流センサの検出値の温度依存性を表す第１の情報と、前記第１のアナログディジタル変換器の入出力ゲインの温度依存性を表す第２の情報とを予め保持する記憶回路と、
    前記第１の温度信号と前記第１の情報とに基づいて前記ディジタル検出電圧を補正する第１の補正回路と、
    前記第２の温度信号と前記第２の情報とに基づいて前記ディジタル検出電圧を補正する第２の補正回路と、
    を有する、
    負荷駆動システム。
12. 請求項１１記載の負荷駆動システムにおいて、
    前記電流センサは、前記インダクタに直列に結合されるセンス抵抗素子、または、前記駆動用トランジスタに対して所定のサイズ比を備え、前記駆動用トランジスタと共通にオン・オフが制御されるセンス用トランジスタで構成される、
    負荷駆動システム。
13. 請求項１１記載の負荷駆動システムにおいて、
    前記記憶回路は、さらに、前記電流検出回路または前記第１のアナログディジタル変換器のオフセット電圧の温度依存性を表す第３の情報を予め保持し、
    前記補正回路部は、さらに、前記第２の温度信号と前記第３の情報とに基づいて前記ディジタル検出電圧を補正する第３の補正回路を有する、
    負荷駆動システム。
14. 請求項１１記載の負荷駆動システムにおいて、
    前記駆動用トランジスタ、前記電流センサおよび前記第１の温度センサが配置される前記第１の領域をｎ個（ｎは２以上の整数）備え、
    前記第２の領域には、前記電流検出回路および前記第１のアナログディジタル変換器がｎ個配置され、前記第２の温度センサが少なくとも１個配置され、
    前記補正回路部は、ｎ個設けられる、
    負荷駆動システム。
15. 請求項１４記載の負荷駆動システムにおいて、
    ｎ個目の前記補正回路部内の前記記憶回路は、１個目の前記補正回路部内の前記記憶回路に保持される前記第１の情報および前記第２の情報を基準とした差分の情報を保持する、
    負荷駆動システム。
16. 請求項１０記載の負荷駆動システムにおいて、
    前記インダクタは、ソレノイドバルブに含まれる、
    負荷駆動システム。
17. 出力端子に結合される負荷となり、インダクタ電流が流れるインダクタと、
    一つの半導体チップで構成され、第１の領域および第２の領域を備える半導体装置と、
    を有する負荷駆動システムを用いた前記インダクタ電流の電流検出方法であって、
    前記第１の領域には、
    前記出力端子と電源電位との間に結合され、オンに制御された際に、前記インダクタ電流の電流経路を形成する駆動用トランジスタと、
    前記インダクタ電流を検出する電流センサと、
    が配置され、
    前記第２の領域には、
    前記電流センサの検出値が入力され、前記検出値に応じた検出電圧を出力する電流検出回路と、
    前記検出電圧が入力され、印加された基準値を目盛りとして前記検出電圧をディジタル変換することでディジタル検出電圧を出力する第１のアナログディジタル変換器と、
    が配置され、
    前記半導体装置は、
    前記第１の領域の温度および前記第２の領域の温度をそれぞれ検出する第１のステップと、
    前記第１の領域の温度と前記第２の領域の温度とに基づいて前記ディジタル検出電圧を補正する第２のステップと、
    を実行する、
    インダクタ電流の電流検出方法。
18. 請求項１７記載のインダクタ電流の電流検出方法において、
    前記半導体装置は、
    前記電流センサの検出値の温度依存性を表す第１の情報と、前記第１のアナログディジタル変換器の入出力ゲインの温度依存性を表す第２の情報とを予め保持し、
    前記第２のステップにおいて、
    前記第１の領域の温度と前記第１の情報とに基づいて前記ディジタル検出電圧を補正する第３のステップと、
    前記第２の領域の温度と前記第２の情報とに基づいて前記ディジタル検出電圧を補正する第４のステップと
    を実行する、
    インダクタ電流の電流検出方法。
19. 請求項１８記載のインダクタ電流の電流検出方法において、
    前記半導体装置は、
    さらに、前記電流検出回路または前記第１のアナログディジタル変換器のオフセット電圧の温度依存性を表す第３の情報を予め保持し、
    前記第２のステップにおいて、さらに、前記第２の領域の温度と前記第３の情報とに基づいて前記ディジタル検出電圧を補正する第５のステップを実行する、
    インダクタ電流の電流検出方法。
20. 請求項１９記載のインダクタ電流の電流検出方法において、
    前記第２の情報は、前記第１のアナログディジタル変換器に印加された前記基準値を温度を変えながら観測する第１のテストを行うことで定められ、
    前記第１の情報および前記第３の情報は、前記第４のステップを有効にした状態で、温度および前記出力端子に印加するテスト用負荷電流をそれぞれ変えながら、前記第４のステップによって補正された前記ディジタル検出電圧を観測する第２のテストを行うことで定められる、
    インダクタ電流の電流検出方法。

Images