JP2016200570A - 半導体装置の電流検出方法および半導体装置 - Google Patents

Abstract

【課題】高精度な電流検出機能を備えた半導体装置を提供する。
【解決手段】１個のパッケージに２個の半導体チップＣＨＰ１，ＣＨＰ２が搭載される半導体装置ＳＩＰを用いて電流検出を行う。半導体チップＣＨＰ１は、負荷駆動端子ＰＮｌｄを介して負荷に電力を供給する電力供給用トランジスタＱｄと、負荷駆動端子に流れる電流を検出する電流検出回路ＩＤＥＴとを有する。当該半導体装置ＳＩＰの検査工程では、半導体チップＣＨＰ１における電流検出回路ＩＤＥＴの電気的特性が検査され、当該検査結果に基づいて得られる補正式の情報が半導体チップＣＨＰ２の記憶回路ＭＥＭに書き込まれる。半導体チップＣＨＰ２は、電流検出回路ＩＤＥＴによる検出結果を当該記憶回路ＭＥＭの補正式の情報に基づいて補正する。
【選択図】図２

Description

本発明は、半導体装置の電流検出方法および半導体装置に関し、例えば、負荷に電力を供給し、当該負荷に流れる電流を検出する半導体装置およびその電流検出方法に関する。

例えば、特許文献１には、電力用ＭＯＳＦＥＴと、センス用ＭＯＳＦＥＴと、抵抗用ＭＯＳＦＥＴと、差動増幅器とを備えた負荷電流検出用回路装置が示される。センス用ＭＯＳＦＥＴは、電力用ＭＯＳＦＥＴに対してゲートおよびドレインが共通に接続される。抵抗用ＭＯＳＦＥＴは、センス用ＭＯＳＦＥＴのソースと、外付けの測定抵抗を接続するための端子との間にソース・ドレイン経路が接続される。差動増幅器は、電力用ＭＯＳＦＥＴおよびセンス用ＭＯＳＦＥＴの各ソースを入力として抵抗用ＭＯＳＦＥＴのゲートを制御する。

特開平８−３３４５３４号公報

例えば、自動車等を代表とする各種パワーエレクトロニクス分野では、モータ等の負荷に電力を供給すると共に、当該負荷に流れる電流を高精度に検出することが求められる。このような場合、特許文献１のような回路装置を用いることが考えられる。しかし、当該回路装置では、各回路素子の製造ばらつきや、各回路素子の温度依存性等によって、電流検出の高精度化を十分に図れない恐れがある。

後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態による半導体装置の電流検出方法は、１個のパッケージに第１および第２の半導体チップが搭載される半導体装置の電流検出方法である。第１の半導体チップは、負荷駆動端子を介して負荷に電力を供給する電力供給用トランジスタと、負荷駆動端子に流れる電流を検出する電流検出回路とを有する。当該半導体装置の検査工程では、第１の半導体チップにおける電流検出回路の電気的特性が検査され、当該検査結果に基づいて得られる補正式の情報が第２の半導体チップの記憶回路に書き込まれる。第２の半導体チップは、電流検出回路による検出結果を当該記憶回路の補正式の情報に基づいて補正する。

前記一実施の形態によれば、高精度な電流検出機能を備えた半導体装置を提供可能になる。

本発明の実施の形態１による半導体装置において、それを適用した車両装置の一部の構成例を示す概略図である。 （ａ）は、本発明の実施の形態１による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における電流検出回路の構成例を示す回路図である。 図２（ａ）および図２（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。 図３の補足図である。 図２（ａ）および図２（ｂ）の半導体装置において、負荷電流を検出する際の処理内容の一例を示すフロー図である。 本発明の実施の形態２による半導体装置において、その主要部の概略的な外形例を示す平面図である。 図６の半導体装置を備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図である。 （ａ）は、本発明の実施の形態３による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における温度センサ回路の構成例を示す回路図である。 図８（ａ）および図８（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。 （ａ）および（ｂ）は、図９の補足図である。 図９における温度係数算出処理の処理内容の一例を示すフロー図である。 （ａ）および（ｂ）は、図１１の補足図である。 図８（ａ）および図８（ｂ）の半導体装置において、負荷電流を検出する際の処理内容の一例を示すフロー図である。 （ａ）は、本発明の実施の形態４による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における電流検出回路の構成例を示す回路図である。 図１４（ａ）および図１４（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。 （ａ）は、本発明の実施の形態５による半導体装置において、その主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における演算処理回路の処理内容の一例を示すフロー図である。 図１６（ａ）および図１６（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。 （ａ）は、本発明の前提として検討した半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における電流検出回路の構成例を示す回路図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《車両装置の概略構成》
図１は、本発明の実施の形態１による半導体装置において、それを適用した車両装置の一部の構成例を示す概略図である。図１に示す車両装置は、シャーシＣＨＳと、バッテリＢＡＴと、電子制御ユニットＥＣＵと、負荷ＬＯＤとを備える。バッテリＢＡＴは、シャーシＣＨＳを接地電源電圧ＧＮＤとして、所定（代表的には１２Ｖ）のバッテリ電圧Ｖｂａｔを生成する。負荷ＬＯＤは、この例では、並列接続される３個のフラッシャーＦＬＳで構成される。当該３個のフラッシャーＦＬＳの一端は、接地電源電圧ＧＮＤに接続される。当該３個のフラッシャーＦＬＳは、例えば、車両装置の左前方部、左後方部、左側面部にそれぞれ取り付けられる。

電子制御ユニットＥＣＵは、３個のコネクタ端子Ｐｖ，Ｐｇ，Ｐｌｄを備える。コネクタ端子Ｐｖおよびコネクタ端子Ｐｇには、それぞれ、バッテリ電圧Ｖｂａｔおよび接地電源電圧ＧＮＤが供給される。電子制御ユニットＥＣＵは、詳細は後述するが、本実施の形態による半導体装置を備え、コネクタ端子Ｐｌｄを介して負荷ＬＯＤ（３個のフラッシャーＦＬＳの他端）に電力を供給する。具体的には、電子制御ユニットＥＣＵは、例えば、車両装置が左折する際に３個のフラッシャーＦＬＳに電力を供給し、これに応じて、３個のフラッシャーＦＬＳは共に点滅する。

《電子制御ユニット（前提）の概要および問題点》
図１８（ａ）は、本発明の前提として検討した半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、図１８（ｂ）は、図１８（ａ）における電流検出回路の構成例を示す回路図である。図１８（ａ）に示す電子制御ユニットＥＣＵ’は、例えば、図１に示したコネクタ端子Ｐｖ，Ｐｇ，Ｐｌｄ（Ｐｖの図示は省略）を備える配線基板で構成される。当該配線基板は、２個の半導体装置（パッケージ部品）ＤＥＶ１，ＤＥＶ２と、電流検出用抵抗Ｒｃｓと、ＬＰＦ用コンデンサＣｆおよびＬＰＦ用抵抗Ｒｆで構成されるロウパスフィルタ回路ＬＰＦとを搭載する。

半導体装置ＤＥＶ１は、外部端子ＰＮｖｃ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１’を備え、半導体チップＣＨＰ１’を搭載する。半導体チップＣＨＰ１’は、電力供給用トランジスタ（ここではｎＭＯＳトランジスタ）Ｑｄと、電力供給用トランジスタＱｄを駆動するドライバ回路ＤＲＶと、電流検出回路ＩＤＥＴ’とを備える。外部端子ＰＮｖｃおよび外部端子ＰＮｇには、それぞれ、電源電圧ＶＣＣおよび接地電源電圧ＧＮＤが供給される。電源電圧ＶＣＣは、例えば、図１に示したバッテリ電圧Ｖｂａｔ等である。

電力供給用トランジスタＱｄは、ドレインに電源電圧ＶＣＣが供給され、ソースが外部端子（負荷駆動端子）ＰＮｌｄに接続される。外部端子ＰＮｌｄは、配線基板上で図１に示したコネクタ端子Ｐｌｄに接続される。電流検出回路ＩＤＥＴ’は、外部端子ＰＮｌｄに流れる負荷電流（言い換えれば、負荷ＬＯＤに流れる電流または電力供給用トランジスタＱｄに流れる電流）ＩＬを検出するための回路であり、例えば、図１８（ｂ）に示すような構成を備える。

図１８（ｂ）に示す電流検出回路ＩＤＥＴ’は、電流検出用トランジスタ（ここではｎＭＯＳトランジスタ）Ｑｃｓと、ＭＯＳトランジスタ（ここではｐＭＯＳトランジスタ）ＭＰ１と、アンプ回路ＡＭＰ１とを備える。電流検出用トランジスタＱｃｓは、電力供給用トランジスタＱｄの所定倍（特に限定はされないが１／１０００〜１／１００００倍等）のトランジスタサイズで構成され、ゲートおよびドレインが電力供給用トランジスタＱｄのゲートおよびドレインと共通に接続される。

ＭＯＳトランジスタＭＰ１は、ソースが電流検出用トランジスタＱｃｓのソースに接続され、ドレインが外部端子ＰＮｍ１’に接続される。アンプ回路ＡＭＰ１は、電流検出用トランジスタＱｃｓのソースと、電力供給用トランジスタＱｄのソースとを入力とし、両ソース電圧が等しくなるようにＭＯＳトランジスタＭＰ１のゲートを制御する。その結果、電流検出用トランジスタＱｃｓは、ドライバ回路ＤＲＶによって、電力供給用トランジスタＱｄと同等のゲート・ソース間電圧で並列に駆動される。

これにより、電流検出用トランジスタＱｃｓは、電力供給用トランジスタＱｄに流れる負荷電流ＩＬを反映したセンス電流（すなわちトランジスタサイズ比に基づく電流）ＩＬｓをソース・ドレイン間に流す。電流検出用抵抗Ｒｃｓは、外部端子ＰＮｍ１’と接地電源電圧ＧＮＤ（すなわちコネクタ端子Ｐｇ）との間に設けられ、電流検出用トランジスタＱｃｓに流れるセンス電流ＩＬｓを反映した電圧を外部端子ＰＮｍ１’に出力する。ロウパスフィルタ回路ＬＰＦは、当該外部端子ＰＮｍ１’に出力される電圧を平滑化する。

半導体装置ＤＥＶ２は、外部端子ＰＮｖｄ，ＰＮｇ，ＰＮｍ２を備え、半導体チップＣＨＰ２を搭載する。外部端子ＰＮｖｄおよび外部端子ＰＮｇには、それぞれ、電源電圧ＶＤＤおよび接地電源電圧ＧＮＤが供給される。電源電圧ＶＤＤは、例えば、３．３Ｖや５．０Ｖ等であり、図１に示したバッテリ電圧Ｖｂａｔを降圧すること等で生成される。

半導体チップＣＨＰ２は、例えば、マイクロコンピュータ等であり、演算処理回路ＭＰＵ、記憶回路ＭＥＭ、およびアナログディジタル変換回路ＡＤＣ等の各回路ブロックと、これらの各回路ブロックを相互に接続するバスＢＳと、を備える。アナログディジタル変換回路ＡＤＣは、ロウパスフィルタ回路ＬＰＦを介して外部端子ＰＮｍ２に入力される電圧（アナログ信号）をディジタル信号に変換する。演算処理回路ＭＰＵは、例えば、記憶回路ＭＥＭに保持される所定のプログラムに基づき、アナログディジタル変換回路ＡＤＣからのディジタル信号（言い換えれば、負荷電流ＩＬ）を処理し、当該ディジタル信号に応じた各種処理を行う。

例えば、図１の車両装置に当該電子制御ユニットＥＣＵ’を適用する場合を例とすると、半導体装置ＤＥＶ２は、車両装置が左折する際に、図示しない所定の外部端子を介して半導体装置ＤＥＶ１に指示を発行する。半導体装置ＤＥＶ１は、当該指示を図示しない所定の外部端子で受け、ドライバ回路ＤＲＶを用いて電力供給用トランジスタＱｄ（および電流検出用トランジスタＱｃｓ）を駆動し、負荷ＬＯＤ（すなわち３個のフラッシャーＦＬＳ）に電力を供給する。さらに、この際に、半導体装置ＤＥＶ２は、３個のフラッシャーＦＬＳに並列に流れる負荷電流ＩＬの電流値を外部端子ＰＮｍ２を介して検出する。

ここで、３個のフラッシャーＦＬＳのいずれかが故障している場合、外部端子ＰＮｍ２で検出される電流値が予め判明している基準の電流値よりも小さくなる。また、通常、車両装置の左前方部および左後方部のフラッシャーＦＬＳは、同じ消費電力の部品で構成され、左側面部のフラッシャーＦＬＳは、左前方部等のフラッシャーＦＬＳよりも小さい消費電力の部品で構成される。

したがって、半導体装置ＤＥＶ２は、外部端子ＰＮｍ２で検出される電流値に基づいて、３個のフラッシャーＦＬＳにおける故障の有無を判別することができ、加えて、故障の数や、故障の位置（左前方部または左後方部の故障か、左側面部の故障か）等を判別することもできる。ただし、そのためには、負荷電流ＩＬを高精度に検出することが求められる。特に、フラッシャーＦＬＳがＬＥＤ（Light Emitting Diode）等で構成される場合には、消費電力がより小さくなるため、電流検出の高精度化がより重要となる。

なお、ここでは、負荷ＬＯＤがフラッシャーＦＬＳである場合を例としたが、特にこれに限定されるものではない。例えば、負荷ＬＯＤがモータやアクチュエータ等の場合にも、電流検出の高精度化が重要となる。モータを例とすると、半導体装置ＤＥＶ２は、検出した電流を所定の電流に近づけるためのＰＷＭ（Pulse Width Modulation）デューティ等を算出し、それを半導体装置ＤＥＶ１に指示する。半導体装置ＤＥＶ１は、当該指示されたＰＷＭ信号で電力供給用トランジスタＱｄを駆動し、モータに所定の負荷電流ＩＬを供給する。このような場合、電流検出を高精度化するほど、モータの回転数等を高精度に制御することが可能になる。

このような要求のもと、図１８（ａ）および図１８（ｂ）の構成例では、電流検出の高精度化を十分に図れない恐れがある。具体的には、誤差要因として、（Ａ）電流供給用トランジスタＱｄと電流検出用トランジスタＱｃｓのトランジスタサイズ比の製造ばらつき、（Ｂ）アンプ回路ＡＭＰ１のオフセット電圧、（Ｃ）電流検出用抵抗Ｒｃｓの抵抗値ばらつき、（Ｄ）前述した（Ａ）〜（Ｃ）の温度依存性等が挙げられる。このように、誤差は複合的に生じるため、例えば、回路やレイアウトの工夫等の対策では限界が生じ得る。そこで、以下に示す本実施の形態１の方式を用いることが有益となる。

《半導体装置（実施の形態１）の構成》
図２（ａ）は、本発明の実施の形態１による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、図２（ｂ）は、図２（ａ）における電流検出回路の構成例を示す回路図である。図２（ａ）に示す電子制御ユニットＥＣＵは、例えば、図１に示したコネクタ端子Ｐｖ，Ｐｇ，Ｐｌｄ（Ｐｖの図示は省略）を備える配線基板で構成される。当該配線基板は、図１８（ａ）の場合と異なり、１個の半導体装置（パッケージ部品）ＳＩＰと、ＬＰＦ用コンデンサＣｆとを搭載する。

半導体装置ＳＩＰは、外部端子ＰＮｖｃ，ＰＮｖｄ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１，ＰＮｍ２を備え、２個の半導体チップＣＨＰ１，ＣＨＰ２を搭載する。外部端子ＰＮｖｃ，ＰＮｖｄおよび外部端子ＰＮｇには、図１８（ａ）の場合と同様に、それぞれ、電源電圧ＶＣＣ，ＶＤＤおよび接地電源電圧ＧＮＤが供給される。半導体チップＣＨＰ１は、図１８（ａ）の半導体チップＣＨＰ１’と同様の電力供給用トランジスタＱｄおよびドライバ回路ＤＲＶに加えて、電極パッド（端子）ＰＤｍ１と、図１８（ａ）とは異なる電流検出回路ＩＤＥＴとを備える。なお、図示は省略されているが、半導体チップＣＨＰ１は、さらに、過電圧や過電流等を検出して電力供給を停止するような各種保護回路も備えている。

電流検出回路ＩＤＥＴは、図２（ｂ）に示すように、図１８（ｂ）の電流検出回路ＩＤＥＴ’と同様の電流検出用トランジスタＱｃｓ、ＭＯＳトランジスタＭＰ１、およびアンプ回路ＡＭＰ１に加えて、電流検出用抵抗Ｒｃｓと、ＬＰＦ用抵抗Ｒｆとを備える。すなわち、電流検出用抵抗ＲｃｓおよびＬＰＦ用抵抗Ｒｆは、図１８（ａ）では、半導体装置の外部に設けられるのに対して、図２（ａ）および図２（ｂ）では、半導体装置ＳＩＰ内の半導体チップＣＨＰ１に設けられる。

電流検出用抵抗Ｒｃｓは、ＭＯＳトランジスタＭＰ１を介して電流検出用トランジスタＱｃｓと直列に接続される。具体的には、電流検出用抵抗Ｒｃｓは、一端がＭＯＳトランジスタＭＰ１のドレインに接続され、他端が接地電源電圧ＧＮＤ（すなわち外部端子ＰＮｇ）に接続される。ＬＰＦ用抵抗Ｒｆは、電流検出用抵抗Ｒｃｓの一端（ＭＯＳトランジスタＭＰ１のドレイン）と電極パッド（端子）ＰＤｍ１との間に設けられる。電極パッドＰＤｍ１は、外部端子（電流モニタ端子）ＰＮｍ１に接続される。外部端子ＰＮｍ１には、例えば、半導体装置ＳＩＰの外部で、ＬＰＦ用コンデンサＣｆが接続可能になっている。

その結果、電極パッド（端子）ＰＤｍ１および外部端子ＰＮｍ１には、図１８（ａ）および図１８（ｂ）の場合と同様に、外部端子（負荷駆動端子）ＰＮｌｄに流れる負荷電流ＩＬを反映した電圧（電流モニタ信号ＶＩＳと呼ぶ）が出力される。当該電流モニタ信号ＶＩＳは、ロウパスフィルタ回路ＬＰＦで平滑化された信号となり、図１８（ａ）の外部端子ＰＮｍ２での信号と同等である。電流検出用抵抗ＲｃｓおよびＬＰＦ用抵抗Ｒｆは、特に限定はされないが、シリコン基板上のポリシリコン層や拡散層等によって形成される。

半導体チップＣＨＰ２は、例えば、マイクロコンピュータ等であり、図１８（ａ）の場合と同様に、演算処理回路ＭＰＵ、記憶回路ＭＥＭ、およびアナログディジタル変換回路ＡＤＣ等の各回路ブロックと、これらの各回路ブロックを相互に接続するバスＢＳと、を備える。また、ここでは、半導体チップＣＨＰ２は、電極パッド（端子）ＰＤｍ２を備える。電極パッドＰＤｍ２は、外部端子ＰＮｍ２に接続される。

電極パッドＰＤｍ２は、半導体チップＣＨＰ１の電極パッド（端子）ＰＤｍ１に接続するための端子である。図２（ａ）の例では、外部端子ＰＮｍ１と外部端子ＰＮｍ２とが電子制御ユニットＥＣＵの配線基板上で接続されることで、電極パッドＰＤｍ２は、外部端子ＰＮｍ２，ＰＮｍ１を介して電極パッドＰＤｍ１に接続される。アナログディジタル変換回路ＡＤＣは、電極パッド（端子）ＰＤｍ２に入力される電流モニタ信号ＶＩＳ（アナログ信号）をディジタル信号に変換する。

ここで、詳細は後述するが、本実施の形態１では、半導体チップＣＨＰ２の記憶回路ＭＥＭは、半導体装置ＳＩＰの検査工程で得られる補正式の情報を保持する。そして、半導体チップＣＨＰ２の演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号を、記憶回路ＭＥＭの情報に基づく補正式を用いて補正することで、外部端子（負荷駆動端子）ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する。

《半導体装置（実施の形態１）の電流検出方法》
図３は、図２（ａ）および図２（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。図４は、図３の補足図である。まず、図４において、図２（ｂ）に示した電流検出回路ＩＤＥＴを用いると、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬと、電流モニタ端子ＰＮｍ１に出力される電圧（電流モニタ信号ＶＩＳ）との関係は、原理上、“ＶＩＳ＝α×ＩＬ＋β”で定められる一次関数となる。

ただし、当該一次関数の係数（すなわち傾きαや切片β）は、図１８（ａ）および図１８（ｂ）で述べたような誤差要因（Ａ）〜（Ｃ）に依存して変動する。そこで、本実施の形態１では、傾きαおよび切片βを、半導体装置ＳＩＰの検査工程での実測値（具体的には、電流検出回路ＩＤＥＴの電気的特性の検査結果）に基づいて定め、当該傾きαおよび切片βを補正式の情報として記憶回路ＭＥＭに書き込む。そして、半導体チップは、“ＶＩＳ＝α×ＩＬ＋β”で定められる補正式に基づき、電流モニタ信号ＶＩＳから負荷電流ＩＬの電流値を算出する。

図３において、所定の検査装置は、まず、半導体チップＣＨＰ１を動作させた状態（すなわちドライバ回路ＤＲＶが電力供給用トランジスタＱｄをオンに駆動している状態）で、半導体装置ＳＩＰの外部端子（負荷駆動端子）ＰＮｌｄに電流Ｉ１を印加する（ステップＳ１０１）。次いで、検査装置は、半導体チップＣＨＰ１の電極パッド（端子）ＰＤｍ１（実際には、半導体装置ＳＩＰの外部端子（電流モニタ端子）ＰＮｍ１）に出力される電圧Ｖ１を測定する（ステップＳ１０２）。

続いて、同様にして、検査装置は、半導体チップＣＨＰ１を動作させた状態で、負荷駆動端子ＰＮｌｄに電流Ｉ１とは異なる電流Ｉ２を印加し、電極パッド（端子）ＰＤｍ１（電流モニタ端子ＰＮｍ１）に出力される電圧Ｖ２を測定する（ステップＳ１０３，Ｓ１０４）。次いで、検査装置は、電流Ｉ１と電流Ｉ２との差分値と、電圧Ｖ１と電圧Ｖ２との差分値との関係に基づき補正式の情報を定める。

具体的には、検査装置は、図４に示されるように、例えば、“（Ｖ２−Ｖ１）／（Ｉ２−Ｉ１）”から傾きαを算出し（ステップＳ１０５）、“Ｖ１−α×Ｉ１”から切片βを算出し（ステップＳ１０６）、当該傾きαおよび切片βの値を補正式の情報として定める。そして、検査装置は、定めた補正式の情報（ここでは一次関数の係数（傾きαおよび切片βの値））を半導体チップＣＨＰ２の記憶回路ＭＥＭに書き込む（ステップＳ１０７）。

図５は、図２（ａ）および図２（ｂ）の半導体装置において、負荷電流を検出する際の処理内容の一例を示すフロー図である。半導体装置ＳＩＰは、負荷ＬＯＤに電力を供給すると共に、その負荷電流ＩＬを検出する際に図５のような処理を行う。具体的には、例えば、半導体チップＣＨＰ２内の演算処理回路ＭＰＵが、記憶回路ＭＥＭに保持される所定のプログラムに基づき、図５のような処理を行う。図５において、まず、演算処理回路ＭＰＵは、外部端子ＰＮｍ２での電流モニタ信号ＶＩＳの電圧値を、アナログディジタル変換回路ＡＤＣを用いて測定する（ステップＳ２０１）。

次いで、演算処理回路ＭＰＵは、記憶回路ＭＥＭの情報（傾きαおよび切片βの値）に基づき、補正式“ＶＩＳ＝α×ＩＬ＋β（ＩＬ＝（ＶＩＳ−β）／α）”を定める。そして、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号（すなわち電流モニタ信号ＶＩＳ）を当該補正式を用いて補正する。具体的には、演算処理回路ＭＰＵは、単に当該ディジタル信号（ＶＩＳ）の値を補正式に代入する。これにより、演算処理回路ＭＰＵは、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する（ステップＳ２０２）。

その後、演算処理回路ＭＰＵは、当該算出した電流値に応じた所定の処理を実行する（ステップＳ２０３）。例えば、負荷ＬＯＤが図１で述べたようなフラッシャーＦＬＳの場合、演算処理回路ＭＰＵは、算出した電流値に基づきフラッシャーＦＬＳの故障の有無を判別する。あるいは、負荷ＬＯＤがモータ等の場合、演算処理回路ＭＰＵは、算出した電流値に基づきＰＷＭデューティ等を定める。

《実施の形態１の主要な効果》
以上、本実施の形態１の方式を用いることで、図１８（ａ）および図１８（ｂ）で述べたような複合的な誤差要因を一括して補正することができる。具体的には、誤差要因（Ａ）電流供給用トランジスタＱｄと電流検出用トランジスタＱｃｓのトランジスタサイズ比の製造ばらつきと、（Ｂ）アンプ回路ＡＭＰ１のオフセット電圧と、（Ｃ）電流検出用抵抗Ｒｃｓの抵抗値ばらつきとを補正することができる。その結果、代表的には、高精度な電流検出機能を備えた半導体装置ＳＩＰを提供することが可能になる。

ここで、電子制御ユニットＥＣＵは、一般的に、部品組み立てメーカによって製造される。すなわち、部品組み立てメーカは、部品供給メーカから提供される半導体装置ＳＩＰ等を配線基板上に適宜実装することで、電子制御ユニットＥＣＵを製造する。こうした中、図２（ａ）の電子制御ユニットＥＣＵは、図１８（ａ）の電子制御ユニットＥＣＵ’と比較して、搭載する部品数が少なくなっている。その結果、例えば部品組み立てメーカ側の視点で、電子制御ユニットＥＣＵの小型化や、部品の組み立てコスト等を含めた低コスト化等が実現可能になる。

さらに、図２（ａ）の構成例を用いることで、図１８（ａ）の構成例を用いる場合と比較して、電流検出の高精度化の観点で、部品組み立てメーカの負担を低減できる場合がある。すなわち、場合によっては、部品組み立てメーカが、図１８（ａ）の電子制御ユニットＥＣＵ’を対象に、図３の場合と同様の検査を行うことでも、電流検出の高精度化が実現可能である。ただし、この場合、検査対象が半導体装置ではなく電子制御ユニットＥＣＵ’となるため、大規模な検査設備が必要となる場合や、特殊な検査装置が必要となる場合がある。その結果、部品組み立てメーカ側に多大の負担を強いる恐れがある。

一方、本実施の形態１の方式では、検査対象が半導体装置ＳＩＰであるため、比較的小規模の検査設備と既存の検査装置を用いて図３の検査を行うことができる。ここで、検査対象を半導体装置ＳＩＰにすることができるのは、図２（ａ）の半導体装置ＳＩＰが、図１８（ａ）の場合と異なり、半導体装置ＳＩＰ内に電流検出用抵抗Ｒｃｓを内蔵しているためである。その結果、高精度な電流検出機能を予め備えた半導体装置ＳＩＰを部品組み立てメーカに提供することができるため、部品組み立てメーカの負担を低減することが可能になる。

さらに、本実施の形態１の方式を用いると、前述したように、電子制御ユニットが製造されるまでの過程を全体として見た場合に、検査の効率化や部品の効率化等が図れる。したがって、前述したような部品組み立てメーカのメリットのみならず、電子制御ユニットに関わるトータルコストを低減することも可能になる。

また、ここでは、電流検出用抵抗Ｒｃｓを、半導体チップＣＨＰ１の内蔵抵抗を用いて構成したが、場合によっては、一般的なチップ抵抗等で構成することも考えられる。すなわち、半導体装置ＳＩＰの内部で、かつ半導体チップＣＨＰ１，ＣＨＰ２の外部に当該チップ抵抗等を搭載することも可能である。チップ抵抗は、通常、半導体チップの内蔵抵抗と比較して高精度であるため、補正を行わない前提のもとでは、電流検出の高精度化に寄与することができる。ただし、本実施の形態１の方式を用いる場合、電流検出用抵抗Ｒｃｓの誤差を含めて補正することができるため、半導体チップの内蔵抵抗を用いても特に問題は生じない。半導体チップの内蔵抵抗を用いることで、部品供給メーカ側の視点で、半導体装置ＳＩＰの小型化や低コスト化が図れる。

なお、本実施の形態１では、記憶回路ＭＥＭが保持する補正式の情報を、一次関数の係数としたが、必ずしもこれに限らない。例えば、複数の電流モニタ信号ＶＩＳの電圧値と複数の負荷電流ＩＬの電流値との関係を補正式に基づき予め算出しておき、その関係を含んだテーブルを補正式の情報としてもよい。すなわち、補正式をテーブルで構成してもよい。この場合、演算処理回路ＭＰＵは、当該テーブルを参照して負荷電流ＩＬの電流値を取得する。また、ここでは、補正式として、一次関数を用いたが、必ずしもこれに限らず、例えば、一次以上の近似関数を用いてもよい。この場合、図３の場合と同様にして、３通り以上の電流を印加して検査を行えばよい。

（実施の形態２）
《半導体装置（実施の形態２）の構成》
図６は、本発明の実施の形態２による半導体装置において、その主要部の概略的な外形例を示す平面図である。図６に示す半導体装置ＳＩＰａは、図２（ａ）で述べたように、２個の半導体チップＣＨＰ１，ＣＨＰ２が１個のパッケージに搭載されるパッケージ部品となっている。図６において、パッケージ（パッケージ樹脂）ＰＫＧの内部には、ダイパッドＤＰが設けられ、パッケージＰＫＧの外周部には、外部端子となる複数のリードＬＤが設けられる。そして、ダイパッドＤＰ上には、２個の半導体チップＣＨＰ１，ＣＨＰ２が実装される。

ここで、図６の半導体装置ＳＩＰａでは、図２（ａ）に示した半導体装置ＳＩＰと異なり、半導体チップＣＨＰ１の電極パッドＰＤｍ１と半導体チップＣＨＰ２の電極パッドＰＤｍ２とを接続する配線が、パッケージＰＫＧの内部に設けられる。この例では、電極パッドＰＤｍ１，ＰＤｍ２は、それぞれ、ボンディングワイヤＢＷを介して同一のリードＬＤ（ここでは外部端子（電流モニタ端子）ＰＮｍ）に接続される。当該電流モニタ端子ＰＮｍには、ＬＰＦ用抵抗Ｃｆが接続可能となっている。

図７は、図６の半導体装置を備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図である。図７に示す電子制御ユニットＥＣＵは、コネクタＣＮを備える配線基板ＰＣＢで構成される。コネクタＣＮには、図１に示したコネクタ端子Ｐｖ，Ｐｇ，Ｐｌｄが含まれる。配線基板ＰＣＢは、図２（ａ）の場合と同様に、１個の半導体装置（パッケージ部品）ＳＩＰａと、ＬＰＦ用コンデンサＣｆとを搭載し、加えて電源レギュレータ装置ＶＲＥＧを搭載する。

配線基板ＰＣＢには、バッテリ電圧Ｖｂａｔ用の配線ＬＮｖ１と、電源電圧ＶＤＤ用の配線ＬＮｖ２と、負荷駆動用の配線ＬＮｌｄと、接地電源電圧ＧＮＤ用の配線ＬＮｇと、ＬＰＦ用コンデンサＣｆ用の配線ＬＮｃとが形成される。配線ＬＮｖ１は、一端がコネクタ端子Ｐｖに接続され、他端が、半導体装置ＳＩＰａの外部端子ＰＮｖｃと、電源レギュレータ装置ＶＲＥＧとに接続される。電源レギュレータ装置ＶＲＥＧは、配線ＬＮｖ１からのバッテリ電圧Ｖｂａｔ（例えば１２Ｖ等）を３．３Ｖ等の電源電圧ＶＤＤに降圧する。そして、電源レギュレータ装置ＶＲＥＧは、電源電圧ＶＤＤを配線ＬＮｖ２を介して半導体装置ＳＩＰａの外部端子ＰＮｖｄに供給する。

配線ＬＮｌｄは、一端がコネクタ端子Ｐｌｄに接続され、他端が半導体装置ＳＩＰａの外部端子（負荷駆動端子）ＰＮｌｄに接続される。配線ＬＮｇは、一端がコネクタ端子Ｐｇに接続され、他端が、半導体装置ＳＩＰａの外部端子ＰＮｇと、ＬＰＦ用コンデンサＣｆの一端とに接続される。ＬＰＦ用コンデンサＣｆの他端は、配線ＬＮｃを介して半導体装置ＳＩＰａの外部端子（電流モニタ端子）ＰＮｍに接続される。

以上のように、本実施の形態２の半導体装置を用いると、電極パッドＰＤｍ１，ＰＤｍ２は、図２（ａ）では、半導体装置ＳＩＰの外部で接続されるのに対して、図６では、半導体装置ＳＩＰａの内部で接続される。これによって、図２（ａ）における２個の外部端子ＰＮｍ１，ＰＮｍ２を図６における１個の外部端子ＰＮｍに集約することができ、外部端子の削減が可能になる。さらに、これに伴い、図７に示されるように、電子制御ユニットＥＣＵにおいて、２個の外部端子ＰＮｍ１，ＰＮｍ２間を接続する配線が不要となるため、例えば、部品組み立てメーカの組み立てコスト等を低減することができる。

ただし、図６の場合、電流検出を行う半導体チップＣＨＰ２内のアナログディジタル変換回路ＡＤＣが常に特定されることになる。すなわち、半導体チップ（例えば、マイクロコンピュータ）ＣＨＰ２は、通常、複数のアナログディジタル変換回路を備えており、部品組み立てメーカは、その複数の中から電流検出を行わせるアナログディジタル変換回路を任意に定めることが困難となる。したがって、場合によっては、図２（ａ）の構成の方が望ましい場合もある。

また、ここでは、ＬＰＦ用コンデンサＣｆは、一般的にサイズが大きくなることから半導体装置ＳＩＰａの外付け部品としたが、場合によっては、半導体装置ＳＩＰａ内に搭載することも可能である。この場合、図６および図７における外部端子ＰＮｍを削除することができる。

（実施の形態３）
《半導体装置（実施の形態３）の構成》
図８（ａ）は、本発明の実施の形態３による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、図８（ｂ）は、図８（ａ）における温度センサ回路の構成例を示す回路図である。図８（ａ）に示す電子制御ユニットＥＣＵは、図２（ａ）の構成例と比較して、主に、半導体装置ＳＩＰｂの構成と、ＬＰＦ用コンデンサＣｆ２を新たに備える点とが異なっている。

図８（ａ）の半導体装置ＳＩＰｂは、図２（ａ）に示した外部端子ＰＮｖｃ，ＰＮｖｄ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１，ＰＮｍ２に加えて外部端子ＰＮｔ１，ＰＮｔ２を備える。外部端子ＰＮｔ１は、電子制御ユニットＥＣＵの配線基板を介して外部端子ＰＮｔ２に接続される。外部端子ＰＮｔ１，ＰＮｔ２には、ＬＰＦ用コンデンサＣｆ２の一端が接続される。ＬＰＦ用コンデンサＣｆ２の他端には、接地電源電圧ＧＮＤが供給される。

また、図８（ａ）の半導体チップＣＨＰ１ｂは、図２（ａ）の半導体チップＣＨＰ１に対して、さらに、温度センサ回路ＴＳＥＮを備える。図８（ａ）の半導体チップＣＨＰ２ｂは、図２（ａ）の半導体チップＣＨＰ２に対して、さらに、バスＢＳに接続されるアナログディジタル変換回路ＡＤＣ２を備える。

温度センサ回路ＴＳＥＮは、温度を表す値を持つ温度モニタ信号ＶＦを出力する。具体的には、温度センサ回路ＴＳＥＮは、図８（ｂ）に示されるように、定電流源ＩＳと、ダイオードＤ１と、差動アンプ回路ＤＡＭＰと、ＬＰＦ用抵抗Ｒｆ２とを備える。定電流源ＩＳは、ダイオードＤ１に定電流を供給する。ダイオードＤ１は、当該定電流の大きさに応じた順方向電圧を生成する。この順方向電圧は、負の温度依存性を持ち、温度が高くなるほど小さくなる。

差動アンプ回路ＤＡＭＰは、当該ダイオードＤ１の順方向電圧を増幅し、当該増幅した電圧を温度モニタ信号ＶＦとして、ＬＰＦ用抵抗Ｒｆ２を介して外部端子ＰＮｔ１へ出力する。ＬＰＦ用抵抗Ｒｆ２は、図２（ａ）の場合と同様に、ＬＰＦ用コンデンサＣｆ２と共にロウパスフィルタ回路を構成する。その結果、外部端子ＰＮｔ２には、平滑化された温度モニタ信号ＶＦが入力される。アナログディジタル変換回路ＡＤＣ２は、当該外部端子ＰＮｔ２に入力される温度モニタ信号ＶＦ（アナログ信号）をディジタル信号に変換する。なお、温度センサ回路ＴＳＥＮは、温度を表す値を持つ温度モニタ信号ＶＦを出力する何らかの回路であればよく、特に図８（ｂ）の構成に限定されない。

このような構成において、本実施の形態３では、半導体チップＣＨＰ２ｂの記憶回路ＭＥＭは、半導体装置ＳＩＰｂの検査工程で得られる温度依存性を含めた補正式の情報を保持する。また、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号（すなわち電流モニタ信号ＶＩＳ）を、温度モニタ信号ＶＦ（具体的には、アナログディジタル変換回路ＡＤＣ２からのディジタル信号）に応じた補正式を用いて補正することで、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する。

《半導体装置（実施の形態３）の電流検出方法》
図９は、図８（ａ）および図８（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。図１０（ａ）および図１０（ｂ）は、図９の補足図である。まず、図１０（ａ）において、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬと、電流モニタ端子ＰＮｍ１に出力される電圧（電流モニタ信号ＶＩＳ）との関係は、図４の場合と同様に、“ＶＩＳ＝α×ＩＬ＋β”で定められる一次関数となる。

ただし、当該一次関数の係数（すなわち傾きαや切片β）は、図４で述べた誤差要因（Ａ）〜（Ｃ）に加えて、図１８（ａ）および図１８（ｂ）で述べた誤差要因（Ｄ）（すなわち温度依存性）に依存して変動する。図１０（ａ）では、一例として、傾きαは、温度が高くなるほど大きくなり、切片βは温度が高くなるほど小さくなっている。そこで、本実施の形態３では、傾きαおよび切片β、ならびにそれらの温度依存性を、半導体装置ＳＩＰｂの検査工程内での実測値に基づいて定め、温度依存性を含めた補正式（“ＶＩＳ＝α×ＩＬ＋β”）に基づき、電流モニタ信号ＶＩＳから負荷電流ＩＬの電流値を算出するような電流検出方法を用いる。

図９において、まず、温度環境装置を含む所定の検査装置は、半導体装置ＳＩＰｂを所定の温度Ｔ１の環境下に設置する（ステップＳ３０１）。次に、検査装置は、図３で述べたステップＳ１０１〜ステップＳ１０６を実行し、さらに、外部端子（温度モニタ端子）ＰＮｔ１に出力される電圧（すなわち温度モニタ信号ＶＦ）を測定する（ステップＳ３０２）。次いで、検査装置は、全温度環境下での検査を完了したか否かを判別する（ステップＳ３０３）。

全温度環境下での検査を完了していない場合、検査装置は、ステップＳ３０１へ戻り、半導体装置ＳＩＰｂを所定の温度Ｔ２の環境下に設置する。そして、検査装置は、ステップＳ１０１〜ステップＳ１０６を実行し、さらに、外部端子（温度モニタ端子）ＰＮｔ１に出力される電圧（温度モニタ信号ＶＦ）を測定する（ステップＳ３０２）。以降、全温度環境下での検査が完了するまで、同様の工程が繰り返される。

ここでは、一例として、Ｔ１＝２５℃、Ｔ２＝−４０℃、Ｔ３＝１５０℃の環境下での検査が行われるものとする。この場合、図１０（ｂ）に示されるように、２５℃の環境下で行われるステップＳ１０５，Ｓ１０６，Ｓ３０２の工程によって、それぞれ、傾きαｒ、切片βｒ、温度モニタ信号ＶＦｒが得られる。また。−４０℃の環境下で行われるステップＳ１０５，Ｓ１０６，Ｓ３０２の工程によって、それぞれ、傾きαｌ、切片βｌ、温度モニタ信号ＶＦｌが得られ、１５０℃の環境下で行われるステップＳ１０５，Ｓ１０６，Ｓ３０２の工程によって、それぞれ、傾きαｈ、切片βｈ、温度モニタ信号ＶＦｈが得られる。

ステップＳ３０３で全温度環境下での検査を完了すると、検査装置は、各温度毎の傾きαｒ，αｌ，αｈ、切片βｒ，βｌ，βｈ、および温度モニタ信号ＶＦｒ，ＶＦｌ，ＶＦｈを、半導体チップＣＨＰ２ｂの記憶回路ＭＥＭに書き込む（ステップＳ３０４）。次いで、検査装置は、温度係数算出処理を実行する（ステップＳ３０５）。

図１１は、図９における温度係数算出処理の処理内容の一例を示すフロー図である。図１２（ａ）および図１２（ｂ）は、図１１の補足図である。図１２（ａ）には、傾きαおよび切片βの温度特性の一例が示され、図１２（ｂ）には、温度モニタ信号ＶＦの温度特性の一例が示される。図１１において、検査装置は、（αｒ−αｌ）／６５から温度係数Ｋαｌｒを算出する（ステップＳ３０５１）。また、検査装置は、（αｈ−αｒ）／１２５から温度係数Ｋαｒｈを算出する（ステップＳ３０５２）。図１２（ａ）に示されるように、温度係数Ｋαｌｒは、−４０℃〜２５℃の範囲での傾きαの温度係数を表し、温度係数Ｋαｒｈは、２５℃〜１５０℃の範囲での傾きαの温度係数を表す。

同様に、図１１において、検査装置は、（βｒ−βｌ）／６５から温度係数Ｋβｌｒを算出し（ステップＳ３０５３）、（βｈ−βｒ）／１２５から温度係数Ｋβｒｈを算出する（ステップＳ３０５４）。図１２（ａ）に示されるように、温度係数Ｋβｌｒは、−４０℃〜２５℃の範囲での切片βの温度係数を表し、温度係数Ｋβｒｈは、２５℃〜１５０℃の範囲での切片βの温度係数を表す。

さらに同様にして、図１１において、検査装置は、（ＶＦｒ−ＶＦｌ）／６５から温度係数ＫＶＦｌｒを算出し（ステップＳ３０５５）、（ＶＦｈ−ＶＦｒ）／１２５から温度係数ＫＶＦｒｈを算出する（ステップＳ３０５６）。図１２（ｂ）に示されるように、温度係数ＫＶＦｌｒは、−４０℃〜２５℃の範囲での温度モニタ信号ＶＦの温度係数を表し、温度係数ＫＶＦｒｈは、２５℃〜１５０℃の範囲での温度モニタ信号ＶＦの温度係数を表す。そして、検査装置は、傾きαの温度係数Ｋαｌｒ，Ｋαｒｈと、切片βの温度係数Ｋβｌｒ，Ｋβｒｈと、温度モニタ信号ＶＦの温度係数ＫＶＦｌｒ，ＫＶＦｒｈとを、半導体チップＣＨＰ２ｂの記憶回路ＭＥＭに書き込む（ステップＳ３０５７）。

このように、検査装置は、概略的には、温度依存性を含めた補正式の情報を定め、それを記憶回路ＭＥＭに書き込む。図９および図１１の例では、当該補正式の情報は、図９のステップＳ３０４における、各温度毎の一次関数の係数（すなわち傾きαおよび切片β）と、温度モニタ信号ＶＦの値とを含む。これに加えて、当該補正式の情報は、図１１のステップＳ３０５７における、一次関数の係数の温度依存性を表す各係数（すなわち温度係数Ｋαｌｒ，Ｋαｒｈ，Ｋβｌｒ，Ｋβｒｈ）と、温度モニタ信号ＶＦの温度依存性を表す係数（すなわち温度係数ＫＶＦｌｒ，ＫＶＦｒｈ）とを含む。

図１３は、図８（ａ）および図８（ｂ）の半導体装置において、負荷電流を検出する際の処理内容の一例を示すフロー図である。半導体チップＣＨＰ２ｂ内の演算処理回路ＭＰＵが、記憶回路ＭＥＭに保持される所定のプログラムに基づき、図１３のような処理を行う。図１３において、まず、演算処理回路ＭＰＵは、外部端子ＰＮｍ２での電流モニタ信号ＶＩＳの電圧値を、アナログディジタル変換回路ＡＤＣを用いて測定する（ステップＳ４０１）。

次いで、演算処理回路ＭＰＵは、外部端子ＰＮｔ２での温度モニタ信号ＶＦの電圧値を、アナログディジタル変換回路ＡＤＣ２を用いて測定する（ステップＳ４０２）。続いて、演算処理回路ＭＰＵは、測定した温度モニタ信号ＶＦの電圧値が、記憶回路ＭＥＭに保持される２５℃での温度モニタ信号ＶＦｒの電圧値よりも低いか否かを判別する（ステップＳ４０３）。ＶＦ＜ＶＦｒの場合、図１２（ｂ）から判るように、半導体チップＣＨＰ２ｂの温度は、２５℃〜１５０℃の範囲となる。

そこで、ＶＦ＜ＶＦｒの場合、演算処理回路ＭＰＵは、記憶回路ＭＥＭの情報に基づき、“２５＋（ＶＦ−ＶＦｒ）／ＫＶＦｒｈ”を算出し、温度Ｔａを求める（ステップＳ４０４）。すなわち、図１２（ｂ）から判るように、温度モニタ信号ＶＦの電圧値は、温度に比例するものと仮定し、２５℃〜１５０℃の範囲の比例定数（すなわち温度係数ＫＶＦｒｈ）を用いて温度モニタ信号ＶＦの電圧値に対応する温度Ｔａを算出する。

次いで、演算処理回路ＭＰＵは、記憶回路ＭＥＭの情報に基づき、“αｒ＋Ｋαｒｈ×（Ｔａ−２５）”を算出し、傾きαを求める（ステップＳ４０５）。すなわち、図１２（ａ）から判るように、傾きαの値は、温度に比例するものと仮定し、２５℃〜１５０℃の範囲の比例定数（すなわち温度係数Ｋαｒｈ）を用いて、ステップＳ４０４で算出した温度Ｔａに対応する傾きαを算出する。

同様に、演算処理回路ＭＰＵは、記憶回路ＭＥＭの情報に基づき、“βｒ＋Ｋβｒｈ×（Ｔａ−２５）”を算出し、切片βを求める（ステップＳ４０６）。すなわち、図１２（ａ）から判るように、切片βの値は、温度に比例するものと仮定し、２５℃〜１５０℃の範囲の比例定数（すなわち温度係数Ｋβｒｈ）を用いて、ステップＳ４０４で算出した温度Ｔａに対応する切片βを算出する。

一方、ステップＳ４０３でＶＦ≧ＶＦｒの場合、図１２（ｂ）から判るように、半導体チップＣＨＰ２ｂの温度は、−４０℃〜２５℃の範囲となる。そこで、ＶＦ≧ＶＦｒの場合、演算処理回路ＭＰＵは、記憶回路ＭＥＭの情報および−４０℃〜２５℃の範囲の各種温度係数を用いて、ステップＳ４０４〜Ｓ４０６の場合と同様にして、温度Ｔａ、傾きαおよび切片βを算出する。簡単に説明すると、演算処理回路ＭＰＵは、“２５−（ＶＦｒ−ＶＦ）／ＫＶＦｌｒ”から温度Ｔａを算出し（ステップＳ４０７）、“αｒ−Ｋαｌｒ×（２５−Ｔａ）”から傾きαを算出し（ステップＳ４０８）、“βｒ−Ｋβｌｒ×（２５−Ｔａ）”から切片βを算出する（ステップＳ４０９）。

続いて、演算処理回路ＭＰＵは、ステップＳ４０４〜Ｓ４０６またはステップＳ４０７〜Ｓ４０９の算出結果に基づき、補正式“ＶＩＳ＝α×ＩＬ＋β（ＩＬ＝（ＶＩＳ−β）／α）”を定める。そして、演算処理回路ＭＰＵは、図５の場合と同様に、アナログディジタル変換回路ＡＤＣからのディジタル信号（すなわち電流モニタ信号ＶＩＳ）を当該補正式を用いて補正する。これにより、演算処理回路ＭＰＵは、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する（ステップＳ４１０）。

このように、演算処理回路ＭＰＵは、概略的には、温度モニタ信号ＶＦと各種温度係数（Ｋαｌｒ，Ｋαｒｈ，Ｋβｌｒ，Ｋβｒｈ）とに基づき補正式（一次関数）の係数（傾きαおよび切片β）を補正する。そして、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号（電流モニタ信号ＶＩＳ）を、当該補正された係数を含む補正式を用いて補正する。これによって、演算処理回路ＭＰＵは、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する。

以上、本実施の形態３の方式を用いることで、実施の形態１で述べた各種効果に加えて、さらに、より高精度な電流検出機能を備えた半導体装置ＳＩＰｂを提供することが可能になる。具体的には、実施の形態１の場合と同様に、図１８（ａ）および図１８（ｂ）で述べた誤差要因（Ａ）〜（Ｃ）を補正できることに加えて、さらに、誤差要因（Ｄ）（すなわち（Ａ）〜（Ｃ）の温度依存性）を補正することが可能になる。

例えば、自動車等の用途では、電子制御ユニットは、例えば−４０℃〜１５０℃といった幅広い温度環境下で使用されるため、誤差要因（Ｄ）の影響が大きくなる恐れがある。一方、実施の形態１で述べたように、仮に電子制御ユニットを検査対象とする場合、このような幅広い温度で検査を行うことは、現実的に困難な恐れがある。そこで、本実施の形態３の方式を用いることが有益となる。

なお、ここでは、温度センサ回路ＴＳＥＮを半導体チップＣＨＰ１ｂに搭載したが、場合によっては、半導体チップＣＨＰ２ｂに搭載することも可能である。ただし、より高精度化を図る観点（すなわち、補正対象となる回路により近い箇所の温度を検出する観点）では、半導体チップＣＨＰ１ｂに搭載することが望ましい。また、外部端子ＰＮｔ１，ＰＮｔ２は、実施の形態２の場合と同様にして１個に統合してもよい。

さらに、温度依存性を含めた補正式の情報は、必ずしも、図９および図１１で述べたような情報に限定されない。例えば、温度モニタ信号ＶＦから直接的に傾きαおよび切片βを算出するような式を用いるといったように、適宜、式の統廃合を行い、当該式の係数を補正式の情報としてもよい。あるいは、実施の形態１でも述べたように、式の全てまたは一部をテーブルで構成し、当該テーブルの情報を補正式の情報としてもよい。

（実施の形態４）
《半導体装置（実施の形態４）の構成》
図１４（ａ）は、本発明の実施の形態４による半導体装置において、それを備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図であり、図１４（ｂ）は、図１４（ａ）における電流検出回路の構成例を示す回路図である。図１４（ａ）に示す電子制御ユニットＥＣＵは、図２（ａ）の構成例と比較して、主に、半導体装置ＳＩＰｃの構成が異なっている。

図１４（ａ）の半導体装置ＳＩＰｃは、図２（ａ）に示した外部端子ＰＮｖｃ，ＰＮｖｄ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１，ＰＮｍ２に加えて外部端子ＰＮｓ１，ＰＮｓ２を備える。また、図１４（ａ）の半導体チップＣＨＰ２ｃは、図２（ａ）の半導体チップＣＨＰ２に対して、さらに、バスＢＳに接続される汎用ＩＯインタフェース回路ＧＰＩＯを備える。図１４（ａ）の半導体チップＣＨＰ１ｃは、図２（ａ）の半導体チップＣＨＰ１と比較して、電流検出回路ＩＤＥＴｃの構成が異なっている。電流検出回路ＩＤＥＴｃは、図１４（ｂ）に示されるように、図２（ｂ）の電流検出回路ＩＤＥＴと比較して、電流検出用抵抗Ｒｃｓが複数の抵抗値を設定可能な可変抵抗となっている点が異なっている。

図１４（ｂ）の例では、電流検出用抵抗Ｒｃｓは、ＰＭＯＳトランジスタＭＰ１のドレインと、接地電源電圧ＧＮＤとの間に接続される電流検出用抵抗Ｒｃｓ１と、電流検出用抵抗Ｒｃｓ１の両端間に順に接続されるスイッチＳＷおよび電流検出用抵抗Ｒｃｓ２とを備える。例えば、電流検出用抵抗Ｒｃｓ１，Ｒｃｓ２の抵抗値が同一の場合、スイッチＳＷをオンにすることで、電流検出用抵抗Ｒｃｓの抵抗値は半分になる。

また、半導体チップＣＨＰ１ｃは、当該スイッチＳＷのオン・オフを制御することで複数の抵抗値を設定するための電極パッド（端子）ＰＤｓ１を備える。電極パッドＰＤｓ１は、外部端子ＰＮｓ１に接続される。外部端子ＰＮｓ１は、電子制御ユニットＥＣＵの配線基板を介して外部端子ＰＮｓ２に接続され、外部端子ＰＮｓ２を介して電極パッドＰＤｓ２に接続される。これにより、半導体チップＣＨＰ２ｃの演算処理回路ＭＰＵは、バスＢＳおよび汎用ＩＯインタフェース回路ＧＰＩＯを介して電極パッドＰＤｓ２に所定の信号を出力することで、電極パッドＰＤｓ１を介して電流検出用抵抗Ｒｃｓの抵抗値を設定することが可能である。

このような構成において、本実施の形態４では、半導体チップＣＨＰ２ｃの記憶回路ＭＥＭは、半導体装置ＳＩＰｃの検査工程で得られる、電流検出用抵抗Ｒｃｓに設定可能な複数の抵抗値毎の補正式の情報を保持する。また、演算処理回路ＭＰＵは、電極パッド（端子）ＰＤｓ１を介して電流検出用抵抗Ｒｃｓの抵抗値を設定し、アナログディジタル変換回路ＡＤＣからのディジタル信号（すなわち電流モニタ信号ＶＩＳ）を、当該電流検出用抵抗Ｒｃｓの抵抗値に対応する補正式を用いて補正することで、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬの電流値を算出する。

《半導体装置（実施の形態４）の電流検出方法》
図１５は、図１４（ａ）および図１４（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。図１５において、まず、所定の検査装置は、外部端子（抵抗値設定端子）ＰＮｓ１を介して、電流検出用抵抗Ｒｃｓの抵抗値を設定する（ステップＳ５０１）。次に、検査装置は、図３で述べたステップＳ１０１〜Ｓ１０６と、ステップＳ１０７と同様のステップＳ５０２とを実行する。

次いで、検査装置は、全抵抗条件での検査を完了したか否かを判別する（ステップＳ５０３）。全抵抗条件での検査を完了していない場合、検査装置は、ステップＳ５０１へ戻り、同様の処理を繰り返す。この繰り返しの中で、検査装置は、ステップＳ５０２において、各抵抗値毎の補正式の情報（ここでは傾きαおよび切片βの値）を半導体チップＣＨＰ２ｃの記憶回路ＭＥＭに書き込む。これにより、演算処理回路ＭＰＵは、負荷電流ＩＬを検出する際に、電流検出用抵抗Ｒｃｓの抵抗値を設定すると共に、当該抵抗値に対応する補正式の情報を記憶回路ＭＥＭから読み出し、当該補正式を用いて電流モニタ信号ＶＩＳから負荷電流ＩＬを算出すればよい。

以上、本実施の形態４の方式を用いることで、実施の形態１で述べた各種効果に加えて、さらに、次のような効果が得られる。まず、前提として、実施の形態１のようにして電流検出用抵抗Ｒｃｓを内蔵すると、その抵抗値に基づいて、負荷電流ＩＬの電流値の測定範囲が固定化される。この場合、例えば、半導体装置の用途がある程度定まっていれば（すなわち負荷ＬＯＤの定格電力が定まっていれば）、抵抗値も定められるため、特に問題は生じない。

ただし、例えば、部品組み立てメーカは、当該半導体装置を様々な種類の負荷ＬＯＤに適用したいような場合や、電流値の測定範囲を一時的に変更したいような場合がある。このような場合に、本実施の形態４の方式を用いると、部品組み立てメーカは電流値の測定範囲を設定することができ、電流測定に際しての自由度の向上が図れる。さらに、この設定された各測定範囲において、電流検出の高精度化も実現できる。

なお、図１４（ｂ）の例では、電流検出用抵抗Ｒｃｓ２およびスイッチＳＷの組合せを、１セット設けたが、２セット以上設けてもよい。ただし、セット数が多くなる場合、電極パッドＰＤｓ１の数（ならびにそれに伴う配線数）も増加する。そこで、電極パッドＰＤｓ１等の数を低減するため、例えば、半導体チップＣＨＰ１ｃ内にデコーダを搭載し、デコーダを介して各スイッチＳＷのオン・オフを制御するような構成にしてもよい。

また、図１４（ａ）では、外部端子ＰＮｓ１，ＰＮｓ２を設け、その間を電子制御ユニットＥＣＵの配線基板で接続したが、実施の形態２の場合と同様に、半導体装置ＣＨＰ１ｃ内で、電極パッドＰＤｓ１，ＰＤｓ２間を接続してもよい。ただし、この場合、電極パッドＰＤｓ２および外部端子ＰＮｓ２は専用端子となる。一方、部品組み立てメーカは、電流検出抵抗Ｒｃｓ１しか使用しないような場合がある。この場合、図１４（ａ）の構成例を用いることで、部品組み立てメーカは、電極パッドＰＤｓ２および外部端子ＰＮｓ２（例えば、ＧＰＩＯ（General Purpose Input Output）ポート等）を他の用途で使用することができる。この際には、部品組み立てメーカは、外部端子ＰＮｓ１を接地電源電圧ＧＮＤに接続すればよい。

さらに、本実施の形態４の方式は、勿論、実施の形態３と組み合わせることができる。この場合、各抵抗値毎に温度を変えながら検査を行えばよい。

（実施の形態５）
《半導体装置（実施の形態５）の構成》
図１６（ａ）は、本発明の実施の形態５による半導体装置において、その主要部の概略構成例を示す回路ブロック図であり、図１６（ｂ）は、図１６（ａ）における演算処理回路の処理内容の一例を示すフロー図である。図１６（ａ）に示す半導体装置ＳＩＰｄは、図６および図７に示した半導体装置ＳＩＰａと比較して、さらに、外部端子ＰＮｚ１，ＰＮｚ２を備える点と、半導体チップＣＨＰ２ｄにテストプログラムが実装される点とが異なっている。

演算処理回路ＭＰＵは、例えば、記憶回路ＭＥＭに保持されるテストプログラムに基づいて、図１６（ｂ）に示すような処理を実行する。図１６（ｂ）において、演算処理回路ＭＰＵは、外部端子（テスト入力端子）ＰＮｚ１でトリガ信号を受信したか否かを判別する（ステップＳ６０１）。トリガ信号を受信した場合、演算処理回路ＭＰＵは、電流モニタ信号ＶＩＳの電圧値をアナログディジタル変換回路ＡＤＣを用いて測定する（ステップＳ６０２）。次いで、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣの測定結果（ディジタル信号）を外部端子（テスト出力端子）ＰＮｚ２へ送信する（ステップＳ６０３）。

《半導体装置（実施の形態５）の電流検出方法》
図１７は、図１６（ａ）および図１６（ｂ）の半導体装置において、その検査工程の一例を示すフロー図である。図１７に示す検査工程は、図３に示した検査工程と比較して、ステップＳ７０１が追加される点と、図３のステップＳ１０２が図１７のステップＳ１０２ａ，Ｓ１０２ｂに変更される点と、図３のステップＳ１０４が図１７のステップＳ１０４ａ，Ｓ１０４ｂに変更される点とが異なっている。

図１７において、所定の検査装置は、まず、半導体チップＣＨＰ２ｄに図１６（ｂ）に示したようなテストプログラムを実行させる（ステップＳ７０１）。次いで、所定の検査装置は、負荷駆動端子ＰＮｌｄに電流Ｉ１を印加した状態で（ステップＳ１０１）、テスト入力端子ＰＮｚ１にトリガ信号を印加する（ステップＳ１０２ａ）。これに応じて、演算処理回路ＭＰＵは、図１６（ｂ）に示したように、アナログディジタル変換回路ＡＤＣからのディジタル信号に基づき、電流モニタ信号ＶＩＳの電圧Ｖ１を測定し、当該ディジタル信号をテスト出力端子ＰＮｚ２へ出力する。検査装置は、テスト出力端子ＰＮｚ２から当該ディジタル信号（すなわち電圧Ｖ１）を取得する（ステップＳ１０２ｂ）。

同様に、検査装置は、負荷駆動端子ＰＮｌｄに電流Ｉ２を印加した状態で（ステップＳ１０３）、テスト入力端子ＰＮｚ１にトリガ信号を印加する（ステップＳ１０４ａ）。これに応じて、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号に基づき、電流モニタ信号ＶＩＳの電圧Ｖ２を測定し、当該ディジタル信号をテスト出力端子ＰＮｚ２へ出力する。検査装置は、テスト出力端子ＰＮｚ２から当該ディジタル信号（すなわち電圧Ｖ２）を取得する（ステップＳ１０４ｂ）。

以上のように、本実施の形態５の方式は、実施の形態１の方式と異なり、検査装置ではなく、半導体チップＣＨＰ２ｄ内のアナログディジタル変換回路ＡＤＣが電圧Ｖ１，Ｖ２を測定する方式となっている。そして、検査装置は、当該測定結果に基づいて、補正式の情報（ここでは傾きαおよび切片β）を定める（ステップＳ１０５〜Ｓ１０７）。

その結果、本実施の形態５の方式を用いることで、実施の形態１で述べた各種効果に加えて、さらに、アナログディジタル変換回路ＡＤＣの変換誤差を含めて補正を行うことが可能になる。これにより、電流検出の更なる高精度化が図れる場合がある。なお、外部端子ＰＮｚ１，ＰＮｚ２は、特にテスト用の専用端子である必要はなく、既存の外部端子を併用する形（すなわちテストプログラム実行時のみでテスト用の端子として機能する形）で設けられればよい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

例えば、ここでは、半導体チップの記憶回路に、半導体装置の検査工程（半導体チップの電流検出回路の検査結果）によって得られる補正式の情報を書き込み、これに基づいて、半導体チップでの電流検出結果を補正する場合を例に説明を行った。ただし、本実施の形態の本質は、半導体チップの各種検出回路に対する各種検査データを、他の半導体チップの記憶回路に格納し、これに基づいて、半導体チップの各種検出回路での検出結果を補正することであり、必ずしも、前述したような電流検出の場合に限定されるものではない。

ＡＤＣ アナログディジタル変換回路
ＡＭＰ アンプ回路
ＢＳ バス
ＢＷ ボンディングワイヤ
ＣＨＰ 半導体チップ
ＣＨＳ シャーシ
ＣＮ コネクタ
Ｃｄ ＬＰＦ用コンデンサ
Ｄ１ ダイオード
ＤＡＭＰ 差動アンプ回路
ＤＥＶ 半導体装置
ＤＰ ダイパッド
ＤＲＶ ドライバ回路
ＥＣＵ 電子制御ユニット
ＦＬＳ フラッシャー
ＧＮＤ 接地電源電圧
ＧＰＩＯ 汎用ＩＯインタフェース回路
ＩＤＥＴ 電流検出回路
ＩＬ 負荷電流
ＩＳ 定電流源
ＬＤ リード
ＬＮ 配線
ＬＯＤ 負荷
ＬＰＦ ロウパスフィルタ回路
ＭＥＭ 記憶回路
ＭＰ ＰＭＯＳトランジスタ
ＭＰＵ 演算処理回路
Ｐ コネクタ端子
ＰＣＢ 配線基板
ＰＤ 電極パッド
ＰＫＧ パッケージ
ＰＮ 外部端子
Ｑｃｓ 電力検出用トランジスタ
Ｑｄ 電力供給用トランジスタ
Ｒｃｓ 電力検出用抵抗
Ｒｆ ＬＰＦ用抵抗
ＳＩＰ 半導体装置
ＴＳＥＮ 温度センサ回路
ＶＣＣ，ＶＤＤ 電源電圧
ＶＩＳ 電流モニタ信号
ＶＲＥＧ 電源レギュレータ装置
Ｖｂａｔ バッテリ電圧

Claims (17)

1. １個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備える半導体装置の電流検出方法であって、
   前記第１の半導体チップは、前記負荷駆動端子を介して負荷に電力を供給する電力供給用トランジスタと、前記負荷駆動端子に流れる電流を検出する電流検出回路とを有し、
   前記第２の半導体チップは、記憶回路を有し、
   前記半導体装置の検査工程では、前記第１の半導体チップにおける前記電流検出回路の電気的特性が検査され、当該検査結果に基づいて得られる補正式の情報が前記第２の半導体チップの前記記憶回路に書き込まれ、
   前記第２の半導体チップは、前記電流検出回路による検出結果を前記補正式の情報に基づいて補正する、
   半導体装置の電流検出方法。
2. 請求項１記載の半導体装置の電流検出方法において、
   前記第１の半導体チップは、さらに、第１の端子を有し、
   前記電流検出回路は、前記負荷駆動端子に流れる電流を反映した電圧を前記第１の端子に出力する電流検出用抵抗を有し、
   前記第２の半導体チップは、さらに、
   前記第１の端子に接続するための第２の端子と、
   前記第２の端子に入力されるアナログ信号をディジタル信号に変換するアナログディジタル変換回路と、
   前記ディジタル信号を処理する演算処理回路と、
   を有する、
   半導体装置の電流検出方法。
3. 請求項２記載の半導体装置の電流検出方法において、
   前記半導体装置の検査工程は、
   前記負荷駆動端子に第１の電流を印加し、前記第１の端子に出力される第１の電圧を測定する第１の工程と、
   前記負荷駆動端子に前記第１の電流とは異なる電流値を持つ第２の電流を印加し、前記第１の端子に出力される第２の電圧を測定する第２の工程と、
   前記第１の電流と前記第２の電流との差分値と、前記第１の電圧と前記第２の電圧との差分値との関係に基づき補正式の情報を定める第３の工程と、
   前記補正式の情報を前記記憶回路に書き込む第４の工程と、
   を有し、
   前記演算処理回路は、前記ディジタル信号を前記補正式を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する、
   半導体装置の電流検出方法。
4. 請求項３記載の半導体装置の電流検出方法において、
   前記補正式は、一次関数であり、
   前記補正式の情報は、前記一次関数の係数である、
   半導体装置の電流検出方法。
5. 請求項３記載の半導体装置の電流検出方法において、
   前記第１の半導体チップまたは前記第２の半導体チップは、さらに、温度を表す値を持つ温度モニタ信号を出力する温度センサ回路を有し、
   前記半導体装置の検査工程は、
   前記半導体装置を第１の温度の環境下に設置した状態で前記第１の工程、前記第２の工程および前記第３の工程を実行し、さらに、前記温度モニタ信号を測定する第５の工程と、
   前記半導体装置を前記第１の温度とは異なる第２の温度の環境下に設置した状態で前記第１の工程、前記第２の工程および前記第３の工程を実行し、さらに、前記温度モニタ信号を測定する第６の工程と、
   前記第５の工程で得られる前記補正式の情報および前記温度モニタ信号の測定結果と、前記第６の工程で得られる前記補正式の情報および前記温度モニタ信号の測定結果とに基づき、温度依存性を含めた前記補正式の情報を定める第７の工程と、
   前記温度依存性を含めた前記補正式の情報を前記記憶回路に書き込む第８の工程と、
   を有し、
   前記演算処理回路は、前記ディジタル信号を、前記温度モニタ信号に応じた前記補正式を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する、
   半導体装置の電流検出方法。
6. 請求項５記載の半導体装置の電流検出方法において、
   前記温度依存性を含めた前記補正式の情報は、一次関数の係数と、前記一次関数の係数の温度依存性を表す温度係数とを含み、
   前記演算処理回路は、前記温度モニタ信号と前記温度係数とに基づき前記一次関数の係数を補正し、前記ディジタル信号を、前記補正された係数を持つ一次関数を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する、
   半導体装置の電流検出方法。
7. 請求項３記載の半導体装置の電流検出方法において、
   前記電流検出用抵抗は、複数の抵抗値を設定可能な可変抵抗であり、
   前記第１の半導体チップは、さらに、前記複数の抵抗値を設定するための第３の端子を備え、
   前記半導体装置の検査工程では、前記第３の端子を介して前記電流検出用抵抗の抵抗値が設定され、前記複数の抵抗値毎に前記第１の工程、前記第２の工程、前記第３の工程および前記第４の工程が実行され、
   前記演算処理回路は、前記第３の端子を介して前記電流検出用抵抗の抵抗値を設定し、前記ディジタル信号を、前記電流検出用抵抗の抵抗値に対応する前記補正式を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する、
   半導体装置の電流検出方法。
8. 請求項３記載の半導体装置の電流検出方法において、
   前記パッケージ内には、前記第１の端子と前記第２の端子とを接続する配線が設けられ、
   前記第１の工程および前記第２の工程では、所定の検査装置が前記第１の電流および前記第２の電流を印加し、前記演算処理回路が前記アナログディジタル変換回路からの前記ディジタル信号に基づき前記第１の電圧および前記第２の電圧を測定する、
   半導体装置の電流検出方法。
9. 請求項１〜８のいずれか１項に記載の半導体装置の電流検出方法において、
   前記半導体装置は、車両の電子制御ユニット（ＥＣＵ）で用いられる、
   半導体装置の電流検出方法。
10. １個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備える半導体装置であって、
    前記第１の半導体チップは、
    前記負荷駆動端子を介して負荷に電力を供給する電力供給用トランジスタと、
    前記電力供給用トランジスタを駆動するドライバ回路と、
    第１の端子と、
    前記負荷駆動端子に流れる電流を検出し、当該電流を反映した電圧を前記第１の端子に出力する電流検出用抵抗と、
    を有し、
    前記第２の半導体チップは、
    前記第１の端子に接続するための第２の端子と、
    前記第２の端子に入力されるアナログ信号をディジタル信号に変換するアナログディジタル変換回路と、
    前記半導体装置の検査工程で得られる補正式の情報を保持する記憶回路と、
    前記ディジタル信号を前記補正式を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する演算処理回路と、
    を有する、
    半導体装置。
11. 請求項１０記載の半導体装置において、
    前記パッケージ内には、前記第１の端子と前記第２の端子とを接続する配線が設けられる、
    半導体装置。
12. 請求項１０記載の半導体装置において、
    前記第１の半導体チップは、さらに、前記電力供給用トランジスタの所定倍のトランジスタサイズで構成され、前記ドライバ回路によって前記電力供給用トランジスタと並列に駆動されることで前記電力供給用トランジスタに流れる電流を反映した電流を流す電流検出用トランジスタを有し、
    前記電流検出用抵抗は、前記電流検出用トランジスタと直列に接続される、
    半導体装置。
13. 請求項１２記載の半導体装置において、
    前記第１の半導体チップは、さらに、前記電流検出用抵抗の一端と前記第１の端子との間に設けられ、ロウパスフィルタの一部を構成する第１の抵抗を有し、
    前記第１の端子は、前記パッケージの外部端子に接続され、当該外部端子には、前記ロウパスフィルタの他の一部を構成するコンデンサが接続可能になっている、
    半導体装置。
14. 請求項１０記載の半導体装置において、
    前記電流検出用抵抗は、複数の抵抗値を設定可能な可変抵抗であり、
    前記第１の半導体チップは、さらに、前記複数の抵抗値を設定するための第３の端子を備え、
    前記記憶回路は、前記半導体装置の検査工程で得られる前記複数の抵抗値毎の前記補正式の情報を保持する、
    半導体装置。
15. 請求項１０〜１４のいずれか１項に記載の半導体装置において、
    前記補正式は、一次関数であり、
    前記補正式の情報は、前記一次関数の係数である、
    半導体装置。
16. 請求項１０〜１４のいずれか１項に記載の半導体装置において、
    前記第１の半導体チップまたは前記第２の半導体チップは、さらに、温度を表す値を持つ温度モニタ信号を出力する温度センサ回路を有し、
    前記記憶回路は、さらに、前記半導体装置の検査工程で得られる温度依存性を含めた前記補正式の情報を保持し、
    前記演算処理回路は、前記ディジタル信号を、前記温度モニタ信号に応じた前記補正式を用いて補正することで、前記負荷駆動端子に流れる電流の電流値を算出する、
    半導体装置。
17. 請求項１０〜１４のいずれか１項に記載の半導体装置において、
    前記半導体装置は、車両の電子制御ユニット（ＥＣＵ）で用いられる、
    半導体装置。

Images