JP6426552B2 - バーンイン試験装置及び方法 - Google Patents

バーンイン試験装置及び方法 Download PDF

Info

Publication number
JP6426552B2
JP6426552B2 JP2015149667A JP2015149667A JP6426552B2 JP 6426552 B2 JP6426552 B2 JP 6426552B2 JP 2015149667 A JP2015149667 A JP 2015149667A JP 2015149667 A JP2015149667 A JP 2015149667A JP 6426552 B2 JP6426552 B2 JP 6426552B2
Authority
JP
Japan
Prior art keywords
burn
test
under test
temperature
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015149667A
Other languages
English (en)
Other versions
JP2017032303A (ja
Inventor
巧 増渕
巧 増渕
隆弘 川田
隆弘 川田
康夫 嶋
康夫 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015149667A priority Critical patent/JP6426552B2/ja
Publication of JP2017032303A publication Critical patent/JP2017032303A/ja
Application granted granted Critical
Publication of JP6426552B2 publication Critical patent/JP6426552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、集積回路装置のバーンイン試験装置及び方法に関する。
半導体集積回路におけるバーンイン試験は、主に被試験集積回路の初期不良を顕在化させ、これを選別可能とすることを目的とする。通常は、恒温槽内に複数の被試験集積回路を配置し、すべての被試験集積回路に対して等しいバーンイン条件を与えた上で、長期間に亘り試験を行う。
近年、車載用途の半導体集積回路が多く利用されるようになってきたが、これらはその使用環境の過酷さから、求められる信頼度は日を追うごとに高くなっている。ある場合においては、バーンイン試験中における被試験集積回路の接合温度条件は150℃以上が設定される。
また一般に、バーンイン試験中は被試験集積回路の温度は一定であることが求められる。
条件がばらついた状態で試験を実施すれば、過剰に試験状態に晒された集積回路は経年劣化により不良に至る恐れがあり、逆に、十分に試験されない状態で出荷されれば、出荷後に初期不良が顕在化する恐れもある。
このような問題を解決するために、試験対象である複数の半導体装置のジャンクション温度(接合温度)を精度良く制御することができる半導体装置の試験装置が知られている(例えば、特許文献1参照)。
特開2014−105996号公報
特許文献1に開示されるような技術では、試験対象となる半導体装置毎に、個別に温度センサと送風ファンとを配置する必要があるため、バーンイン試験装置内の配線が複雑化すると共に装置コスト増加を招いてしまう。また、接合温度を測定するための温度センサはヒートシンクの内部に配置されており、その測定精度については疑問が残る。
本発明の目的は、配線量を削減しつつ、高精度で接合温度のばらつきを低減することができるバーンイン試験装置及び方法を提供することにある。
上記目的を達成するために、本発明は、恒温槽と、前記恒温槽に配置され、複数の被試験集積回路を搭載するバーンインボードと、複数の前記被試験集積回路に電源電圧を供給する電源装置と、それぞれの前記被試験集積回路に内蔵され、それぞれの前記被試験集積回路の接合温度を測定する温度検出回路と、複数の前記被試験集積回路の動作状態を制御するための第1の制御信号を複数の前記被試験集積回路に送信する試験制御装置と、それぞれの前記被試験集積回路に内蔵され、それぞれの前記温度検出回路で測定される前記接合温度がバーンイン試験で設定された温度になるように前記第1の制御信号を補正し、補正された前記第1の制御信号を第2の制御信号として出力する制御回路と、それぞれの前記被試験集積回路に内蔵され、前記第2の制御信号に応じて動作する回路と、を備える。
本発明によれば、配線量を削減しつつ、高精度で接合温度のばらつきを低減することができるバーンイン試験装置及び方法を提供することにある。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第1の実施形態であるバーンイン試験装置のブロック図である。 本発明の第1の実施形態に係る被試験集積回路の製造工程の一例を示すフローチャートである。 本発明の第1の実施形態に係るバーンイン試験における試験制御装置の制御フローの一例を示す図である。 本発明の第2の実施形態であるバーンイン試験装置のブロック図である。 本発明の第2の実施形態に係る被試験集積回路の内部信号のタイムチャートである。 本発明の第3の実施形態であるバーンイン試験装置のブロック図である。 本発明の第3の実施形態に係る被試験集積回路の内部信号のタイムチャートである。
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
(第1の実施形態)
本発明の第1の実施形態では、被試験集積回路に内蔵される温度検出回路を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置の構成および動作について説明する。
図1は本発明の第1の実施形態であるバーンイン試験装置100の構成を示すブロック図である。
図1に示すバーンイン試験装置100は、被試験集積回路1と、被試験集積回路1の動作を制御するための試験制御装置20と、被試験集積回路1に内蔵される温度検出回路2と、複数の被試験集積回路1を搭載したバーンインボード110と、被試験集積回路1に電源電圧VDDを供給するための電源装置10と、から構成される。
図1による構成では、単体のバーンインボード110がバーンイン試験装置100に搭載されている例が示されているが、バーンインボード110はバーンイン試験装置100に複数個搭載されていても良い。
バーンインボード110は例えば、設定温度の調整が可能な、恒温槽120の内部に配置される。被試験集積回路1は一般に樹脂材あるいは無機焼結材を用いた封止材により封止され、図示しないソケットを介してバーンインボード110に搭載される。
すなわち、バーンイン試験装置100は、恒温槽120を備える。バーンインボード110は、恒温槽120に配置され、被試験集積回路1を搭載する。バーンインボード110には、複数の被試験集積回路1が搭載されている。
本実施形態において温度検出回路2は、被試験集積回路1に内蔵されていることを特徴とし、被試験集積回路1の接合温度Tjに比例した値を検出し、温度情報信号Tempに変換して出力する機能を有する。すなわち、温度検出回路2は、被試験集積回路1に内蔵され、被試験集積回路1の接合温度を測定する。
温度情報信号Tempは、シングルビットのシリアルデータあるいは多ビットのデジタルデータのいずれの出力形式を採っても良い。温度情報信号Tempは、任意の通信手段によって試験制御装置20へ送信される。
また温度検出回路2は、被試験集積回路1の製造工程において温度検出精度の較正が実施されていることを特徴とする。図2は、本発明の第1の実施形態に係る、被試験集積回路1の製造工程の一例を示すフローチャートである。
図2のフローチャートに示すウェハ製造工程(S10)においては、ウェハ上の複数の領域に前記被試験集積回路1をそれぞれ形成する。ウェハ上に形成された複数の被試験集積回路1に対しては、ウェハ状態においてそれぞれ試験を実施する(S15)。ウェハ試験における、被試験集積回路1に対する試験項目には種々のものが考えられ得る一方で、内蔵する温度検出回路2の較正を行うこともできる(S15)。すなわちこの工程において、温度検出回路2の温度検出精度は所望の値に調整できる。
続いて、被試験集積回路1のパッケージの組み立て、封止が行われ(S20)、組み立てられた被試験集積回路1を用いてバーンイン試験が行われる(S25)。そして、所定の最終出荷試験が行われる(S30)。なお、バーンイン試験(S25)の詳細は、図3を用いて後述する。
温度検出回路2が動作する状況は、バーンイン試験中(S25)に限られるものではない。温度検出回路2の出力である温度情報信号Tempは、被試験集積回路1の内部回路の制御に使用することも可能である。従って、温度検出回路2はバーンイン試験以外の場合において動作していても差し支えない。
図1に戻り、試験制御装置20は、被試験集積回路1の動作制御を行う。試験制御装置20は、電源装置10を制御して複数の被試験集積回路1に対する電源供給(電源電圧VDD)を実施する他、被試験集積回路1を所望の動作状態へ遷移させるために、被試験集積回路1に対して制御信号Ctrlを送信することにより制御する機能を有する。試験制御装置20はまた、温度検出回路2より温度情報Temp(温度情報信号)を受信し、被試験集積回路1の動作状態を修正するために制御信号Ctrlを送信する機能も有する。
換言すれば、試験制御装置20は、被試験集積回路1の動作状態を制御するための制御信号Ctrl(第1の制御信号)を被試験集積回路1に送信する送信部と、温度検出回路2で測定される接合温度Tjがバーンイン試験で設定された温度になるように制御信号Ctrlを補正する補正部として機能する。
電源装置10は、複数の被試験集積回路1に電源電圧VDDを供給する機能を有する。電源装置10のオン・オフおよび電源電圧VDDの電圧値は、試験制御装置20から制御される。
まず、従来方法としての、バーンイン試験中における接合温度Tjの調整手段と、その手段を用いた場合の接合温度Tjの誤差について説明する。一般に、被試験集積回路1の接合温度Tjは下記の演算式(1)により求められる。
Tj=Ta+Θja×P …(1)
ここで、Taは恒温槽120により制御される雰囲気温度、Θjaは被試験集積回路1の熱抵抗値、Pは被試験集積回路1の消費電力である。従来手法では、接合温度Tjは直接測定されることは無く、演算式(1)により推定される。所望の接合温度Tjとするためには、既知である熱抵抗値Θjaを除いた、雰囲気温度Taと消費電力Pを所望の値に設定し、試験を行う。ここでは例えばΘja=50℃/W、Ta=125℃、P=1Wとすれば、Tj=175℃に設定される。
しかしながら、雰囲気温度Ta、熱抵抗値Θja、消費電力Pはそれぞれ以下に例として挙げる要因に起因して誤差を持ち得る。これらの要因は、雰囲気温度Taに関しては例えば恒温槽120内における温度不均一性であり、熱抵抗値Θjaに関しては例えば被試験集積回路1の封止材の寸法ばらつきであり、消費電力Pに関しては例えば被試験集積回路1の製造ばらつき、などである。従って、演算式(1)により求められる接合温度Tjにも誤差が内包されることは容易に想像できる。
接合温度Tjの誤差ΔTjを式(1)より求めると、下記の式(2)で表される。ただし、2次の項については無視する。
ΔTj=ΔTa+ΔΘja×P+Θja×ΔP …(2)
上記の式(2)では例えば、雰囲気温度TaのばらつきがΔTa=±5℃、熱抵抗値ΘjaのばらつきがΔΘja/Θja=±2%、消費電力PのばらつきがΔP/P=±2%であるとする。このとき接合温度Tjのばらつきの範囲はΔTj=±7℃となる。
次に、本発明の第1の実施形態のバーンイン試験装置100における接合温度Tj調整手段について、試験制御装置20の制御フローを交えて説明する。図3は、バーンイン試験における試験制御装置20の制御フローの一例を示したものである。
バーンイン試験を開始すると、試験制御装置20は被試験集積回路1の動作を開始させる(S100)。被試験集積回路1に内蔵される温度検出回路2は、被試験集積回路1の接合温度Tjを検出し、温度情報Tempに変換した上で送信し、試験制御装置20が受信する(S105)。
温度情報Tempを受信した試験制御装置20は、Tempに対応する接合温度Tjと、バーンイン条件の設定値とに関して大小比較を実施する(S110)。接合温度Tjがバーンイン条件の設定値よりも大きい場合(S110:YES)は、被試験集積回路1の消費電力Pを低減するように動作状態を制御する(S115)。逆に接合温度Tjがバーンイン条件の設定値よりも小さい場合(S110:NO)には、被試験集積回路1の消費電力Pを上げるように動作状態を制御する(S120)。バーンイン試験が継続される場合(S125:NO)は、試験制御装置20が温度情報Tempを受信するフローへと戻り、そうでない場合(S125:YES)は終了する。
換言すれば、試験制御装置20は、接合温度Tjがバーンイン試験で設定された温度より高くなるにつれて被試験集積回路1の消費電力を低くするように制御信号Ctrl(第1の制御信号)を補正し、接合温度Tjがバーンイン試験で設定された温度より低くなるにつれて被試験集積回路1の消費電力を高くするように制御信号Ctrlを補正する補正部として機能する。
例えば、制御信号Ctrl(第1の制御信号)は、パルス波形であり、被試験集積回路1は、パルス波形に応じてON/OFFする。ここで、試験制御装置20(補正部)は、接合温度Tjがバーンイン試験で設定された温度より高くなるにつれてデューティ比を小さくするように制御信号Ctrlを補正し、接合温度Tjがバーンイン試験で設定された温度より低くなるにつれてデューティ比を大きくするように制御信号Ctrlを補正するようにしてもよい。
本発明の第1の実施形態におけるバーンイン条件は、例えば前述の従来手法の場合と同様に熱抵抗値Θja=50℃/W、雰囲気温度Ta=125℃、消費電力P=1Wとし、接合温度Tj=175℃に設定されるものとする。このときも従来手法の場合と同様に雰囲気温度Taと熱抵抗値Θja、および消費電力Pにはばらつき要因が内在する。しかし、本実施形態においては被試験集積回路1の接合温度Tjを、温度検出回路2が直接検出するため、温度検出回路2の検出精度のみが接合温度TjのばらつきΔTjに影響する。すなわち、雰囲気温度Taや熱抵抗値Θja、および消費電力Pによるばらつき要因を排除できる。
本発明の第1の実施形態において、温度検出回路2の検出精度が、例えば±2℃以内に較正されているとすると、接合温度Tjも同様に±2℃以内に制御できる。これは従来の接合温度Tj調整方法における誤差ΔTj=±7℃よりも良い精度である。また、被試験集積回路1の消費電力Pを個別に調整することで、複数の被試験集積回路間における接合温度Tjばらつきを抑えることも容易となる。
以上説明したように、本実施形態によれば、配線量を削減しつつ、高精度で接合温度のばらつきを低減することができる。
すなわち、被試験集積回路に内蔵される温度検出回路を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置が提供できる。
(第2の実施形態)
本発明の第2の実施形態では、被試験集積回路に内蔵される温度検出回路を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置において、バーンイン試験装置内の物理的配線量を削減できる構成および動作について説明する。
図4は本発明の第2の実施形態であるバーンイン試験装置100の構成を示すブロック図である。
図4に示すバーンイン試験装置100は、被試験集積回路1と、被試験集積回路1の動作を制御するための試験制御装置20と、被試験集積回路1に内蔵される回路3と、被試験集積回路1に内蔵され、回路3に近接して配置されていることを特徴とする温度検出回路2と、被試験集積回路1に内蔵され、回路3の動作を制御することを特徴とする制御回路4と、複数の被試験集積回路1を搭載したバーンインボード110と、被試験集積回路1に電源電圧VDDを供給するための電源装置10と、から構成される。
図4による構成では、単体のバーンインボード110がバーンイン試験装置100に搭載されている例が示されているが、バーンインボード110はバーンイン試験装置100に複数個搭載されていても良い。
本実施形態において温度検出回路2は、被試験集積回路1に内蔵されており、回路3に近接して配置されていることを特徴とし、回路3の近傍における、被試験集積回路1の接合温度Tjに比例した値を検出し、温度情報信号Tempに変換して出力する機能を有する。温度情報信号Tempは、シングルビットのシリアルデータあるいは多ビットのデジタルデータのいずれの出力形式を採っても良い。温度情報信号Tempは、被試験集積回路1の内部の配線を通して制御回路4へ送信される。
試験制御装置20は、電源装置10を制御して複数の被試験集積回路1に対する電源供給を実施する他、制御回路4に対して制御信号Ctrlを送信する機能を有する。
制御回路4は、被試験集積回路1に内蔵されていることを特徴としており、温度検出回路2から温度情報Tempを受信し、Tempに対応する接合温度Tjと、バーンイン条件として予め設定されている温度とを比較する。その比較結果によって、試験制御装置20から受信した制御信号Ctrlに変調を加え、回路3の動作状態を制御するイネーブル信号ENとして出力する機能を有する。
換言すれば、制御回路4は、温度検出回路2で測定される接合温度Tjがバーンイン試験で設定された温度になるように制御信号Ctrl(第1の制御信号)を補正し、補正された制御信号Ctrlをイネーブル信号EN(第2の制御信号)して出力する補正部として機能する。
回路3は、被試験集積回路1に内蔵されていることを特徴としており、その動作状態はイネーブル信号ENによって制御されることを特徴とする。すなわち、被試験集積回路1は、イネーブル信号EN(第2の制御信号)に応じて動作する回路3を内蔵する。温度検出回路2は、回路3の内部又は回路3に隣接する位置に配置される。
ここで、本発明の第2の実施形態において被試験集積回路1の接合温度Tjを精度良く調整する方法について、例を挙げつつ説明する。バーンイン条件は例えば、第1の実施形態における条件と同様に雰囲気温度Ta=125℃、熱抵抗値Θja=50℃/W、消費電力P=1Wとし、接合温度Tj=175℃に設定されているものとする。図5には、本発明の第2に実施形態における、被試験集積回路1の内部信号のタイムチャートを示す。図5における信号名は、それぞれ図4に記載されているものに対応する。
制御信号Ctrlは例えば、図5に示すように周期的に、論理レベルがハイおよびローとなる期間を交互に繰り返すものとする。制御信号Ctrlにおけるディーティ比は、例えば50%であるとする。温度情報Tempは、制御信号Ctrlに対して独立に、ある周期で出力値が更新されるものとする。
回路3は、入力されるイネーブル信号ENの論理レベルがハイである期間は動作し、消費電力が発生する。イネーブル信号ENの論理レベルがローである期間において回路3は動作せず、消費電力はほぼ0となる。
制御回路4は、制御信号Ctrlと温度情報信号Tempをそれぞれ受信し、回路3に対してイネーブル信号ENを出力する。その際、温度情報信号Tempとバーンイン条件、すなわち接合温度Tj=175℃との比較を行う。その比較結果に従い、制御信号Ctrlのデューティ比を基準として変更を加え、イネーブル信号ENとして出力する。
例を図5に示すが、Tempの示す値が175℃に等しい場合は、制御回路4はデューティ比を変更せずにイネーブル信号ENを出力する。Tempの示す値が175℃を下回る場合はデューティ比を上昇させ、175℃を上回る場合にはデューディ比を低下させる。
前記制御回路4によってイネーブル信号ENのデューティ比が変更されると、一周期中における消費電力も変動する。具体的には、ディーティ比が上昇すれば回路3が動作する期間が延びることから一周期における消費電力も増加し、ディーティ比が低下すればその逆であり消費電力は減少する。故に、これは演算式(1)における消費電力Pを調整できることに他ならない。
また、本実施形態において示した接合温度Tjの調整手法では、温度情報信号Tempは被試験集積回路1の内部において送受信されるのみである。従って、被試験集積回路1の外部に出力するための端子や、バーンイン試験装置100の内部配線数を削減することができる。
以上説明したように、本実施形態によれば、配線量を削減しつつ、高精度で接合温度のばらつきを低減することができる。
すなわち、被試験集積回路1に内蔵される温度検出回路2を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置100において、バーンイン試験装置内の物理的配線量を削減できる。
(第3の実施形態)
本発明の第3の実施形態では、被試験集積回路に内蔵される温度検出回路を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置において、バーンイン試験装置内の物理的配線量を削減すると共に、被試験集積回路の内部における接合温度のばらつき影響を低減することで、均一な温度状態を実現できる構成および動作について説明する。
図6は本発明の第3の実施形態であるバーンイン試験装置100の構成を示すブロック図である。
図6に示すバーンイン試験装置100は、被試験集積回路1と、被試験集積回路1の動作を制御するための試験制御装置20と、被試験集積回路1に内蔵される回路3と、被試験集積回路1に内蔵され、回路3に近接して配置されていることを特徴とする温度検出回路2と、被試験集積回路1に内蔵され、回路3とは離れた場所に配置されていることを特徴とする回路3’と、被試験集積回路1に内蔵され、回路3’に近接して配置されていることを特徴とする温度検出回路2’と、被試験集積回路1に内蔵され、回路3と回路3’の動作を独立に制御することを特徴とする制御回路5と、複数の被試験集積回路1を搭載したバーンインボード110と、被試験集積回路1に電源電圧VDDを供給するための電源装置10と、から構成される。
図6による構成では、単体のバーンインボード110がバーンイン試験装置100に搭載されている例が示されているが、バーンインボード110はバーンイン試験装置100に複数個搭載されていても良い。
なお、例えば温度検出回路2と2’、回路3と3’、温度情報信号TempとTemp’のように記号(’)を付した要素とそうでない要素は、互いに同一の特徴を有しており、電気的接続関係などは記号の有無による違いのみであることを理解されたい。
本実施形態において温度検出回路2’は、被試験集積回路1に内蔵されており、回路3’に近接して配置されていることを特徴とし、回路3’の付近における、被試験集積回路1の接合温度Tj’に比例した値を検出し、温度情報信号Temp’に変換して出力する機能を有する。温度情報信号Temp’は、被試験集積回路1の内部の配線を通して制御回路5へ送信される。
換言すれば、回路3及び温度検出回路2は、それぞれ複数ある。制御回路5は、それぞれの温度検出回路2、2’によって測定される接合温度Tj、Tj’に応じたイネーブル信号EN(第2の制御信号)を、温度検出回路2、2’に対応する回路3、3’へ送信する。
本実施形態において試験制御装置20は、電源装置10を制御して複数の被試験集積回路1に対する電源供給を実施する他、制御回路5に対して制御信号Ctrlを送信する機能を有する。
制御回路5は、被試験集積回路1に内蔵されていることを特徴としており、温度検出回路2および2’から温度情報TempおよびTemp’を受信し、それぞれに対応する接合温度TjおよびTj’と、バーンイン条件として予め設定されている温度とを、それぞれ比較する。その比較結果によって、試験制御装置20から受信した制御信号Ctrlに変調を加え、回路3の動作状態を制御するイネーブル信号ENと、回路3’の動作状態を制御するイネーブル信号EN’として独立に出力する機能を有する。
ここで、本発明の第3の実施形態において被試験集積回路1の接合温度Tjを精度良く調整する方法について、例を挙げつつ説明する。同一記号の要素やバーンイン条件は、本発明の第2の実施形態と同様の状態をとるものとして、以降では説明を省略する。図7には、本発明の第3に実施形態における、被試験集積回路1の内部信号のタイムチャートを示す。図7における信号名は、それぞれ図6に記載されているものに対応する。
制御回路5は、制御信号Ctrlと温度情報信号TempおよびTemp’をそれぞれ受信し、回路3に対してイネーブル信号ENを、回路3’に対してイネーブル信号EN’を出力する。その際、温度情報信号TempおよびTemp’とバーンイン条件、すなわち接合温度Tj=175℃との比較を行う。その比較結果に従い、制御信号Ctrlのデューティ比を基準として変更を加え、イネーブル信号ENおよびEN’として独立に出力する。
例を図7に示すが、Tempの示す値が175℃に等しい場合は、制御回路5はデューティ比を変更せずにイネーブル信号ENを出力する。Tempの示す値が175℃を下回る場合はデューティ比を上昇させ、175℃を上回る場合にはデューディ比を低下させる。制御回路5はまた、Temp’の値を基準として同様の制御を行い、イネーブル信号EN’を出力する。
ところで、接合温度TjとTj’は被試験集積回路1においてそれぞれ異なる箇所で接合温度を検出したものであるが、これらの値に相違があれば被試験集積回路内で接合温度のばらつきや勾配が存在することになる。このとき、制御回路5によりENとEN’を独立に制御することで、接合温度TjとTj’をそれぞれ個別に175℃に近づける制御することができるようになり、被試験集積回路1の内部における接合温度を均一にすることが可能である。
以上説明したように、本実施形態によれば、配線量を削減しつつ、高精度で接合温度のばらつきを低減することができる。
すなわち、被試験集積回路1に内蔵される温度検出回路2を用い、バーンイン試験条件を被試験集積回路間で精度良く揃え、初期不良品を効率よく選別できるバーンイン試験装置100において、バーンイン試験装置内の物理的配線量を削減すると共に、被試験集積回路1の内部における接合温度のばらつき影響を低減することで、均一な温度状態を実現できる。
なお、本発明は上記の実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換える事が可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について他の構成の追加・削除・置換をする事が可能である。
また、制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
100…バーンイン試験装置
110…バーンインボード
120…恒温槽
1…被試験集積回路
2,2’…温度検出回路
3,3’…回路
4,5…制御回路
10…電源装置
20…試験制御装置
VDD…電源電圧
Temp,Temp’…温度情報信号
Ctrl…制御信号
EN、EN’…イネーブル信号

Claims (8)

  1. 恒温槽と、
    前記恒温槽に配置され、複数の被試験集積回路を搭載するバーンインボードと、
    複数の前記被試験集積回路に電源電圧を供給する電源装置と、
    それぞれの前記被試験集積回路に内蔵され、それぞれの前記被試験集積回路の接合温度を測定する温度検出回路と、
    複数の前記被試験集積回路の動作状態を制御するための第1の制御信号を複数の前記被試験集積回路に送信する試験制御装置と、
    それぞれの前記被試験集積回路に内蔵され、それぞれの前記温度検出回路で測定される前記接合温度がバーンイン試験で設定された温度になるように前記第1の制御信号を補正し、補正された前記第1の制御信号を第2の制御信号として出力する制御回路と、
    それぞれの前記被試験集積回路に内蔵され、前記第2の制御信号に応じて動作する回路と、
    を備えることを特徴とするバーンイン試験装置。
  2. 請求項1に記載のバーンイン試験装置であって、
    それぞれの前記制御回路は、
    前記接合温度が前記バーンイン試験で設定された温度より高くなるにつれてそれぞれの前記被試験集積回路の消費電力を低くするように前記第1の制御信号を補正し、
    前記接合温度が前記バーンイン試験で設定された温度より低くなるにつれてそれぞれの前記被試験集積回路の消費電力を高くするように前記第1の制御信号を補正する
    ことを特徴とするバーンイン試験装置。
  3. 請求項1に記載のバーンイン試験装置であって、
    前記第1の制御信号は、
    パルス波形であり、
    前記被試験集積回路は、
    前記パルス波形に応じてON/OFFし、
    それぞれの前記制御回路は、
    前記接合温度が前記バーンイン試験で設定された温度より高くなるにつれてデューティ比を小さくするように前記第1の制御信号を補正し、
    前記接合温度が前記バーンイン試験で設定された温度より低くなるにつれてデューティ比を大きくするように前記第1の制御信号を補正する
    ことを特徴とするバーンイン試験装置。
  4. 請求項に記載のバーンイン試験装置であって
    それぞれの前記温度検出回路は、
    それぞれの前記回路の内部又はそれぞれの前記回路に隣接する位置に配置される
    ことを特徴とするバーンイン試験装置。
  5. 請求項に記載のバーンイン試験装置であって、
    それぞれの前記制御回路は、
    それぞれの前記温度検出回路によって測定される前記接合温度に応じた前記第2の制御信号を、それぞれの前記温度検出回路に対応するそれぞれの前記回路へ送信する
    ことを特徴とするバーンイン試験装置。
  6. 請求項1に記載のバーンイン試験装置であって、
    前記バーンインボードが複数搭載されている
    ことを特徴とするバーンイン試験装置。
  7. 請求項1に記載のバーンイン試験装置に用いられるバーンイン試験方法であって、
    それぞれの前記被試験集積回路に内蔵されるそれぞれの前記温度検出回路でそれぞれの前記被試験集積回路の接合温度を測定する温度検出工程と、
    複数の前記被試験集積回路の動作状態を制御するための第1の制御信号を複数の前記被試験集積回路に送信する送信工程と、
    それぞれの前記温度検出回路で測定される前記接合温度がバーンイン試験で設定された温度になるように前記第1の制御信号を補正する補正工程と、
    を有することを特徴とするバーンイン試験方法。
  8. 請求項に記載のバーンイン試験方法であって、
    それぞれの前記温度検出回路によって測定される前記接合温度の精度を較正する工程をさらに有する
    ことを特徴とするバーンイン試験方法。
JP2015149667A 2015-07-29 2015-07-29 バーンイン試験装置及び方法 Active JP6426552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015149667A JP6426552B2 (ja) 2015-07-29 2015-07-29 バーンイン試験装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015149667A JP6426552B2 (ja) 2015-07-29 2015-07-29 バーンイン試験装置及び方法

Publications (2)

Publication Number Publication Date
JP2017032303A JP2017032303A (ja) 2017-02-09
JP6426552B2 true JP6426552B2 (ja) 2018-11-21

Family

ID=57988522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015149667A Active JP6426552B2 (ja) 2015-07-29 2015-07-29 バーンイン試験装置及び方法

Country Status (1)

Country Link
JP (1) JP6426552B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220114330A (ko) * 2021-02-08 2022-08-17 한국전자기술연구원 동적열특성 평가를 이용한 정션 온도 세팅 반도체 소자의 신뢰성 시험 장치 및 방법
CN116381283A (zh) * 2022-07-20 2023-07-04 深圳市卓瑞源科技有限公司 充电模块老化的收纳组件及相应的老化装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246274A (ja) * 1985-08-23 1987-02-28 Nec Corp 高温バイアス試験装置
JPH0536783A (ja) * 1991-07-30 1993-02-12 Sumitomo Electric Ind Ltd バーンイン方法および装置
US7103495B2 (en) * 2004-09-17 2006-09-05 Kabushiki Kaisha Toshiba System and method for burn-in test control
WO2007023557A1 (ja) * 2005-08-25 2007-03-01 Advantest Corporation 電子部品試験装置および電子部品試験装置における温度制御方法
JP2007134442A (ja) * 2005-11-09 2007-05-31 Nec Electronics Corp 半導体装置
JP4315158B2 (ja) * 2006-01-06 2009-08-19 住友電気工業株式会社 デバイス評価装置およびデバイス評価方法
US8384395B2 (en) * 2010-05-06 2013-02-26 Texas Instrument Incorporated Circuit for controlling temperature and enabling testing of a semiconductor chip

Also Published As

Publication number Publication date
JP2017032303A (ja) 2017-02-09

Similar Documents

Publication Publication Date Title
US7936153B2 (en) On-chip adaptive voltage compensation
KR101754264B1 (ko) 계측용 증폭기 교정 방법, 시스템 및 장치
US9292025B2 (en) Performance, thermal and power management system associated with an integrated circuit and related method
JP5008669B2 (ja) 負荷変動補償回路、電子デバイス、試験装置、タイミング発生回路、及び負荷変動補償方法
JP5405552B2 (ja) 温度制御モジュール及びそれを含む温度制御装置
JP6637374B2 (ja) 半導体装置及び温度センサ
US9608632B1 (en) Resistance calibration method and related calibration system
JP3783016B2 (ja) 較正方法及びシステム
JP2016200570A (ja) 半導体装置の電流検出方法および半導体装置
JP6426552B2 (ja) バーンイン試験装置及び方法
JP2009210448A (ja) 半導体装置
TWI535193B (zh) 具有校正功能之驅動裝置及其應用之無線充電驅動系統
US9304524B2 (en) Voltage regulation system for integrated circuit
US7714600B2 (en) Load fluctuation correction circuit, electronic device, testing device, and timing generating circuit
US8575994B2 (en) Circuit and method for generating a clock signal
US20190163221A1 (en) Semiconductor device and current adjustment method in semiconductor device
US7586064B1 (en) Method and system for providing thermostatic temperature control in an integrated circuit
JP4746489B2 (ja) 半導体測定装置
JP6942781B2 (ja) 温度測定方法
TWI824794B (zh) 用於校正頻率飄移的校正裝置、方法與使用其的電子裝置
TW201447312A (zh) 晶片及具有該晶片的電路板
TWI633286B (zh) 溫度感測電路及其校正方法
JP2007218812A (ja) 電圧マージン試験方法
KR20120109190A (ko) 온도 감지 회로 및 그 테스트 방법
JP2009187470A (ja) 電子機器システムおよび電子機器システムの起動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181025

R150 Certificate of patent or registration of utility model

Ref document number: 6426552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250